JPH06326198A

JPH06326198A - 接続孔の形成方法

Info

Publication number: JPH06326198A
Application number: JP13681593A
Authority: JP
Inventors: Shinichi Ito; 信一伊藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-05-13
Filing date: 1993-05-13
Publication date: 1994-11-25

Abstract

(57)【要約】【目的】リソグラフィー技術の解像限界を超える微細
な接続孔を形成する方法を提供する。【構成】第１の工程では、ウエハ１に形成された導電
層１２上の絶縁層１３の上面にレジスト膜１４を成膜
し、レジスト膜１４に開口部１５を形成する。第２の工
程では、導電層１２の上面に絶縁層１３が薄膜状態で残
るように、レジスト膜１４を用いて絶縁層１３に穴パタ
ーン１６を形成する。第３の工程では、レジスト膜１４
を除去し、絶縁層１３の上面に所定膜厚のサイドウォー
ル形成層１７を成膜する。第４の工程では、サイドウォ
ール形成層１７によって穴パターン１６の側壁にサイド
ウォール１８を形成した後、サイドウォール１８をエッ
チングマスクにして導電層１２が露出するまで穴パター
ン１６底部の絶縁層１３を異方性エッチングし、絶縁層
１３に接続孔１９を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、接続孔の形成方法に関
し、特には半導体製造工程において、例えば基板と配線
あるいは下層配線と上層配線との電気的接続を得るため
の接続孔の形成方法に関するものである。

【０００２】

【従来の技術】近年、半導体装置の高速化及び高集積化
に伴い、デバイス構造の微細化と多層化が進展してい
る。そして、多層構造において微細化を進めるために
は、層間絶縁膜に微細な接続孔を形成する技術が求めら
れる。

【０００３】以下に、上記接続孔の形成方法を説明す
る。接続孔を形成するウエハ６は、例えば図６（１）に
示すように、基板６０１の表面に下層配線６０２をパタ
ーン形成し、下層配線６０２を形成した基板６０１上を
覆う状態に絶縁膜６０３を成膜したものである。この絶
縁膜６０３に接続孔を形成する場合には、先ず、下層配
線６０２の配置位置に合わせて絶縁膜６０３の上面にレ
ジスト膜６０４をパターン形成する。ここでは、レジス
ト膜６０４の開口部６０５を下層配線６０２の上方に配
置する。

【０００４】次いで、図６（２）に示すように、上記レ
ジスト膜６０４をマスクにして、下層配線６０２が露出
するまで絶縁膜６０３をエッチング除去し、絶縁膜６０
３に接続孔６０６を形成する。

【０００５】

【発明が解決しようとする課題】しかし、上記の接続孔
の形成方法には、以下のような課題があった。すなわ
ち、図６（２）に示したように、上記方法によって形成
される接続孔６０６の開口幅Ｗは、リソグラフィー技術
によって形成されるレジスト膜６０４のパターンの開口
幅ｗとほぼ同一である。しかし、リソグラフィー技術に
は解像限界があるため、この解像限界より小さな開口幅
の接続孔６０６を形成することはできない。したがっ
て、接続孔６０６の開口幅Ｗは、リソグラフィー技術の
解像限界によって制限される。

【０００６】また、接続孔６０６は、下層配線６０２上
よりはみ出すことなく形成する必要がある。しかし、リ
ソグラフィー技術によってレジスト膜６０４に形成され
るパターンの位置精度には限界があり、当該接続孔６０
６は設計位置に対してある程度のずれを生じる。このた
め、下層配線６０２の配線ピッチが、接続孔６０６の開
口幅Ｗにずれ幅を加味した値よりも狭い場合には、図７
の平面図に示すように下層配線６０２の接続部６０７
に、リソグラフィー技術の位置精度に対応した合わせ余
裕ｄを設ける必要がある。

【０００７】したがって、リソグラフィー技術の解像限
界と位置合わせ精度が、接続孔６０６の開口幅Ｗ及び下
層配線６０２の接続部６０７の配線ピッチを制限するた
め、特に多層構造を有する半導体製品においては、リソ
グラフィー技術が微細化の限界を狭める要因になってい
る。

【０００８】そこで、本発明ではリソグラフィー技術の
解像限界を超える微細な接続孔を形成する方法を提供
し、半導体装置の微細化を図ることを目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の接続孔の形成方法は、以下の手順によって
行う。先ず、第１の工程では、ウエハに形成された導電
層上の絶縁層の上面にレジスト膜を成膜し、当該レジス
ト膜に開口部を形成する。そして、第２の工程では、上
記導電層の上面に上記絶縁層が薄膜状態で残るように、
上記レジスト膜を用いて当該絶縁層に穴パターンを形成
する。次いで、第３の工程では、上記レジスト膜を除去
し、上記絶縁層の上面に所定膜厚のサイドウォール形成
層を成膜する。そして、第４の工程では、上記サイドウ
ォール形成層によって上記穴パターンの側壁にサイドウ
ォールを形成した後、当該サイドウォールをエッチング
マスクにして上記導電層が露出するまで当該穴パターン
底部の上記絶縁層を異方性エッチングし、上記絶縁層に
接続孔を形成する。

【００１０】

【作用】レジスト膜を用いた絶縁層のエッチングでは、
上記レジスト膜の開口幅とほぼ等しい開口幅の穴パター
ンが、導電層上部の絶縁層に形成される。しかし、この
穴パターンは、上記導電層には達していない。上記の状
態で、サイドウォール形成層を絶縁層の上面に成膜する
ため、当該絶縁層に形成された穴パターンの内壁成膜さ
れたサイドウォール形成層がサイドウォールになり、こ
のサイドウォールによって上記穴パターンの開口幅が狭
められる。そして、上記のサイドウォール形成層によっ
て穴パターンの側壁に形成したサイドウォールをエッチ
ングマスクにして、導電層が露出するまで上記絶縁層を
異方性エッチングするため、上記穴パターンの底部には
導電層が露出した接続孔が形成される。また、形成され
た接続孔の側壁には、上記サイドウォールが残るため、
接続孔の開口幅はレジスト膜の開口幅よりもサイドウォ
ールの膜厚の分だけ小さく形成される。

【００１１】

【実施例】以下、本発明の第１の実施例を、ウエハ上に
多層配線を形成するために絶縁層に接続孔を形成する場
合を例にとって説明する。接続孔を形成するウエハは、
図１（１）に示すように、絶縁膜（図示せず）を設けた
基板１１の上部に、例えばアルミニウムからなる導電層
１２を下層配線としてパターン形成している。そして、
導電層１２が形成された基板１１の上面は、例えばＳｉ
Ｏ₂からなる絶縁層１３で覆われている。

【００１２】上記のように形成されたウエハ１の絶縁層
１３に、導電層１２への接続孔を形成する場合には、先
ず、ホトリソグラフィーによって絶縁層１３の上面にレ
ジスト膜１４をパターン形成する。このレジスト膜１４
のパターンは、導電層１２の上部に開口部１５が位置す
るように形成する。

【００１３】次いで、図１（２）に示すように、上記で
形成したレジスト膜１４をマスクにして、例えばＲＩＥ
（Reactive Ion Etching) によって絶縁層１３をエッチ
ング除去し、絶縁層１３に穴パターン１６を形成する。
このエッチングでは、導電層１２の上面の少なくとも一
部に絶縁層１３が薄膜状態で残るようにコントロールエ
ッチングを行い、穴パターン１６の底面を平坦に形成す
る。

【００１４】そして、上記エッチング後にレジスト膜１
４を除去し、図１（３）に示すように、穴パターン１６
の内壁と絶縁層１３の上面にサイドウォール形成層１７
を所定の膜厚で成膜する。このサイドウォール形成層１
７は、例えばプラズマＳｉＮ，プラズマＳｉＯ₂等から
なる薄膜で成膜されている。

【００１５】次に、上記のようにしてサイドウォール形
成層１７を成膜したウエハ１の表面を、例えばＲＩＥに
て異方性エッチングする。この異方性エッチングは、図
１（４）に示すようにサイドウォール形成層１７をエッ
チバックすることにより、穴パターン１６の側壁にサイ
ドウォール形成層１７を残して、サイドウォール１８を
形成する。さらにサイドウォール１８をエッチングマス
クにしたエッチングによって、穴パターン１６の底部の
絶縁層１３を除去して導電層１２を露出させる。これに
よって、ウエハ１の絶縁層１３に、導電層１２にまで達
する接続孔１９を形成する。

【００１６】上記のようにして接続孔１９を形成した
後、絶縁層１３の上面に上層配線を形成し、ウエハ１を
多層化する。この場合、図２に示すように、先ず、接続
孔１９を金属の埋め込み材料２０で埋め込む。次いで、
埋め込み材料２０と絶縁層１３の上面に、例えばアルミ
ニウムからなる上層配線２１を形成する。

【００１７】上記の手順によれば、図１（２）に示した
ように、先ず、レジスト膜１４をマスクにした異方性エ
ッチングを行うことによって、絶縁層１３にはレジスト
膜１４の開口幅ｗとほぼ等しい開口幅の穴パターン１６
が形成される。そして、図１（４）に示したように、上
記の穴パターン１６の側壁にサイドウォール１８が形成
される。これによって、上記穴パターン１６の開口幅
は、サイドウォール１８の膜厚の分だけ小さくなる。

【００１８】さらに、サイドウォール１８をエッチング
マスクにして導電層１２が露出するまで穴パターン１６
底部の絶縁層１３を異方性エッチングするため、穴パタ
ーン１６の底部では導電層１２が露出して接続孔１９が
形成される。したがって、接続孔１９の開口幅Ｗは、レ
ジスト膜１４の開口幅ｗよりもサイドウォール１８の膜
厚の分だけ小さくなる。

【００１９】また、レジスト膜１４をマスクにしたエッ
チングでは、導電層１２の上面に絶縁層１３を薄膜状態
で残し、サイドウォール１８で開口幅を狭くした後に導
電層１２の表面を露出させる。このため、リソグラフィ
ー技術の位置精度に対応した合わせ余裕ｄは、導電層１
２の外側縁からサイドウォール１８の内側縁の間で設け
れば良い。したがって、図３の平面図に示したようにサ
イドウォール１８の膜厚の分だけ、導電層１２の接続部
３０の配線ピッチを狭くすることができる。

【００２０】そして、導電層１２において接続面積を所
定面積にしたい場合には、接続孔１９の開口を導電層１
２の長手方向に広くとることによって、接続面積を確保
できる。また、接続孔１９を埋め込む埋め込み材料２０
を適宜選択することによって、接続孔１９の開口形状を
変えずに所定の電気抵抗を確保することができる。

【００２１】次に、本発明の第２の実施例を説明する。
本発明の第２の実施例では、図４（１）に示したよう
に、上記第１の実施例と同様に形成した絶縁層４３とサ
イドウォール形成層４７とを、同一のエッチング選択比
でエッチングする。そして、図４（２）に示すように、
穴パターン４６の側壁にサイドウォール４８を形成す
る。さらに、導電層４２が露出するまで絶縁層４３をエ
ッチングして接続孔４９を形成する。

【００２２】上記方法では、絶縁層４３の上面は段差な
く平坦に形成される。このため、図５に示すように、第
１の実施例と同様に上層配線５１を形成した場合、ウエ
ハ４の表面はより平坦に形成される。

【００２３】尚、上記第１及び第２に実施例において
は、サイドウォール形成層１７，４７をプラズマＳｉ
Ｎ，プラズマＳｉＯ₂等の絶縁膜で形成した。しかし本
発明は、これに限るものではなく、サイドウォール形成
層１７，４７を導電性の材料で形成しても良い。

【００２４】

【発明の効果】以上実施例で説明したように、本発明の
接続孔の形成方法によれば、レジスト膜をマスクにて形
成した穴パターンの側壁に、サイドウォールを形成した
接続孔を形成したので、レジスト膜の開口幅よりも小さ
い開口幅の接続孔を形成することができる。また、サイ
ドウォールの形成によって開口幅を狭くした状態で導電
層を露出させるので、リソグラフィーにおける位置合わ
せ余裕をサイドウォールの膜厚の分だけ内側にずらすこ
とができる。このため、接続部分の配線ピッチをサイド
ウォールの膜厚の分だけ小さくすることができる。した
がって、リソグラフィー技術の解像限界を超える微細な
接続孔の形成が可能となり、半導体装置の微細化の促進
が期待される。

【図面の簡単な説明】

【図１】第１の実施例を説明する断面図である。

【図２】第１の実施例による多層構造を説明する断面図
である。

【図３】第１の実施例を説明する平面図である。

【図４】第２の実施例を説明する断面図である。

【図５】第２の実施例による多層構造を説明する断面図
である。

【図６】従来例を説明する断面図である。

【図７】従来例を説明する平面図である。

【符号の説明】

１ウエハ４ウエハ１２導電層１３絶縁層１４レジスト膜１５開口部１６穴パターン１７サイドウォール形成層１８サイドウォール１９接続孔４２導電層４３絶縁層４６穴パターン４７サイドウォール形成層４８サイドウォール４９接続孔

Claims

【特許請求の範囲】

【請求項１】ウエハに形成された導電層上の絶縁層に
接続孔を形成する方法であって、前記絶縁層の上面にレジスト膜を形成し、前記導電層上
の当該レジスト膜に開口部を形成する第１の工程と、前記導電層の上面に前記絶縁層が薄膜状態で残るよう
に、前記レジスト膜を用いて当該絶縁層に穴パターンを
形成する第２の工程と、前記レジスト膜を除去し、前記絶縁層の上面に所定膜厚
のサイドウォール形成層を成膜する第３の工程と、前記前記サイドウォール形成層によって前記穴パターン
の側壁にサイドウォールを形成した後、当該サイドウォ
ールをエッチングマスクにして前記導電層が露出するま
で当該穴パターン底部の前記絶縁層を異方性エッチング
する第４の工程とを行うことを特徴とする接続孔の形成
方法。