JPH0562972A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0562972A JPH0562972A JP22277391A JP22277391A JPH0562972A JP H0562972 A JPH0562972 A JP H0562972A JP 22277391 A JP22277391 A JP 22277391A JP 22277391 A JP22277391 A JP 22277391A JP H0562972 A JPH0562972 A JP H0562972A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- insulating film
- substrate
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の配線及び配線パターンを微細化
することを目的とする。 【構成】 半導体基板１の上に、表面に段差を有する絶
縁膜２を形成する。絶縁膜２の段差側面に配線６を形成
する。 【効果】 配線６は微細化されて、半導体装置は従来よ
り高い配線密度を持つ。従って半導体装置の集積度を向
上することができる。
することを目的とする。 【構成】 半導体基板１の上に、表面に段差を有する絶
縁膜２を形成する。絶縁膜２の段差側面に配線６を形成
する。 【効果】 配線６は微細化されて、半導体装置は従来よ
り高い配線密度を持つ。従って半導体装置の集積度を向
上することができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特に半導体装置の配線及び配線パターンの微細化に関す
るものである。
特に半導体装置の配線及び配線パターンの微細化に関す
るものである。
【０００２】
【従来の技術】従来、半導体装置に用いられる例えばＤ
ＲＡＭのような半導体記憶装置のメモリセルアレイ等の
配線は、半導体装置の高集積化に伴い、より一層の微細
化が求められている。
ＲＡＭのような半導体記憶装置のメモリセルアレイ等の
配線は、半導体装置の高集積化に伴い、より一層の微細
化が求められている。
【０００３】従来の半導体装置の配線技術について図５
乃至図７を用いて説明する。図５乃至図７は、従来の半
導体装置の配線の各製造工程を示す断面図である。図に
おいて、１は半導体基板、２は絶縁膜、３はレジスト、
５は導電体膜、６は配線パターンである。
乃至図７を用いて説明する。図５乃至図７は、従来の半
導体装置の配線の各製造工程を示す断面図である。図に
おいて、１は半導体基板、２は絶縁膜、３はレジスト、
５は導電体膜、６は配線パターンである。
【０００４】まず、半導体基板１上に絶縁膜２を形成す
る。次に、絶縁膜２の上に導電体膜５を形成する。更
に、全面にレジスト３を塗布し、露光、現像を行ってレ
ジストのパターニングをする（図５）。
る。次に、絶縁膜２の上に導電体膜５を形成する。更
に、全面にレジスト３を塗布し、露光、現像を行ってレ
ジストのパターニングをする（図５）。
【０００５】次に、図６に示すように、レジスト３をマ
スクとして導電体膜５をエッチングすることにより、配
線６を形成する（図６）。
スクとして導電体膜５をエッチングすることにより、配
線６を形成する（図６）。
【０００６】最後に、レジスト３を除去して半導体装置
の配線ができあがる（図７）。
の配線ができあがる（図７）。
【０００７】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、配線幅は、レジストの
幅に依存し、レジストの露光・現像装置の性能向上等に
よるレジストパターンのパターン幅の微細化が進まなけ
れば、配線及び配線パターンの微細化、更には半導体装
置の高集積化が困難であるなどの問題点があった。
上のように構成されているので、配線幅は、レジストの
幅に依存し、レジストの露光・現像装置の性能向上等に
よるレジストパターンのパターン幅の微細化が進まなけ
れば、配線及び配線パターンの微細化、更には半導体装
置の高集積化が困難であるなどの問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、レジストパターンのパターン幅
にかかわらず、配線及び配線パターンを微細化し、集積
度の向上した半導体装置を得ることを目的としている。
ためになされたもので、レジストパターンのパターン幅
にかかわらず、配線及び配線パターンを微細化し、集積
度の向上した半導体装置を得ることを目的としている。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置は、一方主面を有する基板と、前記基板の前記一方主
面上に形成された、表面に段差を有する絶縁膜と、前記
絶縁膜の段差側面に形成された配線とを備えて構成され
ている。
置は、一方主面を有する基板と、前記基板の前記一方主
面上に形成された、表面に段差を有する絶縁膜と、前記
絶縁膜の段差側面に形成された配線とを備えて構成され
ている。
【００１０】また、この発明に係る半導体装置の製造方
法は、一方主面を有する基板を準備する工程と、前記基
板の前記一方主面上に、表面に段差を有する絶縁膜を形
成する工程と、前記絶縁膜の表面全面に導電体層を形成
する工程と、前記半導体基板の前記一方主面に垂直な方
向に優勢な異方性エッチングを用い、前記段差の側面に
前記導電体層を残すように該導電体層をエッチングして
配線を形成する工程とを備えて構成されている。
法は、一方主面を有する基板を準備する工程と、前記基
板の前記一方主面上に、表面に段差を有する絶縁膜を形
成する工程と、前記絶縁膜の表面全面に導電体層を形成
する工程と、前記半導体基板の前記一方主面に垂直な方
向に優勢な異方性エッチングを用い、前記段差の側面に
前記導電体層を残すように該導電体層をエッチングして
配線を形成する工程とを備えて構成されている。
【００１１】
【作用】この発明における半導体装置は、絶縁膜の段差
側面に形成された配線を備えて構成されているので、レ
ジストパターンのパターン幅にかかわらず、配線及び配
線パターンを微細化できる。
側面に形成された配線を備えて構成されているので、レ
ジストパターンのパターン幅にかかわらず、配線及び配
線パターンを微細化できる。
【００１２】また、この発明における半導体装置の製造
方法は、絶縁膜の表面全面に形成された導電体層を半導
体基板の一方主面に垂直な方向に優勢な異方性エッチン
グを用いて、絶縁膜の段差の側面に導電体層を残すよう
にエッチングして配線を形成するので、レジストパター
ンのパターン幅にかかわらず、微細化された配線及び配
線パターンを形成することができる。また、段差に対し
セルフアラインするように配線を形成でき余分な工程を
省くことができる。
方法は、絶縁膜の表面全面に形成された導電体層を半導
体基板の一方主面に垂直な方向に優勢な異方性エッチン
グを用いて、絶縁膜の段差の側面に導電体層を残すよう
にエッチングして配線を形成するので、レジストパター
ンのパターン幅にかかわらず、微細化された配線及び配
線パターンを形成することができる。また、段差に対し
セルフアラインするように配線を形成でき余分な工程を
省くことができる。
【００１３】
【実施例】以下、この発明の一実施例について図１乃至
図４を用いて説明する。図１乃至図４はこの発明の一実
施例による半導体装置の配線の製造方法を示す断面図で
ある。図において、１は半導体基板、２は絶縁膜、３は
レジスト、４は絶縁膜の段差部、５は導電体層、６は配
線である。
図４を用いて説明する。図１乃至図４はこの発明の一実
施例による半導体装置の配線の製造方法を示す断面図で
ある。図において、１は半導体基板、２は絶縁膜、３は
レジスト、４は絶縁膜の段差部、５は導電体層、６は配
線である。
【００１４】まず、図１に示すように平坦な一方主面を
有する半導体基板１の上に絶縁膜２を形成し、次いでレ
ジスト３を塗布し、露光・現像によりパターニングを行
い、所定のパターンを形成する。
有する半導体基板１の上に絶縁膜２を形成し、次いでレ
ジスト３を塗布し、露光・現像によりパターニングを行
い、所定のパターンを形成する。
【００１５】次に、レジスト３をマスクとして絶縁膜２
をエッチングし、絶縁膜２の表面に所定の高さの段差部
４を形成する（図２）。
をエッチングし、絶縁膜２の表面に所定の高さの段差部
４を形成する（図２）。
【００１６】次に、レジスト３を除去した後、絶縁膜２
の表面全面に導電体層５を堆積する（図３）。
の表面全面に導電体層５を堆積する（図３）。
【００１７】次に、半導体基板１の一方主面に対して垂
直な方向に優勢な異方性エッチングを用い、導電体層５
のうち絶縁膜２の段差部４の側面にある導電体層が残る
ようにエッチングして配線６を形成する（図４）。この
工程で配線６は段差部４に対しセルフアラインするよう
に形成され、余分な工程を省くことができる。
直な方向に優勢な異方性エッチングを用い、導電体層５
のうち絶縁膜２の段差部４の側面にある導電体層が残る
ようにエッチングして配線６を形成する（図４）。この
工程で配線６は段差部４に対しセルフアラインするよう
に形成され、余分な工程を省くことができる。
【００１８】図４に示された配線６は半導体基板１の上
に形成された絶縁膜３の段差部４の側面に形成されてお
り、配線６のパターン幅は、導電体層５の厚みとほぼ等
しくなる。また、従来の配線密度に比べて、図４に示し
た半導体装置は２倍の配線密度で配線が形成されている
ことが分かる。
に形成された絶縁膜３の段差部４の側面に形成されてお
り、配線６のパターン幅は、導電体層５の厚みとほぼ等
しくなる。また、従来の配線密度に比べて、図４に示し
た半導体装置は２倍の配線密度で配線が形成されている
ことが分かる。
【００１９】なお、上記実施例では、基板として半導体
基板を用い、基板として用いられるものは半導体基板に
限らず、上記実施例と同様の効果を奏する。
基板を用い、基板として用いられるものは半導体基板に
限らず、上記実施例と同様の効果を奏する。
【００２０】
【発明の効果】以上のように、この発明による半導体装
置によれば、絶縁膜の段差側面に形成された配線を備え
て構成されているので、配線及び配線パターンを微細化
でき、高集積度の半導体装置を得ることができるという
効果がある。
置によれば、絶縁膜の段差側面に形成された配線を備え
て構成されているので、配線及び配線パターンを微細化
でき、高集積度の半導体装置を得ることができるという
効果がある。
【００２１】また、この発明における半導体装置の製造
方法は、半導体基板の一方主面に垂直な方向に優勢な異
方性エッチングを用い、絶縁膜の段差の側面に導電体層
を残すように絶縁膜の表面全面に形成された導電体層を
エッチングして配線を形成するので、微細化された配線
及び配線パターンを形成することができ、半導体装置の
集積度を向上することができるという効果がある。
方法は、半導体基板の一方主面に垂直な方向に優勢な異
方性エッチングを用い、絶縁膜の段差の側面に導電体層
を残すように絶縁膜の表面全面に形成された導電体層を
エッチングして配線を形成するので、微細化された配線
及び配線パターンを形成することができ、半導体装置の
集積度を向上することができるという効果がある。
【図１】この発明の一実施例による半導体装置の一製造
工程を示す断面図である。
工程を示す断面図である。
【図２】この発明の一実施例による半導体装置の一製造
工程を示す断面図である。
工程を示す断面図である。
【図３】この発明の一実施例による半導体装置の一製造
工程を示す断面図である。
工程を示す断面図である。
【図４】この発明の一実施例による半導体装置の一製造
工程を示す断面図である。
工程を示す断面図である。
【図５】従来の半導体装置の一製造工程を示す断面図で
ある。
ある。
【図６】従来の半導体装置の一製造工程を示す断面図で
ある。
ある。
【図７】従来の半導体装置の一製造工程を示す断面図で
ある。
ある。
１ 半導体基板 ２ 絶縁膜 ３ レジスト ４ 段差部 ５ 導電体層 ６ 配線
Claims (2)
- 【請求項１】 一方主面を有する基板と、 前記基板の前記一方主面上に形成された、表面に段差を
有する絶縁膜と、 前記絶縁膜の段差側面に形成された配線と、 を備えた半導体装置。 - 【請求項２】 一方主面を有する基板を準備する工程
と、 前記基板の前記一方主面上に、表面に段差を有する絶縁
膜を形成する工程と、 前記絶縁膜の表面全面に導電体層を形成する工程と、 前記半導体基板の前記一方主面に垂直な方向に優勢な異
方性エッチングを用い、前記段差の側面に前記導電体層
を残すように該導電体層をエッチングして配線を形成す
る工程と、 を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22277391A JPH0562972A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22277391A JPH0562972A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562972A true JPH0562972A (ja) | 1993-03-12 |
Family
ID=16787666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22277391A Pending JPH0562972A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562972A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5660569A (en) * | 1994-12-09 | 1997-08-26 | Yazaki Corporation | Contact terminal for a circuit board |
| US9325093B2 (en) | 2014-06-27 | 2016-04-26 | Dai-Ichi Seiko Co., Ltd. | Connector terminal and connector including the same |
| US9509070B2 (en) | 2014-06-27 | 2016-11-29 | Dai-Ichi Seiko Co., Ltd. | Connector terminal and connector including the same |
-
1991
- 1991-09-03 JP JP22277391A patent/JPH0562972A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5660569A (en) * | 1994-12-09 | 1997-08-26 | Yazaki Corporation | Contact terminal for a circuit board |
| US9325093B2 (en) | 2014-06-27 | 2016-04-26 | Dai-Ichi Seiko Co., Ltd. | Connector terminal and connector including the same |
| US9509070B2 (en) | 2014-06-27 | 2016-11-29 | Dai-Ichi Seiko Co., Ltd. | Connector terminal and connector including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560436A (en) | Process for etching tapered polyimide vias | |
| KR100359780B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06216125A (ja) | 高集積半導体素子のコンタクトホール形成方法 | |
| JPH0562972A (ja) | 半導体装置及びその製造方法 | |
| JPS6097642A (ja) | 導電材料のパターンを造する方法 | |
| KR0140729B1 (ko) | 미세콘택 형성방법 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| JPH08107111A (ja) | 半導体装置の製造方法 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| KR100506053B1 (ko) | 다층 배선 형성 방법 | |
| JPS6245112A (ja) | 半導体装置およびその製造方法 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR0166039B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JPH06326198A (ja) | 接続孔の形成方法 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
| KR100308496B1 (ko) | 반도체소자의캐패시터제조방법 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| KR19990000275A (ko) | 반도체장치 및 그 제조방법 | |
| JPS6130422B2 (ja) | ||
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS63215056A (ja) | 半導体装置の製造方法 | |
| KR19980045162A (ko) | 반도체장치의 배선형성방법 | |
| JPH03184361A (ja) | 半導体装置の製造方法 | |
| KR19980048152A (ko) | 커패시터 및 그 제조 방법 |