KR100652294B1 - 반도체 소자의 층간 절연막 형성 방법 - Google Patents

반도체 소자의 층간 절연막 형성 방법 Download PDF

Info

Publication number
KR100652294B1
KR100652294B1 KR1020010082604A KR20010082604A KR100652294B1 KR 100652294 B1 KR100652294 B1 KR 100652294B1 KR 1020010082604 A KR1020010082604 A KR 1020010082604A KR 20010082604 A KR20010082604 A KR 20010082604A KR 100652294 B1 KR100652294 B1 KR 100652294B1
Authority
KR
South Korea
Prior art keywords
spin
film
forming
insulating film
glass film
Prior art date
Application number
KR1020010082604A
Other languages
English (en)
Other versions
KR20030052590A (ko
Inventor
조경수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020010082604A priority Critical patent/KR100652294B1/ko
Publication of KR20030052590A publication Critical patent/KR20030052590A/ko
Application granted granted Critical
Publication of KR100652294B1 publication Critical patent/KR100652294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Abstract

본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 반도체 기판 상에 산화막을 증착하고, 산화막 상에 금속배선을 형성하는 제 1 단계와, 금속배선을 포함한 구조 전체 상부에 제 1 절연막을 형성하고, 그 구조 상부 전면에 스핀 온 글라스 물질을 코팅 및 큐링하여 스핀 온 글라스막을 형성하는 제 2 단계와, 스핀 온 글라스막이 형성된 구조물을 열처리하여 스핀 온 글라스막이 열처리 전보다 더욱 단단해진 구조를 갖도록 하는 제 3 단계와, 기판의 상부에서 기판 방향으로 열이 전달되어 스핀 온 글라스막의 표면에서 가장 많은 열전달이 이루어지도록 열처리하여 스핀 온 글라스막의 표면이 그 중심부보다 더욱 단단해진 구조를 갖도록 하는 제 4 단계와, 화학기계적연마법으로 구조의 최상부를 연마하여 다른 부분보다도 더욱 단단한 구조를 가진 스핀 온 글라스막의 표면만을 제거하여 제 1 절연막 상부에는 스핀 온 글라스막이 일정 두께 이하로 남게 하는 제 5 단계와, 스핀 온 글라스막 상에 제 2 절연막을 형성하는 제 6 단계를 포함하며, 비아 저항이 일정하여 소자가 우수한 내구성을 갖는 이점이 있다.
층간 절연막, 금속배선, 스핀 온 글라스막, 비아, 화학기계적연마법

Description

반도체 소자의 층간 절연막 형성 방법{METHOD FOR FORMING INTER-LAYER DIELECTRICS OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 도시된 소자의 단면도,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 도시된 소자의 단면도.
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 더욱 상세하게는 금속 층간 절연막 형성 공정 중 스핀 온 글라스막의 비아 측벽면으로의 노출을 최소화하여 후속 열공정 진행시 스핀 온 글라스막내의 수분과 케미컬 등의 비아 내부로의 확산이 최소화되도록 한 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
일반적으로 스핀 온 글라스(Spin-On Glass; SOG)막은 용액이 갖는 우수한 점성도로 평탄화 특성이 우수하여 금속 층간 절연막의 평탄화막으로 널리 사용되고 있다. 이러한 장점을 가진 반면, 스핀 온 글라스막은 수분이 다량 함유되어 있고, 친수성이 강하여 금속 배선을 부식시키거나 이러한 수분이 열공정 중 외부로 다량 방출되어 소자의 전기적 특성을 저하시키는 원인을 제공하는 등의 단점이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 도시된 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판(1)상에 하부 산화막(2)을 증착하고, 그 상부에 금속막을 증착한 후 금속막을 일부 식각하여 하부 산화막(2)상에 하부 금속배선(3)을 형성한다.
도 1b를 참조하면, 하부 금속배선(3)을 포함한 구조 전체 상부에 제 1 절연막(4)을 형성한 후, 하부 금속배선(3) 사이의 간극을 매워 표면 평탄화를 이루기 위해 스핀 온 글라스 물질을 코팅 및 큐링하여 스핀 온 글라스막(5)을 형성한다.
상기에서, 스핀 온 글라스막(5)은 배선 사이의 간극을 양호하게 매워 전체적인 표면 평탄화는 이루었으나, 하부 금속배선(3)의 상부 부분에는 어느 정도의 두께를 갖고 형성된다.
도 1c를 참조하면, 스핀 온 글라스막(5)상에 제 2 절연막(6)을 형성하여 금속 층간 절연막을 완성한다.
도 1d를 참조하면, 화학기계적연마법으로 제 2 절연막(6)을 일부 연마하여 제 2 절연막(6)의 평탄화를 이룬 후 세정을 실시하며, 감광막 도포와 노광 및 식각과 세정 등을 실시하여 하부 금속배선(3)상에 비아(7)를 형성한다.
이후, 구조 전체 상부에 금속막을 증착한 후 금속막을 일부 식각하여 비아(7)를 통해 하부 금속배선(3)과 연결되는 상부 금속배선(도시 생략됨)을 형성한다.
그러나, 상기와 같은 종래 기술에 따르면 비아(7)의 측벽면에 스핀 온 글라스막(5)이 노출되는데, 이로서 후속 열공정 진행시 스핀 온 글라스막(5)내의 수분과 케미컬(Chemical) 등이 비아(7) 내부로 확산(Diffusion)되어 콘택이 불량해지며, 이는 종국에 비아 저항을 증가시켜 소자의 고유 특성을 저하시키는 문제점이 있다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 그 목적하는 바는 스핀 온 글라스막의 비아 측벽면으로의 노출을 최소화하여 후속 열공정 진행시 스핀 온 글라스막내의 수분과 케미컬 등의 비아 내부로의 확산을 최소화시킴으로써 비아 저항의 증가를 방지하는 데 있다.
이와 같은 목적을 실현하기 위한 본 발명은, 금속 층간 절연막 형성 공정 중 스핀 온 글라스막을 화학기계적연마법으로 일부 연마하여 금속배선의 상부 부분에 증착된 스핀 온 글라스막의 두께를 최소화하는 것을 특징으로 한다.
즉, 본 발명은 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상에 산화막을 증착하고, 상기 산화막 상에 금속배선을 형성하는 제 1 단계와, 상기 금속배선을 포함한 구조 전체 상부에 제 1 절연막을 형성하고, 그 구조 상부 전면에 스핀 온 글라스 물질을 코팅 및 큐링하여 스핀 온 글라스막을 형성하는 제 2 단계와, 상기 스핀 온 글라스막이 형성된 구조물을 열처리하여 상기 스핀 온 글라스막이 열처리 전보다 더욱 단단해진 구조를 갖도록 하는 제 3 단계와, 상기 기판의 상 부에서 기판 방향으로 열이 전달되어 상기 스핀 온 글라스막의 표면에서 가장 많은 열전달이 이루어지는 열처리 장치를 이용하여 상기 구조물을 열처리하여 상기 스핀 온 글라스막의 표면이 그 중심부보다 더욱 단단해진 구조를 갖도록 하는 제 4 단계와, 화학기계적연마법으로 상기 구조의 최상부를 연마하여 다른 부분보다도 더욱 단단한 구조를 가진 상기 스핀 온 글라스막의 표면만을 제거하여 상기 제 1 절연막 상부에는 상기 스핀 온 글라스막이 일정 두께 이하로 남게 하는 제 5 단계와, 상기 스핀 온 글라스막 상에 제 2 절연막을 형성하는 제 6 단계를 포함한다.
본 발명의 실시예로는 다수개가 존재할 수 있으며, 이하에서는 첨부한 도면을 참조하여 바람직한 실시예에 대하여 상세히 설명하기로 한다. 이 실시예를 통해 본 발명의 목적, 특징 및 이점들을 보다 잘 이해할 수 있게 된다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위해 도시된 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판(11)상에 하부 산화막(12)을 증착하고, 그 상부에 금속막을 증착한 후 금속막을 일부 식각하여 하부 산화막(12)상에 하부 금속배선(13)을 형성한다.
그리고, 하부 금속배선(13)을 포함한 구조 전체 상부에 제 1 절연막(14)을 형성한 후, 하부 금속배선(13) 사이의 간극을 매워 표면 평탄화를 이루기 위해 스핀 온 글라스 물질을 코팅 및 큐링하여 스핀 온 글라스막(15)을 형성한다. 바람직하기로, 제 1 절연막(14)은 증착시 화학기상증착법을 사용하여 500Å 내지 1500Å 의 두께로 증착하며, 스핀 온 글라스막(15)은 3000Å 내지 6000Å의 두께로 형성한다.
상기에서, 스핀 온 글라스막(15)은 배선 사이의 간극을 양호하게 매워 전체적인 표면 평탄화는 이루었으나, 하부 금속배선(13)의 상부 부분에는 어느 정도의 두께를 갖고 형성된다.
이후, 아르곤 또는 헬륨 가스를 이용하여 350℃ 내지 450℃의 온도에서 적어도 1분 이상의 시간동안 열처리한다.
도 2b를 참조하면, 퍼니스(furnace)를 이용하여 300℃ 내지 450℃의 질소 분위기에서 30분 내지 120분의 시간동안 열처리하여 스핀 온 글라스막(15)이 함유하고 있는 수분 또는 다른 휘발성 물질 등을 증발시킨다. 이로서 열처리 전보다 더욱 단단해진 구조를 갖는 스핀 온 글라스막(15)이 형성된다.
이후 공정으로 기판의 상부에서 기판 방향으로 열이 전달되어 스핀 온 글라스막(15)의 표면에서 가장 많은 열전달이 이루어지는 열처리 장치를 이용하여 350℃ 내지 500℃의 온도 조건에서 1분 내지 50분의 시간동안 열처리하여 표면이 그 중심부보다 더욱 단단해진 구조를 갖는 스핀 온 글라스막(15)을 형성한다.
도 2c를 참조하면, 화학기계적연마법으로 상기 구조의 최상부를 기판내에서 두께 균일도가 거의 변하지 않을 만큼만 약간 연마하여 다른 부분보다도 더욱 단단한 구조를 가진 스핀 온 글라스막(15)의 표면만이 제거되도록 하여 하부 금속배선(13) 상부의 제 1 절연막(14) 상부에는 스핀 온 글라스막(15)이 일정 두께 이하로 남도록 한다.
이후, 퍼니스 또는 금속 반응로를 이용하여 300℃ 내지 450℃의 질소 또는 아르곤 분위기에서 1분 내지 60분 이상의 시간동안 열처리한다.
도 2d를 참조하면, 스핀 온 글라스막(15)상에 제 2 절연막(16)을 형성하여 금속 층간 절연막을 완성한다. 바람직하기로, 제 2 절연막(16)은 화학기상증착법을 사용하여 12000Å 내지 20000Å의 두께로 형성한다.
도 2e를 참조하면, 화학기계적연마법으로 제 2 절연막(16)을 일부 연마하여 제 2 절연막(16)의 평탄화를 이룬 후 세정을 실시하며, 감광막 도포와 노광 및 식각과 세정 등을 실시하여 하부 금속배선(13)상에 비아(17)를 형성한다.
이후, 구조 전체 상부에 금속막을 증착한 후 금속막을 일부 식각하여 비아(17)를 통해 하부 금속배선(13)과 연결되는 상부 금속배선(도시 생략됨)을 형성한다.
전술한 바와 같은 본 발명은 금속 층간 절연막 형성 공정 중 스핀 온 글라스막을 화학기계적연마법으로 일부 연마하여 금속배선의 상부 부분에 증착된 스핀 온 글라스막의 두께를 최소화, 즉 스핀 온 글라스막의 비아 측벽면으로의 노출을 최소화하여 후속 열공정 진행시 스핀 온 글라스막내의 수분과 케미컬 등의 비아 내부로의 확산을 최소화시킴으로써 비아 저항이 일정하여 소자가 우수한 내구성을 갖는 효과가 있다.

Claims (6)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상에 산화막을 증착하고, 상기 산화막 상에 금속배선을 형성하는 제 1 단계와,
    상기 금속배선을 포함한 구조 전체 상부에 제 1 절연막을 형성하고, 그 구조 상부 전면에 스핀 온 글라스 물질을 코팅 및 큐링하여 스핀 온 글라스막을 형성하는 제 2 단계와,
    상기 스핀 온 글라스막이 형성된 구조물을 열처리하여 상기 스핀 온 글라스막이 열처리 전보다 더욱 단단해진 구조를 갖도록 하는 제 3 단계와,
    상기 기판의 상부에서 기판 방향으로 열이 전달되어 상기 스핀 온 글라스막의 표면에서 가장 많은 열전달이 이루어지는 열처리 장치를 이용하여 상기 구조물을 열처리하여 상기 스핀 온 글라스막의 표면이 그 중심부보다 더욱 단단해진 구조를 갖도록 하는 제 4 단계와,
    화학기계적연마법으로 상기 구조의 최상부를 연마하여 다른 부분보다도 더욱 단단한 구조를 가진 상기 스핀 온 글라스막의 표면만을 제거하여 상기 제 1 절연막 상부에는 상기 스핀 온 글라스막이 일정 두께 이하로 남게 하는 제 5 단계와,
    상기 스핀 온 글라스막 상에 제 2 절연막을 형성하는 제 6 단계를 포함하는 반도체 소자의 층간 절연막 형성 방법.
  2. 제 1 항에 있어서, 상기 제 2 단계는
    상기 스핀 온 글라스막을 3000Å 내지 6000Å의 두께로 형성하는 것을 특징으로 한 반도체 소자의 층간 절연막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 단계는
    아르곤 또는 헬륨 가스를 이용하여 350℃ 내지 450℃의 온도에서 적어도 1분 이상의 시간동안 열처리하는 것을 특징으로 한 반도체 소자의 층간 절연막 형성 방법.
  4. 제 1 항에 있어서, 상기 제 3 단계는
    퍼니스를 이용하여 300℃ 내지 450℃의 질소 분위기에서 30분 내지 120분의 시간동안 상기 스핀 온 글라스막이 형성된 구조물을 열처리하는 것을 특징으로 한 반도체 소자의 층간 절연막 형성 방법.
  5. 제 1 항에 있어서, 상기 제 4 단계는
    350℃ 내지 500℃의 온도 조건에서 1분 내지 50분의 시간동안 상기 구조물을 열처리하는 것을 특징으로 한 반도체 소자의 층간 절연막 형성 방법.
  6. 제 1 항에 있어서, 상기 제 5 단계는
    상기 스핀 온 글라스막의 표면 제거 이후에 퍼니스 또는 금속 반응로를 이용하여 300℃ 내지 450℃의 질소 또는 아르곤 분위기에서 1분 내지 60분 이상의 시간 동안 열처리하는 것을 특징으로 한 반도체 소자의 층간 절연막 형성 방법.
KR1020010082604A 2001-12-21 2001-12-21 반도체 소자의 층간 절연막 형성 방법 KR100652294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010082604A KR100652294B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 층간 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010082604A KR100652294B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20030052590A KR20030052590A (ko) 2003-06-27
KR100652294B1 true KR100652294B1 (ko) 2006-11-29

Family

ID=29577348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010082604A KR100652294B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 층간 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100652294B1 (ko)

Also Published As

Publication number Publication date
KR20030052590A (ko) 2003-06-27

Similar Documents

Publication Publication Date Title
US7622380B1 (en) Method of improving adhesion between two dielectric films
JP3974023B2 (ja) 半導体装置の製造方法
US6046104A (en) Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias
US6093635A (en) High integrity borderless vias with HSQ gap filled patterned conductive layers
JP4058135B2 (ja) 半導体装置のコンタクトホール形成方法
US6030891A (en) Vacuum baked HSQ gap fill layer for high integrity borderless vias
KR100652294B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
JP2003068845A (ja) 半導体装置およびその製造方法
US6165905A (en) Methods for making reliable via structures having hydrophobic inner wall surfaces
KR100200297B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100440470B1 (ko) 반도체 소자 제조 방법
KR0176195B1 (ko) 반도체 장치의 배선 형성 방법
KR100253337B1 (ko) 반도체소자의 금속배선 형성방법
KR100504556B1 (ko) 배선간 절연막 형성방법
KR0165758B1 (ko) 반도체 소자의 제조 방법
KR19990046933A (ko) 반도체 장치의 층간절연막 평탄화 방법
KR0172529B1 (ko) 반도체 소자의 에스.오.지막 형성방법
KR100571415B1 (ko) 반도체 소자 및 이의 제조 방법
KR100246780B1 (ko) 반도체 소자의 스핀 온 글라스막 형성 방법
KR100280512B1 (ko) 반도체소자의 콘택 형성방법
KR910000807Y1 (ko) 반도체소자의 다층배선구조
KR100693785B1 (ko) 반도체 메모리 소자의 층간절연막 형성 방법
KR0165358B1 (ko) 반도체소자의 층간절연층 평탄화방법
KR0172739B1 (ko) 반도체 소자의 스핀-온-글래스막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee