KR100504556B1 - 배선간 절연막 형성방법 - Google Patents

배선간 절연막 형성방법 Download PDF

Info

Publication number
KR100504556B1
KR100504556B1 KR10-2000-0086711A KR20000086711A KR100504556B1 KR 100504556 B1 KR100504556 B1 KR 100504556B1 KR 20000086711 A KR20000086711 A KR 20000086711A KR 100504556 B1 KR100504556 B1 KR 100504556B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
wirings
metal wiring
wire
Prior art date
Application number
KR10-2000-0086711A
Other languages
English (en)
Other versions
KR20020058598A (ko
Inventor
장영근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0086711A priority Critical patent/KR100504556B1/ko
Publication of KR20020058598A publication Critical patent/KR20020058598A/ko
Application granted granted Critical
Publication of KR100504556B1 publication Critical patent/KR100504556B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

금속배선의 갭필 특성을 향상시키고, 치밀화 불량을 방지하고 금속배선간 커패시턴스를 줄이고 공정시간을 단축시키기에 용이한 배선간 절연막 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 배선간 절연막 형성방법은 기판상에 일정간격을 갖는 복수개의 배선들을 형성하는 공정, 복수개의 배선을 포함한 상기 기판상에 에스오지(SOG:Spin ON Glass)방식으로 상기 배선보다 얇은 두께를 갖도록 제 1 절연막을 형성하는 공정, 상기 금속배선의 용융점보다 낮은 온도로 상기 제 1 절연막을 열처리하는 공정, 상기 제 1 절연막상에 고밀도 플라즈마 장비내에서 캡층으로 제 2 절연막을 형성하는 공정을 포함함을 특징으로 한다.

Description

배선간 절연막 형성방법{METHOD FOR FABRICATING INSULATION BETWEEN WIRE AND WIRE}
본 발명은 반도체소자에 대한 것으로, 특히 갭필(gap fill) 특성이 우수하고 금속배선간 커패시턴스를 낮추기에 알맞은 배선간 절연막 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 배선간 절연막에 대하여 설명하면 다음과 같다.
도 1은 종래 제 1 방법에 따라 형성된 배선간 절연막의 구조단면도이고, 도 2는 종래 제 2 방법에 따라 형성된 배선간 절연막의 구조단면도이다.
종래 제 1 방법에 따른 배선간 절연막은 스핀 온 글래스(Spin On Glass:SOG)방식으로 한층의 절연막을 형성한 것인데, 도 1에 도시된 바와 같이 실리콘기판(11)상에 일간격을 갖는 금속배선(12)이 형성되어 있고, 금속배선(12)을 포함한 실리콘기판(11)상에 금속배선(12)보다 두꺼운 두께의 열처리된 산화막(13)이 형성되어 있다. 그리고 산화막(13)상에는 금속층(14)이 형성되어 있다.
이때 산화막(13)은 두께가 두꺼우므로 열처리시에 갭필 내부의 산화막이 표면근처의 산화막보다 치밀화(densification)가 덜되어 이부분에서 치밀화 불량이 발생하고, 또한 금속배선(12)상부의 산화막에서 크랙이 발생할 수 있다.
다음에 종래 제 2 방법에 따른 배선간 절연막은 고밀도 플라즈마 방식의 화학적 기상증착법을 이용하여 단일 산화막을 형성한 것으로, 도 2에 도시된 바와 같이 실리콘기판(21)상에 일간격을 갖는 금속배선(22)이 형성되어 있고, 금속배선(22)을 포함한 실리콘기판(21)상에 화학적 기계적 연마(Chemical Mechanical Polishing:CMP)공정에 의해서 형성된 산화막(23)이 형성되어 있다.
이때 금속배선(22)사이의 간격이 줄어들수록 산화막(23)의 갭필(gap fill)이 잘되지 않아서 보이드(Void)가 발생할 수 있고, 유전율이 대략 4로 높으므로 커패시턴스가 크며, 증착 두께가 증가하게 되면 전체적으로 CMP공정에 의한 제거 속도가 느리기 때문에 평탄화를 이루기 어렵다.
또한 도면에는 나타나 있지 않지만 금속배선간 절연막을 TEOS나 질화막으로 형성할 때는 유전율이 높아서 절연막의 역할을 하기가 어렵다.
상기와 같은 종래 배선간 절연막 형성방법은 다음과 같은 문제가 있다.
첫째, 금속배선 사이의 치밀화(densification) 불량이 발생할 수 있고, 금속배선 상부에 크랙이 발생할 수 있다.
둘째, 금속배선 사이에 보이드가 발생할 수 있고 표면평탄화를 이루기위한 공정시간이 많이 소요된다는 단점이 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 금속배선의 갭필 특성을 향상시키고, 치밀화 불량을 방지하고 금속배선간 커패시턴스를 줄이고 공정시간을 단축시키기에 용이한 배선간 절연막 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 배선간 절연막 형성방법은 기판상에 일정간격을 갖는 복수개의 배선들을 형성하는 공정, 복수개의 배선을 포함한 상기 기판상에 에스오지(SOG:Spin ON Glass)방식으로 상기 배선보다 얇은 두께를 갖도록 제 1 절연막을 형성하는 공정, 상기 금속배선의 용융점보다 낮은 온도로 상기 제 1 절연막을 열처리하는 공정, 상기 제 1 절연막상에 고밀도 플라즈마 장비내에서 캡층으로 제 2 절연막을 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 배선간 절연막 형성방법에 대하여 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 배선간 절연막 형성방법을 나타낸 공정단면도 이다.
본 발명은 금속 배선간의 절연막을 형성할 때 1차로 저유전 물질인 HSQ(Hydrogen Silsesquioxane)를 스핀 온 글래스(Spin On Glass:SOG)방식에 의해서 코팅하고, 2차로 기존의 산화막보다 유전율이 낮은 고밀도 플라즈마 방식의 FSG(Fluoro Silicate Glass) 물질을 증착하고 평탄화하는 것이다.
상기와 같은 본 발명의 배선간 절연막 형성방법에 대하여 자세히 설명하면 먼저, 도 3a에 도시한 바와 같이 실리콘기판(31)상에 일정간격을 갖는 복수개의 금속배선(32)을 형성한다.
이후에 도 3a의 우측에 나타난 회전판상에 금속 배선(32)이 형성된 웨이퍼(실리콘기판(31))을 올려놓고 SOG(Spin On Glass) 방법으로 HSQ(Hydrogen Silsesquioxane)코팅원료를 떨어뜨려서 실리콘기판(31)상에 제 1 절연막(33)을 코딩한다.
이때 제 1 절연막(33)의 두께는 금속배선(32)의 두께보다 500~700Å 정도 얇게 형성한다.
이와 같이 SOG방식에 의해서 제 1 절연막(33)을 형성하므로 금속배선(32)간 갭필(gap fill)은 만족된다.
그리고 도 3b의 우측에 도시된 챔버내에 웨이퍼(실리콘기판(31))를 로딩시킨 후 금속배선(32)의 용융점보다 낮은 400~420℃의 온도에서 N2가스 분위기에서 30~35분의 시간동안 실리콘기판(31)을 후속 열처리하여서 도 3b의 좌측의 도면처럼 제 1 절연막(33)의 표면을 평탄화시킨다.
이때 제 1 절연막(33)의 두께가 금속배선(32)보다 얇으므로 보다 낮은 온도에서 열처리가 가능하고, 치밀화(densification)공정을 잘 진행해서 누설전류가 발생하는 것을 방지할 수 있다.
다음에 도 3c의 우측에 나타난 고밀도 플라즈마 장비를 이용한 화학기상 증착법으로 제 1 절연막(33)상에 캡절연막 역할을 하는 FSG(Fluoro Silicate Glass) 물질로 구성된 제 2 절연막(34)을 증착한다.
이때 증착온도는 도 3b의 열처리 온도보다 낮은 380~400℃에서 진행하고, 2500~3000Å의 두께를 갖도록 형성한다.
그리고 제 2 절연막(34)의 증착시 SiH4, O2, Ar, F 가스를 주입하여서 진행하는데 플루오르(F)의 양은 4.3~4.5wt%가 되도록하고, 제 2 절연막(34)의 유전율은 3.4~3.5가 되도록 한다.
상기에서 제 2 절연막(34)은 FSG 물질의 우수한 기계적 특성으로 인하여 크랙에 대한 내성이 있고, 화학적 기계적 연마(CMP)공정에 의한 제거속도가 빠르다.
상기와 같은 본 발명 배선간 절연막 형성방법은 다음과 같은 효과가 있다.
첫째, 금속배선간 우수한 갭필(gap fill) 능력을 확보할 수 있고, 낮은 온도에서도 절연막의 치밀화(densification)의 차이를 감소시켜서 누설전류가 발생하는 것을 방지할 수 있다.
둘째, 캡절연막(제 2 절연막)을 FSG 물질로 형성하므로 이의 우수한 기계적 특성에 의해 크랙에 대한 내성을 증가시킬 수 있으며, CMP에 의한 제거속도가 빠르므로 공정시간을 단축할 수 있으며, 유전율이 낮은 캡절연막을 형성시킬 수 있으므로 금속배선사이의 절연막의 커패시턴스 값을 줄이기에 효과적이다.
도 1은 종래 제 1 방법에 따라 형성된 배선간 절연막의 구조단면도
도 2는 종래 제 2 방법에 따라 형성된 배선간 절연막의 구조단면도
도 3a 내지 도 3c는 본 발명의 실시예에 따른 배선간 절연막 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 실리콘기판 32 : 금속배선
33 : 제 1 절연막 34 : 제 2 절연막

Claims (7)

  1. 기판상에 일정간격을 갖는 복수개의 배선들을 형성하는 공정,
    복수개의 배선을 포함한 상기 기판상에 에스오지(SOG:Spin ON Glass)방식으로 상기 배선보다 얇은 두께를 갖도록 제 1 절연막을 형성하는 공정,
    상기 금속배선의 용융점보다 낮은 온도로 상기 제 1 절연막을 열처리하는 공정,
    상기 제 1 절연막상에 고밀도 플라즈마 장비내에서 SiH4, O2, Ar, F가스를 주입하여 FSG(Fluoro Silicate Glass)물질로 구성된 제 2 절연막을 형성하는 공정을 포함함을 특징으로 하는 배선간 절연막 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 절연막은 HSQ(Hydrogen Silsesquioxane)물질을 코팅하여 형성하는 것을 특징으로 하는 배선간 절연막 형성방법.
  3. 제 1 항에 있어서, 상기 제 1 절연막은 상기 금속배선의 두께보다 500~700Å 얇게 증착함을 특징으로 하는 배선간 절연막 형성방법.
  4. 제 1 항에 있어서, 상기 제 1 절연막의 열처리는 N2 가스 분위기에서 400~420℃범위의 온도에서 진행함을 특징으로 하는 배선간 절연막 형성방법.
  5. 제 1 항에 있어서, 상기 제 2 절연막은 380~400℃의 온도에서 2500~3000Å의 두께를 갖도록 화학 기상 증착하여 형성함을 특징으로 하는 배선간 절연막 형성방법.
  6. 삭제
  7. 제 1 항에 있어서, 상기 F의 양은 4.3~4.5wt%가 되도록 형성함을 특징으로 하는 배선간 절연막 형성방법.
KR10-2000-0086711A 2000-12-30 2000-12-30 배선간 절연막 형성방법 KR100504556B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086711A KR100504556B1 (ko) 2000-12-30 2000-12-30 배선간 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086711A KR100504556B1 (ko) 2000-12-30 2000-12-30 배선간 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20020058598A KR20020058598A (ko) 2002-07-12
KR100504556B1 true KR100504556B1 (ko) 2005-08-04

Family

ID=27689691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0086711A KR100504556B1 (ko) 2000-12-30 2000-12-30 배선간 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100504556B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920036B1 (ko) * 2002-11-25 2009-10-07 매그나칩 반도체 유한회사 반도체소자의 층간막 평탄화방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022742A (ko) * 1998-08-24 2000-04-25 가네꼬 히사시 반도체 장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022742A (ko) * 1998-08-24 2000-04-25 가네꼬 히사시 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20020058598A (ko) 2002-07-12

Similar Documents

Publication Publication Date Title
US6214719B1 (en) Method of implementing air-gap technology for low capacitance ILD in the damascene scheme
US8158521B2 (en) Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
KR100715082B1 (ko) 플루오르화 ｂｐｓｇ 막의 증착 및 평탄화 방법
KR100504556B1 (ko) 배선간 절연막 형성방법
KR0165462B1 (ko) 트렌치 소자 분리 방법
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
JP2000058646A (ja) 半導体装置の製造方法
KR100667423B1 (ko) 반도체장치의 제조방법
KR100399903B1 (ko) 반도체 소자 제조시의 층간 평탄화방법
KR100623595B1 (ko) 반도체 소자의 층간절연막 평탄화 방법
KR100520503B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100392896B1 (ko) 반도체 금속 배선 형성 방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
KR101132299B1 (ko) 반도체 소자의 제조방법
KR101204742B1 (ko) 반도체 소자의 제조방법
KR100565758B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100351239B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100273224B1 (ko) 반도체소자의평탄화막형성방법
KR100652294B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100367499B1 (ko) 반도체소자의제조방법
KR100508531B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20000027388A (ko) 반도체 소자의 비피에스지 층간절연막 형성 방법
KR100253337B1 (ko) 반도체소자의 금속배선 형성방법
KR101087508B1 (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee