KR100351239B1 - 반도체 소자의 층간 절연막 형성 방법 - Google Patents

반도체 소자의 층간 절연막 형성 방법 Download PDF

Info

Publication number
KR100351239B1
KR100351239B1 KR1019990035812A KR19990035812A KR100351239B1 KR 100351239 B1 KR100351239 B1 KR 100351239B1 KR 1019990035812 A KR1019990035812 A KR 1019990035812A KR 19990035812 A KR19990035812 A KR 19990035812A KR 100351239 B1 KR100351239 B1 KR 100351239B1
Authority
KR
South Korea
Prior art keywords
heat treatment
film
insulating film
interlayer insulating
forming
Prior art date
Application number
KR1019990035812A
Other languages
English (en)
Other versions
KR20010019424A (ko
Inventor
유경식
김연수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990035812A priority Critical patent/KR100351239B1/ko
Publication of KR20010019424A publication Critical patent/KR20010019424A/ko
Application granted granted Critical
Publication of KR100351239B1 publication Critical patent/KR100351239B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 하부 구조가 형성된 반도체 기판상에 폴리 층간 절연막으로 무기 SOG막을 증착하는 단계와, 상기 무기 SOG막 내의 불순물을 제거하기 위해 급속 열처리 또는 반응로 열처리 어닐 공정을 수행하는 단계를 포함하여 이루어진 반도체 소자의 층간 절연막 형성 방법을 제공한다.

Description

반도체 소자의 층간 절연막 형성 방법{Method of forming an inter layer insulating film in a semiconductor device}
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 특히 폴리 층간 절연막으로 BPSG막 대신 매립 특성이 우수하고 저온 열처리가 가능하며 자체평탄성이 뛰어난 무기 SOG 막을 코팅 한 뒤, 급속 열처리 또는 반응로 열처리 방법으로 불순물을 제거하여 공정 단순화를 이루고 소자 특성을 개선할 수 있는 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
먼저,BPSG막의 문제점을 설명하면 다음과 같다.
첫째, 폴리 1 라인 간격(Poly-1 line spacing) 사이의 매립(Gap fill)의 문제점이다.
라인 간격이 점점 감소함에 따라 기존의 CVD 방법에 의한 매립이 잘 이루어지지 않아 보이드(Void)가 발생한다. 이러한 보이드를 따라 후속 폴리 증착 공정에서 폴리 브리지(Poly bridge)를 유발하게 된다.
둘째, 저온 열처리 공정의 문제점이다.
얕은 접합 깊이의 정션이 요구됨에 따라 저온 열처리 공정이 필요하게 되는데, 기존의 BPSG막의 경우 저온 공정에서 열처리를 실시할 경우 막의 치밀화가 이루어지지 않아 후속 공정에 있어서 콘택 측면(Contact profile) 불량과 같은 문제점을 일으키며 소자 특성을 열화시키게 된다.
셋째, 평탄화 문제점이다.
저온 열처리 공정이 필요함에 따라 평탄화 공정에 있어서 기존의 BPSG막으로는 충분한 평탄화를 이루지 못함으로 인해 CMP(연마)와 같은 후속 공정이 필요하고, CMP(연마) 공정 마진을 확보하기 위해서는 상당히 두껍게 막을 증착하게 되므로 쓰루-풋(Through -put)이 저하된다.
네째, 유기 SOG 공정의 문제점이다.
크랙(Crack) 문제, 유기 SOG막의 가장 취약점은 RTP와 같은 급 열처리나 고온 열처리, 그리고 두꺼운 막을 사용할 경우 크랙이 발생하여 저온 열처리 공정이 가능한 금속 층간 절연막으로만 이용된다.
막내의 불순물 제거, 유기 SOG막은 열처리를 실시하더라도 막내 수분이나 카본(Carbon)과 같은 성분들이 계속 잔류하게 된다. 따라서, 후속 접합부위 형성 공정시 불순물의 아웃-디퓨젼(out-diffusion) 현상으로 콘택 측면이 불량해 지거나 금속 증착 불량을 일으키게 된다.
따라서, 본 발명은 폴리 층간 절연막으로 BPSG막 대신 매립 특성이 우수하고 저온 열처리가 가능하며 자체 평탄성이 뛰어난 무기 SOG 막을 코팅 한 뒤, 급속 열처리 또는 반응로 열처리 방법으로 불순물을 제거함으로써, 상술한 단점을 해결할 수 있는 반도체 소자의 층간 절연막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법은 하부 구조가 형성된 반도체 기판상에 폴리 층간 절연막으로 무기 SOG막을 증착하는 단계와, 상기 무기 SOG막 내의 불순물을 제거하기 위해 급속 열처리 또는 반응로 열처리 어닐 공정을 수행하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 무기 SOG막은 유기 SOG막 열처리 온도와 비슷한 저온에서 열처리할 경우 치밀화도 충분히 되지 않고 금속층과의 스트레스 차이가 커서 크랙에 매우취약함으로 금속 층간 절연막으로는 부적합하다.
그러나, 보다 고온에서 열처리를 실시할 경우 막내 불순물이 거의 없는 SiO2막을 얻을 수 있으므로 폴리 층간 절연막으로 사용이 가능하며 하부층과의 스트레스 차이도 거의 없으므로 크랙에 대한 저항성도 매우크다. 그리고, 반응로 열처리 뿐만 아니라 RTP 열처리도 가능할 만큼 크랙 저항성이 크다.
또한, 매립 능력이 매우 뛰어나므로 BPSG 한계를 극복할 수 있으며, 액체 상태에서의 코팅이 이루어지므로 CMP와 같은 후속 평탄화 공정을 거치지 않더라도 얇은 두께의 막으로도 충분한 평탄화를 이룩할 수 있다.
도 1(a)는 무기 SOG막의 반응로 어닐 공정 후 스트레스 변화를 나타낸 특성도.
도 1(b)는 무기 SOG막의 반응로 어닐 공정 후 FT-IR 변화를 나타낸 특성도.
도 2(a)는 무기 SOG막의 RTP(Rapid thermal process) 어닐 공정 후 스트레스 변화를 나타낸 특성도.
도 2(b)는 무기 SOG막의 RTP 어닐 공정 후 FT-IR 변화를 나타낸 특성도.
도 3(a) 내지 도 3(c)는 무기 SOG막의 적용 후의 트랜지스터 데이터를 나타낸 특성도.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.본 발명의 무기 SOG막은 예컨대, Si-H 본딩(bonding)을 근간으로 하는 HSQ(Hydro Silses Quoxane) 계열의 SOG막이 사용될 수 있다. 상기 무기 SOG막은 상온(약 20 내지 25℃)에서 일반적으로 널리 알려진 스핀 코팅(spin coating) 방식을 이용하여 증착한다.
도 1(a)는 무기 SOG막의 반응로 어닐 공정 후 스트레스 변화를 나타낸 특성도로서, 무기 SOG막에 대해 650 내지 850℃ 까지 반응로 어닐 공정을 실시하고, 1일 대기 방치 후 측정한 스트레스 값의 변화를 나타낸 특성도이다.
저온 공정일수록 스트레스 값이 증가하고 대기 방치 후 변화도 있음을 알 수 있다. 저온 어닐 공정의 경우 완전한 어닐 공정이 이루어지지 않았기 때문이다. 따라서 고온 어닐 공정을 실시한 막은 그대로 적용이 가능하지만 저온 공정인 경우 대기 방치에 따른 변화를 억제하기 위하여 별도의 조치가 요구된다.
도 1(b)는 무기 SOG막의 반응로 어닐 공정 후 FT-IR 변화를 나타낸 특성도로서, 도 1(a)에서 측정한 막에 대하여 측정한 FT-IR 변화를 나타낸 특성도이다.
저온 공정일 경우 Si-H 피크(peak)는 완전히 사라졌으나, H2O 피크는 잔존하고 있다. 그러나, 750℃ 이상인 겨우 Si-H 및 H2O 피크가 거의사라지고 대기 방치 후의 변화도 크지 않은 SiO2막으로 된다. 따라서, 반응로 어닐 공정을 750℃ 미만에서 실시할 경우 대기 방치에 따른 수분 흡수성을 억제하기 위한 캐핑 층(Capping layer)을 추가하는 것이 바람직하며, 그 이상의 온도에서는 별도의 조치 없이도 적용 가능하다.
상기 캐핑 층으로는 PECVD 또는 LPCVD 법으로 산화막을 500 내지 600Å 두께로 형성하거나, 질화막을 200 내지 300Å 두께로 형성한다.상기 반응로 열처리 어닐 공정은 열처리 온도(650 내지 850℃)에서 10분 내지 30분 정도 실시하는 것이 바람직하다.
도 2(a)는 무기 SOG막의 RTP(Rapid thermal process) 어닐 공정 후 스트레스 변화를 나타낸 특성도이다.
무기 SOG막에 대하여 750 내지 950℃까지 RTP 어닐 공정을 실시하고 1일 대기 방치 후 측정한 스트레스 값의 변화도이다.
RTP 어닐 공정시 상온에서 어닐 공정 온도까지 램프 업(Ramp up)하는 속도는 100℃/sec 까지 같은 결과를 나타내었다. 저온 공정일수록 스트레스 값이 증가하고 대기 방치 후 변화도 있다. 따라서 고온 RTP 어닐 공정을 실시한 막은 그대로 적용이 가능하지만 저온 공정인 경우 대기 방치에 따른 변화를 억제하기 위하여 별도의 조치가 요구된다.
도 2(b)는 무기 SOG막의 RTP 어닐 공정 후 FT-IR 변화를 나타낸 특성도로서,도 2(a)에서 측정한 막에 대하여 측정한 FT-IR 변화를 나타낸 특성도이다.
저온 공정일 경우 SI-H 피크와 H2O 피크가 계속 잔존하고 있다. 그러나, 850℃ 이상인 경우 SI-H 피크와 H2O 피크가 거의 사라지고 대기 방치 후의 변화도 크지 않은 SiO2막으로 된다. 따라서 RTP 어닐 공정을 750 내지 850℃ 미만에서 실시할 경우 대기 방치에 따른 수분 흡수성을 억제하기 위한 캐핑 층을 추가하여 주는 것이 바람직하며, 그 이상의 온도에서는 별도의 조치가 없이도 적용가능하다. RTP 어닐 공정시 N2또는 O2, 그리고 N2와 O2의 혼합 분위기에서 실시하여도 같은 결과를 얻을 수 있게 된다. 상기 급속 열처리 어닐 공정은 열처리 온도(750℃ 내지 950℃)에서 20 내지 30초 정도 실시하는 것이 바람직하다. 상기 급속 열처리시 승온 속도는 25℃/sec 내지 100℃/sec 사이에서 이루어지는 것이 바람직하다.
도 3(a) 내지 도 3(c)는 무기 SOG막의 적용 후의 트랜지스터 데이터를 나타낸 특성도이다.
IPO-1을 BPSG막과 무기 SOG막으로 각각 분리하고 열처리를 도 3(a) 내지 도 3(c)에 나타낸 바와 같이 각각 실시한 후, 후속 열처리를 함께 실시한 후 금속 배선 공정을 거쳐 측정한 트랜지스터의 문턱전압(Vt) 특성도이다.
G-MOS 와 N-MOS 는 BPSG막과 무기 SOG막 모두 동일한 결과를 보이고 있다. 그러나, P-MOS 의 경우 BPSG막을 사용한 결과는 쇼트 채널 효과(Short channel effect)가 있지만 무기 SOG막을 사용한 결과는 쇼트 채널 효과가 보이지 않는다. DRAM 소자의 경우 일반적으로 P-MOS 제어가 어려운데 무기 SOG막을 사용하면 이러한 단점을 극복할 수 있게 된다.
본 발명에서, 무기 SOG막의 폴리 층간 절연막으로서의 적용은 IPO-1, IPO-2,IPO-3 등 기존의 BPSG 증착 및 열처리 공정을 모두 대체할 수 있으며, 특히 향후 메탈 게이트 등의 저온 열처리 공정 개발시 적용될 수 있다.
또한, 본 발명은 무기 SOG막 코팅, 어닐 공정, CMP 또는 논(Non) CMP 공정, 리소그라피 공정 순서로 공정 단순화를 이룰수 있다.
상술한 바와 같이 본 발명에 의하면 무기 SOG막을 폴리 층간 절연막에 적용할 경우 무기 SOG막 코팅 두께의 최적화에 따라 CMP 공정을 생략 또는 단순화 시킬 수 있으며, 특히 기존의 IPO-1, IPO-2 BPSG막의 경우 평탄화 CMP 공정 후 후속 공정에서의 리플로우(Reflow) 방지와 리소그라피 공정을 용이하게 하기 위하여 언도프트 산화막(Undoped oxide)을 증착하는데 무기 SOG막을 이용할 경우 SOG막 자체가 언도프트 산화막(SiO2)으로 변하기 때문에 추가로 언도프트 산화막을 증착할 필요가 없게 된다. 즉, BPSG막 증착, 어닐 공정, CMP 공정, 언도프트 산화막(SiO2), 리소그라피 공정 순서에서, SOG막 코팅, 어닐 공정, CMP 또는 논(Non) CMP 공정, 리소그라피 공정 순서로 공정 단순화를 이룰수 있는 탁월한 효과가 있다.

Claims (7)

  1. 폴리 층간 절연막 증착 및 열처리 공정을 수행하는 층간 절연막 형성 방법에 있어서,
    하부 구조가 형성된 반도체 기판상에 폴리 층간 절연막으로 무기 SOG막을 증착하는 단계와,
    상기 무기 SOG막 내에 함유된 불순물을 제거하여 SiO2막이 형성되도록 750℃ 내지 950℃에서의 급속 열처리 또는 650℃ 내지 850℃에서의 반응로 열처리 어닐 공정을 수행하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 무기 SOG막의 열처리시 급속 열처리를 750 내지 850℃ 에서 수행하거나, 반응로 열처리를 650 내지 750℃ 에서 실시할 때, 열처리 후 대기 방치에 따른 수분 흡수성을 억제할 목적으로 열처리 직후 캐핑 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  5. 제 4 항에 있어서,
    상기 캐핑 층은 PECVD 또는 LPCVD 법으로 산화막을 500 내지 600Å 두께로 형성하거나, 질화막을 200 내지 300Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  6. 제 1 항에 있어서,
    상기 급속 열처리시 승온 속도는 25℃/sec 내지 100℃/sec 사이에서 수행하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  7. 제 1 항에 있어서,
    상기 급속 열처리시 N2, O2또는 N2/O2혼합 분위기에서 수행하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
KR1019990035812A 1999-08-27 1999-08-27 반도체 소자의 층간 절연막 형성 방법 KR100351239B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990035812A KR100351239B1 (ko) 1999-08-27 1999-08-27 반도체 소자의 층간 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990035812A KR100351239B1 (ko) 1999-08-27 1999-08-27 반도체 소자의 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20010019424A KR20010019424A (ko) 2001-03-15
KR100351239B1 true KR100351239B1 (ko) 2002-09-10

Family

ID=19608908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035812A KR100351239B1 (ko) 1999-08-27 1999-08-27 반도체 소자의 층간 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100351239B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848247B1 (ko) * 2002-12-05 2008-07-24 동부일렉트로닉스 주식회사 반도체 소자의 파티클 제거 방법

Also Published As

Publication number Publication date
KR20010019424A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
US7816280B2 (en) Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer
KR100354442B1 (ko) 반도체 장치의 스핀 온 글래스 절연막 형성 방법
US6214719B1 (en) Method of implementing air-gap technology for low capacitance ILD in the damascene scheme
KR100354649B1 (ko) 저유전율 층간절연막을 갖는 반도체장치 및 그 제조방법
JP2000286254A (ja) 半導体集積回路装置およびその製造方法
US6246105B1 (en) Semiconductor device and manufacturing process thereof
JPH0964037A (ja) 半導体装置の製造方法
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
US5976966A (en) Converting a hydrogen silsesquioxane film to an oxide using a first heat treatment and a second heat treatment with the second heat treatment using rapid thermal processing
US6489252B2 (en) Method of forming a spin-on-glass insulation layer
KR100351239B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP2000252277A (ja) 半導体装置の製法
JP2000058646A (ja) 半導体装置の製造方法
US20020063334A1 (en) Integrated circuit devices having a composite insulation layer and methods of manufacturing same
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR101204742B1 (ko) 반도체 소자의 제조방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
KR100504556B1 (ko) 배선간 절연막 형성방법
KR100367499B1 (ko) 반도체소자의제조방법
KR100630780B1 (ko) 무기 스핀-온-글래스막을 이용한 반도체 소자 제조방법
KR19980060885A (ko) 반도체 소자의 제조방법
JPH098137A (ja) 半導体装置及びその製造方法
KR950007960B1 (ko) 반도체장치 및 그 제조방법
JPH06295959A (ja) 半導体装置の製造方法
KR19990006039A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee