KR19990006039A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR19990006039A
KR19990006039A KR1019970030261A KR19970030261A KR19990006039A KR 19990006039 A KR19990006039 A KR 19990006039A KR 1019970030261 A KR1019970030261 A KR 1019970030261A KR 19970030261 A KR19970030261 A KR 19970030261A KR 19990006039 A KR19990006039 A KR 19990006039A
Authority
KR
South Korea
Prior art keywords
oxide film
hdpcvd
semiconductor device
manufacturing
sccm
Prior art date
Application number
KR1019970030261A
Other languages
English (en)
Other versions
KR100447259B1 (ko
Inventor
이승무
김시범
고재홍
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030261A priority Critical patent/KR100447259B1/ko
Publication of KR19990006039A publication Critical patent/KR19990006039A/ko
Application granted granted Critical
Publication of KR100447259B1 publication Critical patent/KR100447259B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 평탄화를 위한 반도체소자의 제조방법에 관한 것으로서, 소저의 하부 구조물을 구비하는 반도체기판의 평탄화를 위하여 반도체기판상에 갭 필링(gap filling) 특성이 우수한 HDPCVD 산화막을 형성하고, 그 상부에 광역 평탄화 특성이 우수한 SH 산화막을 형성한 후, CMP 방법으로 연마하여 평탄화된 표면을 가지도록하였으므로, 공정이 간단하고, 장비의 수가 감소되며, 기판의 오염이 방지되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 제조방법
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 막질이나 갭필(gap fill) 특성이 우수한 고밀도플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition; 이하 HDPCVD라 칭함) 산화막과 광역 평탄화 특성을 가지는 사일랜-하이드로제니퍼옥사이드(Silane-hydrogeneperoxide ; 이하 SH라 칭함) 산화막을 함께 증착하고 이를 화학-기계적연마(Chemical-Mechanical Polish ; 이하 CMP라 칭함) 방법으로 평탄화하여 후속 공정을 용이하게하고, 공정에 따른 시간 및 소요 장비수를 감소시켜 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로 반도체소자는 고밀도의 패턴이 형성되는 셀영역과, 상기 셀영역내의 소자를 외부와 연결하고 조정하는 저밀도의 패턴을 구비하는 주변회로 영역으로 나누어지는데, DRAM의 경우 상기 셀영역에 형성되는 캐패시터등에 의해 상기 주변회로 영역과는 단차가 지게된다.
상기의 단차는 후속 평탄화 공정에 의해 단차를 완화시키게 되는데, 이는 단차에 의해 패턴의 단선이나 단락등이 발생하고, 패키지 공정에서 크랩이 발생되는 등을 방지하기 위한 것이다.
종래 반도체소자의 평탄화 방법으로는, 우수한 막질과 갭필링 특성으로 주목받고 있는 HDPCCVD 산화막을 평탄화막으로 사용하는 공정을 살펴보면 다음과 같다.
먼저, 모스 전계효과 트랜지스터(Metal Oxide Semi conductor Field Effect Transistor; 이하 MOS FET라 칭함)와 캐패시터 및 비트라인 등과 같은 소정의 하부 구조물이 형성되어 있는 반도체기판상에 HDPCVD 산화막을 형성하면, 상기 HDPCVD 산화막의 우수한 갭필링 특성 때문에 셀영역의 좁은 갭은 채워주지만 셀 지역의 증착두께는 얇고 주변회로 영역에는 원하는 두께로 형성되어져 단차가 지게된다.
그다음 상기 HDPCVD 산화막의 CMP를 위한 희생막으로서, 플라즈마여기(plasma enhanced) 산화막, 에스.오.지(spin on glass; SOG)막 또는 감광막을 전면에 도포하고, CMP로 상기 희생산화막이 완전히 제거되고, HDPCVD 산화막이 평탄화될 때까지 연마하여 평탄화시킨다.
상기와 같은 종래 기술에 따른 반도체소자의 제조방법은 HDPCVD 산화막상에 희생막을 형성하고, 상기 희생막을 CMP로 연마하여 제거함으로써 평탄화하는데, HDPCVD 장비에서 산화막을 형성하고, 스핀코터에서 SOG나 감광막을 도포하고, 열처리하여 경화시키는 등의 공정이 필요하므로, 다수의 장비가 사용되며, 진공이 아닌 상태에서 기판이 노출되어 오염의 가능성이 높고, 공정시간이 길어져 공정수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 HDPCVD 산화막상에 상기 HDPCVD 장비에 일체로 딸린 CVD장비로 SH산화막을 형성한 후, CMP연마하여 평탄시켜 하나의 장비로 증착이 완료되어, 장비의 수가 작아지며, 공정시간이 감소되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
도 1a 내지 도 1e는 본 발명에 따른 반도체소자의 제조 공정도.
＊ 도면의 주요 부분에 대한 부호의 설명
10 : 반도체기판, 12 : 하부 구조물, 14 : 제1HDPCVD산화막, 16 : SH 산화막, 18 : 제2HDPCVD산화막
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법의 특징은, 소정의 하부 구조물이 형성되어있는 반도체기판상에 제 1 HDPCVD 산화막을 형성하는 공정과, 상기 HDPCVD 산화막상에 SH 산화막을 형성하는 공정과, 상기 SH 산화막 상에 제2 HDPCVD 산화막을 형성하는 공정과, 상기 제2 HDPCVD 산화막과 SH 산화막 및 제1 HDPCVD 산화막을 순차적으로 CMP 방법으로 연마하여 평탄화하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체소자의 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1e는 본 발명에 따른 반도체소자의 제조공정도이다.
먼저, 도1a에 도시되어 있는 바와 같은 소정의 하부 구조물(12), 예를들어 MOS FET나 캐패시터 및 바트선등이 형성되어있는 반도체기판(10)상에 제1HDPCVD 산화막(14)을 3000∼5000Å 정도 두께로 형성하여 갭을 체우고, 국부적인 평탄화를 실시하되, SiH420∼200sccm, O250∼400sccm, Ar 300∼700sccm, 압력은 0.1∼50mTorr, 파워는 2000∼5000/1000∼4000(LF/HF), 200∼500℃의 조건에서 형성한다. 여기서 상기 제1 HDPCVD 산화막(14)이 저유전율을 필요로하는 박막인 경우에는 불순를 함유하는 HDPCVD 산화막을 형성할 수 있으며, 불소함유 HDPCVD 산화막은 SiH410∼100sccm, SiF410∼100sccm, O250∼400sccm, Ar 300∼700sccm, 압력은 0.1∼50mTorr, 파워는 2000∼5000/1000∼4000(LF/HF), 200∼500℃의 조건에서 형성한다. (도 1b 참조).
그다음 상기 반도체기판(10)을 HDPCVD 챔버에서 진공을 유지한 상태로 CVD 챔버로 옴겨 제1HDPCVD 산화막(14) 상에 우수한 광역 평탄화 특성을 가지는 SH산화막(16)을 3000∼5000Å 정도 두께를 SiH450∼300sccm, H2O20.2∼5g/분, 압력은 0.1∼10Torr, -30∼ -0℃ 정도의 온도에서 형성한다. 여기서 상기 SH 산화막(16)을 형성한후에 가스의 흐름없이 20∼100초 정도 챔버내에 유지시키면 수분이 제거되고, 평탄화가 이루어진다. (도 1c 참조).
그후, 상기 SH 산화막(16)의 크랙을 방지하기 위하여 SH 산화막(16)상에 제2 HDPCVD 산화막(18)을 500∼2000Å 정도 두께로 상기 제1HDPCVD 산화막(14)이 형성되는 조건 및 챔버에서 형성한다. (도 1d 참조).
그다음 상기 SH 산화막(16)의 막질을 치밀하게 하기 위한 열처리를 200∼500℃ 정도의 온도에서 30분∼1시간 정도 실시하고, CMP 방법으로 상기 제2 HDPCVD 산화막(18)과 SH 산화막 및 제1HDPCVD 산화막(14)의 일부 두께를 연마하여 평탄화시킨다. (도 1e 참조).
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법은 하부 구조물을 구비하는 반도체기판의 평탄화를 위하여 반도체기판상에 갭필링 특성이 우수한 HDPCVD 산화막을 형성하고, 그 상부에 광역 평탄화 특성이 우수한 SH 산화막을 형성한 후, CMP 방법으로 연마하여 평탄화된 표면을 가지도록 하였으므로, 공정이 간단하고, 장비의 수가 감소되며, 기판의 오염이 방지되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (10)

  1. 소정의 하부 구조물이 형성되어있는 반도체기판상에 제1 HDPCVD 산화막을 형성하는 공정과, 상기 제1 HDPCVD 산화막상에 SH 산화막을 형성하는 공정과, 상기 SH 산화막 상에 제2 HDPCVD 산화막을 형성하는 공정과, 상기 제2 HDPCVD 산화막과 SH 산화막 및 제1 HDPCVD 산화막을 순차적으로 CMP 방법으로 연마하여 평탄화하는 공정을 구비하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서, 상기 제1 HDPCVD 산화막을 3000∼5000Å 두께로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서, 상기 제1HDPCVD 산화막을 SiH420∼200sccm, O250∼400sccm, Ar 300∼700sccm, 압력은 0.1∼50mTorr, 파워는 2000∼5000/1000∼4000(LF/HF), 200∼500℃의 조건에서 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서, 상기 제1 HDPCVD 산화막에 불소를 포함하도록 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  5. 제 4 항에 있어서, 상기 불소를 함유하는 HDPCVD 산화막은 SiH410∼100sccm, SiF410∼100sccm, O250∼400sccm, Ar 300∼700sccm, 압력은 0.1∼50mTorr, 파워는 2000∼5000/1000∼4000(LF/HF), 200∼500℃의 조건에서 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  6. 제 1 항에 있어서, 상기 SH 산화막을 3000∼5000Å 두께로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  7. 제 1 항에 있어서, 상기 SH 산화막을 SiH450∼300sccm, H2O20.2∼5g/분, 압력은 0.1∼10Torr, -30∼ -0℃ 에서 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  8. 제 1 항에 있어서, 상기 SH 산화막 형성후 가스의 흐름없이 20∼100초 정도 챔버내에 유지시켜 SH 산화막내부의 수분을 제거하고 평탄화 되도록하는 공정을 구비하는 반도체소자의 제조방법.
  9. 제 1 항에 있어서, 상기 제2HDPCVD 산화막은 500∼2000Å 두께로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  10. 제 1 항에 있어서, 상기 제2HDPCVD 산화막 형성후 SH 산화막의 막질을 치밀하게 하기위하여 200∼500℃에서 30분∼1시간 열처리하는 것을 특징으로하는 반도체소자의 제조방법.
KR1019970030261A 1997-06-30 1997-06-30 반도체소자의제조방법 KR100447259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030261A KR100447259B1 (ko) 1997-06-30 1997-06-30 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030261A KR100447259B1 (ko) 1997-06-30 1997-06-30 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR19990006039A true KR19990006039A (ko) 1999-01-25
KR100447259B1 KR100447259B1 (ko) 2004-11-03

Family

ID=37362453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030261A KR100447259B1 (ko) 1997-06-30 1997-06-30 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100447259B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617621B1 (ko) * 2001-08-09 2006-09-01 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216537A (ja) * 1988-02-25 1989-08-30 Nec Corp 半導体装置の製造方法
JPH02277238A (ja) * 1989-04-18 1990-11-13 Sony Corp 薄膜の形成方法
JPH0513407A (ja) * 1991-03-07 1993-01-22 Nec Corp 半導体装置およびその製造方法
JP3168629B2 (ja) * 1991-10-21 2001-05-21 日本電気株式会社 半導体装置の製造方法
JPH09106985A (ja) * 1995-10-12 1997-04-22 Sony Corp 平坦化層間絶縁膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617621B1 (ko) * 2001-08-09 2006-09-01 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치의 제조방법

Also Published As

Publication number Publication date
KR100447259B1 (ko) 2004-11-03

Similar Documents

Publication Publication Date Title
US5665635A (en) Method for forming field oxide film in semiconductor device
US6962869B1 (en) SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US6221775B1 (en) Combined chemical mechanical polishing and reactive ion etching process
US7622380B1 (en) Method of improving adhesion between two dielectric films
US6605863B2 (en) Low k film application for interlevel dielectric and method of cleaning etched features
US6235633B1 (en) Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process
KR100529663B1 (ko) 반도체 장치 및 그 제조 방법
TWI321346B (en) Method of forming metal line in semiconductor device
US6645863B2 (en) Method of manufacturing semiconductor device and semiconductor device
US5472825A (en) Metal interconnect fabrication with dual plasma silicon dioxide deposition and etchback
JP2000223573A (ja) 平坦なレベル間誘電体層を有する集積回路素子
US6734101B1 (en) Solution to the problem of copper hillocks
JP3601988B2 (ja) 絶縁膜の形成方法
JP2001118928A (ja) 集積回路の製造方法
KR100447259B1 (ko) 반도체소자의제조방법
KR20070054932A (ko) 반도체 소자의 제조방법
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
JP3129251B2 (ja) コンタクトプラグ形成方法
KR19980077341A (ko) 반도체소자의 소자분리막 형성방법
KR100623595B1 (ko) 반도체 소자의 층간절연막 평탄화 방법
KR100414564B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
KR19980029383A (ko) 반도체 소자의 제조 방법
KR100513367B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee