KR100414564B1 - 반도체 소자의 콘택 플러그 형성 방법 - Google Patents
반도체 소자의 콘택 플러그 형성 방법 Download PDFInfo
- Publication number
- KR100414564B1 KR100414564B1 KR10-2001-0038435A KR20010038435A KR100414564B1 KR 100414564 B1 KR100414564 B1 KR 100414564B1 KR 20010038435 A KR20010038435 A KR 20010038435A KR 100414564 B1 KR100414564 B1 KR 100414564B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon thin
- forming
- thin film
- contact plug
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 71
- 239000010703 silicon Substances 0.000 claims abstract description 71
- 239000010409 thin film Substances 0.000 claims abstract description 68
- 239000010408 film Substances 0.000 claims abstract description 41
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 230000008021 deposition Effects 0.000 claims abstract description 20
- 238000004140 cleaning Methods 0.000 claims abstract description 16
- 238000011065 in-situ storage Methods 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005108 dry cleaning Methods 0.000 claims description 4
- 238000011066 ex-situ storage Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 실리콘 박막을 증착시켜 콘택 플러그를 형성하는 과정에서, 세정 기능을 갖는 증착 장비와 우수한 균일성 및 스텝 커버리지 특성을 갖는 증착 장비에서 연속적으로 실리콘 박막을 증착하는 2단계 증착 공정을 통해 자연 산화막을 제거한 후 인-시투로 실리콘 박막을 증착함으로써 콘택 저항을 줄이고, 심이나 보이드가 없는 콘택 플러그를 형성하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성 방법이 개시된다.
Description
본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 특히 실리콘 박막을 증착시켜 콘택 플러그를 형성하는 반도체 소자의 콘택 플러그 형성 방법에 관한 것이다.
최근 들어, 반도체 소자의 집적도가 향상됨에 따라 콘택 플러그의 사이즈가 감소되어, 종래에 사용되어온 실리콘 플러그(Silicon Plug)의 접촉 저항이 증가된다. 특히, 콘택 플러그 계면에 형성된 산화물(Oxide) 성분은 다결정 실리콘 플러그의 접촉저항(Contact resistance)을 증가시키는 원인 중의 하나이다. 따라서, 다결정 실리콘 플러그의 저항을 낮추기 위하여 산화물 성분을 제거하기 위한 세정(Cleaning) 공정을 실시한다.
그러나, 익스-시투 세정(Ex-situ cleaning) 방법으로 반도체 기판을 세정하여 산화막 성분의 층을 제거할 경우 세정(Cleaning) 이후에 반도체 기판이 증착 장비로 이동하는 동안 자연 산화막(Native oxide)이 형성된다. 이 때문에, 플러그 계면의 산화막 성분을 완벽하게 제거할 수 없다. 따라서, 자연 산화막이 존재하는 상태에서 콘택 사이즈가 줄어든다면, 콘택 저항은 더욱 더 증가하게 된다. 자연 산화막이 생성되는 것을 최대한 억제하기 위해서는 인-시투 세정을 실시해야 한다.
종래의 폴리실리콘 플러그(Poly silicon Plug) 공정은 대부분 튜브 타입(Tube type) 증착 장비에서 실시되거나, 싱글 웨이퍼 타입(Single wafer type)의 증착 장비에서 실시된다.
튜브 타입(Tube type)의 증착 장비에서 실리콘 박막을 증착하여 콘택 플러그를 형성할 경우 실리콘 박막의 스텝 커버리지(Step coverage) 특성은 우수하나, 장비 구조상 인-시투 세정(In-situ cleaning)을 실시할 수 없다. 따라서, 익스-시투로 세정 공정을 실시한 후 실리콘 박막을 증착해야 하는데, 실리콘 박막을 증착하기 위하여 튜브 타입(Tube type)의 증착 장비로 웨이퍼가 이동하는 과정에서 자연 산화막이 형성되어 콘택 저항을 증가시킨다.
싱글 웨이퍼 타입(Single wafer type)의 증착 장비는 세정 기능이 있으므로, 세정 공정(In-situ cleaning)을 실시한 후 인-시투로 실리콘 박막을 증착하여 자연 산화막이 발생되는 것을 방지할 수 있다. 그러나, 싱글 웨이퍼 타입의 실리콘 증착 장비에서 콘택 플러그를 형성할 경우 장비 내에서 수소 베이크(Hydrogen bake)나 RTP 세정(Cleaning) 등을 실시하여 콘택 플러그 계면의 자연 산화막(Native oxide)을 제거할 수 있으나, 튜브 타입 실리콘 증착 장비에 비하여 균일성(Uniformity)과 스텝 커버리지(Step coverage) 특성이 저하되는 문제점이 있다. 실리콘 박막의 균일성 및 스텝 커버리지 특성이 저하되면, 실리콘 박막 내부에 보이드(Void)나 심(Seam)이 발생되어 평탄화 특성이 저하된다. 또한, 평탄화를 위한 화학적 기계적 연마를 실시하면, 보이드에 오염물이 잔류하여 공정의 신뢰성 및 소자의 전기적 특성을 저하시키는 문제점이 발생된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 세정 기능을 갖는 증착 장비와 우수한 균일성 및 스텝 커버리지 특성을 갖는 2개의 서로 다른 증착 장비에서 연속적으로 실리콘 박막을 증착하는 2단계 증착 공정을 통해 자연 산화막을 제거한 후 인-시투로 실리콘 박막을 증착함으로써 콘택 저항을 줄이고, 심이나 보이드가 없는 콘택 플러그를 형성하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 접합 영역
13 : 층간 절연막 14 : 콘택홀
15 : 자연 산화막 16a : 제 1 실리콘 박막
16b : 제 2 실리콘 박막 16 : 콘택 플러그
본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성한 후 층간 절연막의 소정 영역을 식각하여 반도체 기판의 접합 영역이 노출되는 콘택홀을 형성하는 단계, 접합 영역의 표면에 형성된 자연 산화막을 제거하는 단계, 콘택홀을 포함한 전체 상부에 제 1 농도의 제 1 실리콘 박막을 형성하는 단계 및 제 1 실리콘 박막 상에 제 1 농도보다 높은 제 2 농도의 제 2 실리콘 박막을 형성하여 제 1 및 제 2 실리콘 박막으로 이루어지는 콘택 플러그를 형성하는 단계로 이루어지는 것을 특징으로 한다.
콘택홀을 형성한 후에는 자연 산화막을 제거하기 전에 NF3및 O2분위기에서 익스-시투로 플라즈마 건식 세정을 실시하여 식각 손상층 및 식각 잔류물을 제거할 수도 있다.
자연 산화막은 1 내지 200Torr의 압력과 800 내지 900℃의 온도에서 5 내지 150slm의 수소를 공급하면서 1 내지 5분 동안 수소 베이크를 실시하여 제거하거나, 수소 분위기에서 온도가 900 내지 950℃까지 상승하며 온도 상승률 및 하강률이 10 내지 100℃/sec인 급속 열처리를 실시하여 제거한다. 이때, 자연 산화막은 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 제거한다.
제 1 실리콘 박막은 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 인-시투로 형성되며, 제 1 실리콘 박막은 비정질 실리콘막으로 형성된다. 제 1 실리콘 박막은 SiH4가스, H2가스 및 H2에 약 1%의 PH3가 혼합된 혼합 가스를 공급하면서 5 내지 50Torr의 압력과 550 내지 650℃의 온도에서 증착되며, SiH4의 유량은 50 내지 300sccm이고, 상기 H2의 유량은 500 내지 10000sccm이며, 상기 혼합 가스의 유량은 10 내지 50sccm이다. 상기의 공정에 의해 제 1 실리콘 박막은 40 내지 400Å의 두께로 형성되며, 제 1 농도는 1E19 내지 5E19atoms/cc이 되도록 제 1 실리콘 박막을 증착한다.
제 2 실리콘 박막은 튜브 타입의 화학 기상 증착 장비에서 형성되며, 비정질 실리콘막으로 형성된다. 특히, 제 2 실리콘 박막은 상기 제 1 실리콘 박막을 형성한 후 시간 지연 없이 형성되어 자연 산화막의 형성이 형성되는 것을 최소화한다. 제 2 실리콘 박막은 SiH4가스, H2가스 및 H2에 약 1%의 PH3가 혼합된 혼합 가스를 공급하면서 0.1 내지 1Torr의 압력과 510 내지 610℃의 온도에서 증착되며, SiH4의 유량은 200 내지 2000sccm이고, 상기 H2의 유량은 500 내지 5000sccm이며, 상기 혼합 가스의 유량은 100 내지 1000sccm이다. 이때, 제 2 실리콘 박막의 증착 속도는 약 50Å/min 이하로 유지하며, 제 2 농도는 1E20 내지 1e21 atoms/cc이 되도록 제 2 실리콘 박막을 증착한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위하여 접합 영역(12)을 포함하는 여러 요소가 형성된 반도체 기판(11) 상에 층간 절연막(13)을 형성한 후 층간 절연막(13)의 소정 영역을 식각하여 반도체 기판(11)의 접합 영역(12)이 노출되는 콘택홀(14)을 형성한다.
콘택홀(14)이 형성되면서 노출된 접합 영역(12)의 표면에는 자연 산화막(15)이 형성된다. 식각 잔류물 및 식각 손상층은 소자의 누설 전류 특성을 저하시키며, 자연 산화막(15)은 콘택 저항을 증가시켜 소자의 전기적 특성을 저하시키는 요인이 된다.
도 1b를 참조하면, 수소 베이크나 급속 열처리를 실시하여 접합 영역(12) 상부 표면의 자연 산화막을 제거한다. 자연 산화막은 싱글 웨이퍼 타입의 화학 기상 증착 장비(Single wafer type chemical vapor deposition chamber)에서 제거한다.
자연 산화막을 제거하기 위한 수소 베이크는 1 내지 200Torr의 압력과 800 내지 900℃의 온도에서 5 내지 150slm의 수소를 공급하면서 1 내지 5분 동안 실시한다. 또한, 자연 산화막을 급속 열처리로 제거할 경우 급속 열처리는 수소 분위기에서 10 내지 100℃/sec의 온도 상승률 및 하강률로 900 내지 950℃까지 상승시켜실시한다.
자연 산화막을 제거하기 전에, 층간 절연막(13)의 소정 영역을 식각하여 콘택홀(14)을 형성하는 과정에서 발생된 식각 잔류물이나 식각 손상층(도시되지 않음)을 제거할 수 있다. 식각 잔류물이나 식각 손상층은 플라즈마 건식 세정으로 제거하며, 플라즈마 건식 세정은 NF3및 O2분위기에서 실시된다.
도 1c를 참조하면, 콘택홀(14)을 포함한 전체 상부에 제 1 농도의 제 1 실리콘 박막(16a)을 증착한다.
제 1 실리콘 박막(16a)은 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 인-시투(In-Situ)로 증착된다. 제 1 실리콘 박막(16a)은 40 내지 400Å의 두께로 증착되며, 비정질 실리콘막으로도 형성으로 형성할 수 있다.
제 1 실리콘 박막(16a)은 SiH4가스, H2가스 및 H2에 약 1%의 PH3가 혼합된 혼합 가스를 공급하면서 5 내지 50Torr의 압력과 550 내지 650℃의 온도에서 증착되며, 이때 SiH4의 유량은 50 내지 300sccm이고, H2의 유량은 500 내지 10000sccm이며, 혼합 가스의 유량은 10 내지 50sccm이다.
상기의 조건에 의해, 제 1 실리콘 박막(16a)의 제 1 농도는 1E19 내지 5E19atoms/cc가 되도록 증착한다.
제 1 실리콘 박막(16a)을 저농도로 얇게 증착하는 이유는 접합 영역(12)의 세정(Cleaning) 상태를 보호하고, 후속 열공정에 따른 열 부담(Thermal budget)에 의해 접합 영역(12)에 도핑된 불순물(Phosphorus)이 아웃 디퓨전(Out-diffusion)되는 것을 방지하기 위해서이다.
일반적으로, 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 증착된 막은 기타 다른 장비에서 증착된 막에 비하여 균일성(Uniformity) 및 스텝 커버리지(Step coverage) 특성이 저하되는 문제점이 있다. 그러나, 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 증착된 제 1 실리콘 박막(16a)은 40 내지 400Å 정도의 얇은 두께로 형성되므로 이러한 영향을 받지 않는다. 오히려, 싱글 웨이퍼 타입의 화학 기상 증착 장비는 세정 기능이 있기 때문에, 세정 공정을 실시한 후 인-시투로 제 1 실리콘 박막(16a)을 증착할 수 있어 제 1 실리콘 박막(16a)과 접합 영역(12)의 계면에 자연 산화막이 발생되는 것을 방지할 수 있다. 따라서, 자연 산화막에 의해 콘택 저항이 증가되는 것을 방지할 수 있다.
도 1d를 참조하면, 콘택홀(14)이 완전히 매립되도록 전체 상부에 제 2 농도의 제 2 실리콘 박막(16b)을 형성한다. 이로써, 제 1 및 제 2 실리콘 박막(16a 및 16b)으로 이루어진 콘택 플러그(16)가 형성된다. 제 2 실리콘 박막(16b)은 비정질 실리콘막으로 형성할 수 있다. 제 2 실리콘 박막(16b)은 튜브 타입의 화학 기상 증착 장비(Tube type chemical vapor deposition)에서 형성한다.
제 2 실리콘 박막(16b)은 SiH4가스, H2가스 및 H2에 약 1%의 PH3가 혼합된 혼합 가스를 공급하면서 0.1 내지 1Torr의 압력과 510 내지 610℃의 온도에서 증착되며, SiH4의 유량은 200 내지 2000sccm이고, H2의 유량은 500 내지 5000sccm이며, 혼합 가스의 유량은 100 내지 1000sccm이다. 이때, 제 2 실리콘 박막(115b)의 증착속도는 약 50Å/min 이하로 유지한다.
상기의 조건에 의해, 제 2 실리콘 박막(16b)의 제 2 농도는 1E20 내지 1E21 atoms/cc가 되도록 증착한다.
상기에서, 제 2 실리콘 박막(16b)을 튜브 타입의 화학 기상 증착 장비에서 형성함으로써, 스텝 커버리지 특성을 향상시켜 높은 종횡비(High aspect ration)를 갖는 콘택홀에서도 심(Seam)이나 보이드(Void)가 발생되지 않도록 형성할 수 있다. 제 2 실리콘 박막(16b)은 제 1 실리콘 박막(16a)을 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 형성한 후 튜브 타입의 화학 기상 증착 장비로 옮겨져 형성되는데, 제 1 실리콘 박막(16)을 형성한 후 시간 지연 없이 제 2 실리콘 박막(16b)을 형성하여 자연 산화막이 형성되는 것을 최대한 억제한다. 이렇게, 시간 지연 없이 제 2 실리콘 박막(16b)을 형성하는 과정에서도 자연 산화막이 발생될 수 있지만, 후속 열처리(Thermal treatment)에 의해 계면의 연속성이 깨지므로 콘택 저항을 증가시키지는 않는다.
이후, 소정의 평탄화 공정으로 통해 층간 절연막(13) 상부의 제 1 및 제 2 실리콘 박막(16a 및 16b)을 제거(도시되지 않음)하여 각각의 플러그를 전기적으로 독립시킨다.
상술한 바와 같이, 본 발명은 서로 다른 특성을 가진 2개의 증착 장비에서 연속적으로 실리콘 박막을 증착하는 2단계 증착 공정을 통해 콘택 플러그를 형성함으로써, 2단계 증착 공정을 기존의 증착 장비에 그대로 적용하여 자연 산화막을 제거한 후 인-시투로 실리콘 박막을 증착하여 콘택 저항을 줄이고, 접합 영역의 불순물이 아웃 디퓨젼되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시키는 효과가 있다.
Claims (18)
- 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성한 후 상기 층간 절연막의 소정 영역을 식각하여 상기 반도체 기판의 접합 영역이 노출되는 콘택홀을 형성하는 단계;상기 접합 영역의 표면에 형성된 자연 산화막을 세정 공정이 가능한 증착 장비에서 제거하는 단계;상기 증착 장비에서 상기 콘택홀을 포함한 전체 상부에 제 1 농도의 제 1 실리콘 박막을 인-시투로 형성하는 단계; 및상기 제 1 실리콘 박막 상에 상기 제 1 농도보다 높은 제 2 농도의 제 2 실리콘 박막을 형성하여 상기 제 1 및 제 2 실리콘 박막으로 이루어지는 콘택 플러그를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 콘택홀을 형성한 후 NF3및 O2분위기에서 익스-시투로 플라즈마 건식 세정을 실시하여 식각 손상층 및 식각 잔류물을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 자연 산화막은 1 내지 200Torr의 압력과 800 내지 900℃의 온도에서 5 내지 150slm의 수소를 공급하면서 1 내지 5분 동안 수소 베이크를 실시하여 제거하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 자연 산화막은 수소 분위기에서 온도가 900 내지 950℃까지 상승하며, 온도 상승률 및 하강률이 10 내지 100℃/sec인 급속 열처리를 실시하여 제거하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 증착 장비는 싱글 웨이퍼 타입의 화학 기상 증착 장비인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 제 1 실리콘 박막은 비정질 실리콘막으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 1 실리콘 박막은 40 내지 400Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 1 실리콘 박막은 SiH4가스, H2가스 및 H2에 약 1%의 PH3가 혼합된 혼합 가스를 공급하면서 5 내지 50Torr의 압력과 550 내지 650℃의 온도에서 증착되는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 9 항에 있어서,상기 SiH4의 유량은 50 내지 300sccm이고, 상기 H2의 유량은 500 내지 10000sccm이며, 상기 혼합 가스의 유량은 10 내지 50sccm인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 1 농도는 1E19 내지 5E19atoms/cc인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 2 실리콘 박막은 튜브 타입의 화학 기상 증착 장비에서 형성되는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 2 실리콘 박막은 비정질 실리콘막으로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 2 실리콘 박막은 상기 제 1 실리콘 박막을 형성한 후 시간 지연 없이 형성되어 자연 산화막의 형성을 최소화하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 2 실리콘 박막의 증착 속도는 약 50Å/min 이하인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 2 실리콘 박막은 SiH4가스, H2가스 및 H2에 약 1%의 PH3가 혼합된 혼합 가스를 공급하면서 0.1 내지 1Torr의 압력과 510 내지 610℃의 온도에서 증착되는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 16 항에 있어서,상기 SiH4의 유량은 200 내지 2000sccm이고, 상기 H2의 유량은 500 내지 5000sccm이며, 상기 혼합 가스의 유량은 100 내지 1000sccm인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
- 제 1 항에 있어서,상기 제 2 농도는 1E20 내지 1E21 atoms/cc인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038435A KR100414564B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 콘택 플러그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038435A KR100414564B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 콘택 플러그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002735A KR20030002735A (ko) | 2003-01-09 |
| KR100414564B1 true KR100414564B1 (ko) | 2004-01-07 |
Family
ID=27712429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038435A KR100414564B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 콘택 플러그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100414564B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235511A (ja) * | 1994-02-22 | 1995-09-05 | Sony Corp | 半導体装置のポリシリコンプラグ形成方法 |
| JPH08330423A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
| US5759905A (en) * | 1995-12-29 | 1998-06-02 | Micron Technology, Inc. | Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening |
| JPH10284435A (ja) * | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | 半導体装置の製造方法及び製造装置 |
| KR19990005872A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 콘택홀 매립 방법 |
| KR19990086741A (ko) * | 1998-05-29 | 1999-12-15 | 윤종용 | 반도체 장치의 콘택홀 세정 방법 |
-
2001
- 2001-06-29 KR KR10-2001-0038435A patent/KR100414564B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235511A (ja) * | 1994-02-22 | 1995-09-05 | Sony Corp | 半導体装置のポリシリコンプラグ形成方法 |
| JPH08330423A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
| US5759905A (en) * | 1995-12-29 | 1998-06-02 | Micron Technology, Inc. | Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening |
| JPH10284435A (ja) * | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | 半導体装置の製造方法及び製造装置 |
| KR19990005872A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 콘택홀 매립 방법 |
| KR19990086741A (ko) * | 1998-05-29 | 1999-12-15 | 윤종용 | 반도체 장치의 콘택홀 세정 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002735A (ko) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100446316B1 (ko) | 반도체장치의 콘택플러그 형성 방법 | |
| TWI321346B (en) | Method of forming metal line in semiconductor device | |
| KR20020083770A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100518228B1 (ko) | 반도체 소자의 제조방법 | |
| KR100523618B1 (ko) | 반도체 장치의 콘택트 홀 형성 방법 | |
| US20070022941A1 (en) | Method of forming a layer and method of manufacturing a semiconductor device using the same | |
| US6124178A (en) | Method of manufacturing MOSFET devices | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| KR100414564B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR100412195B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| CN109755175B (zh) | 互连结构及其形成方法 | |
| KR100603703B1 (ko) | 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법 | |
| KR100376258B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100414947B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR100827521B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR20030078548A (ko) | 반도체장치의 콘택플러그 형성 방법 | |
| KR100670670B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR100291439B1 (ko) | 반도체소자의제조방법 | |
| KR100447259B1 (ko) | 반도체소자의제조방법 | |
| US20020009893A1 (en) | Method of forming a conductor in a fluoride silicate glass (FSG) layer | |
| KR100415542B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| GB2307341A (en) | Method of forming a tungsten plug of a semiconductor device. | |
| KR100458295B1 (ko) | 반도체소자의콘택플러그형성방법 | |
| KR20050069074A (ko) | 반도체 소자의 제조 방법 | |
| KR100484251B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |