JPH07235511A - 半導体装置のポリシリコンプラグ形成方法 - Google Patents
半導体装置のポリシリコンプラグ形成方法Info
- Publication number
- JPH07235511A JPH07235511A JP4657094A JP4657094A JPH07235511A JP H07235511 A JPH07235511 A JP H07235511A JP 4657094 A JP4657094 A JP 4657094A JP 4657094 A JP4657094 A JP 4657094A JP H07235511 A JPH07235511 A JP H07235511A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- contact hole
- thin film
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホールの形状を肥大化させること
なく、コンタクト抵抗の低いポリシリコンプラグを形成
し、工程数を増加させずに半導体装置の高集積・高密度
化が可能となる半導体装置のポリシリコンプラグ形成方
法を提供する。 【構成】 コンタクトホール１３を有するウェハ１２に
ポリシリコン薄膜１４を成膜する（図１（ｂ））。次
に、コンタクトホール１３の壁面上に成膜されたポリシ
リコン薄膜１５にライトエッチ液を浸透させてコンタク
面の自然酸化膜を除去する（図１（ｃ））。そして、ラ
イトエッチングしたコンタクトホール１３にポリシリコ
ンを堆積した後、熱処理、エッチバック処理を行い、ポ
リシリコンプラグを形成する。
なく、コンタクト抵抗の低いポリシリコンプラグを形成
し、工程数を増加させずに半導体装置の高集積・高密度
化が可能となる半導体装置のポリシリコンプラグ形成方
法を提供する。 【構成】 コンタクトホール１３を有するウェハ１２に
ポリシリコン薄膜１４を成膜する（図１（ｂ））。次
に、コンタクトホール１３の壁面上に成膜されたポリシ
リコン薄膜１５にライトエッチ液を浸透させてコンタク
面の自然酸化膜を除去する（図１（ｃ））。そして、ラ
イトエッチングしたコンタクトホール１３にポリシリコ
ンを堆積した後、熱処理、エッチバック処理を行い、ポ
リシリコンプラグを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のポリシリ
コンプラグ形成方法に係り、特にコンタクトホールの径
の肥大化とポリシリコンの埋め込み不良を防止し、かつ
処理工程数を増加させずにコンタクト抵抗の低いポリシ
リコンプラグを形成することができる半導体装置のポリ
シリコンプラグ形成方法に関する。
コンプラグ形成方法に係り、特にコンタクトホールの径
の肥大化とポリシリコンの埋め込み不良を防止し、かつ
処理工程数を増加させずにコンタクト抵抗の低いポリシ
リコンプラグを形成することができる半導体装置のポリ
シリコンプラグ形成方法に関する。
【０００２】
【従来の技術】半導体装置においては、高いアスペクト
比を持つコンタクトホールに配線用プラグを形成するに
当たり、ポリシリコンプラグを使用することが多い。と
ころで、近年、半導体装置の高集積・高密度化が要望さ
れており、そのため回路動作の低電力・高速化、及び集
積回路の微細化を図る必要があるので、ポリシリコンプ
ラグ形成工程においても、それらの要求を満足させるこ
とが重要である。
比を持つコンタクトホールに配線用プラグを形成するに
当たり、ポリシリコンプラグを使用することが多い。と
ころで、近年、半導体装置の高集積・高密度化が要望さ
れており、そのため回路動作の低電力・高速化、及び集
積回路の微細化を図る必要があるので、ポリシリコンプ
ラグ形成工程においても、それらの要求を満足させるこ
とが重要である。
【０００３】従来の半導体装置のポリシリコンプラグ形
成方法では、例えば、ＰＳＧ（Ｐ2Ｏ5を含むＳiＯ2）や
ＢＰＳＧ（Ｐ2Ｏ5とＢ2Ｏ3を含むＳiＯ2）の層間膜を堆
積させたウェハにコンタクトホールを形成した後、フッ
化水素（ＨＦ）を主成分とするライトエッチング液でコ
ンタクト面の自然酸化膜を除去し、コンタクト抵抗を低
減させて回路動作の低電力・高速化を図っている。
成方法では、例えば、ＰＳＧ（Ｐ2Ｏ5を含むＳiＯ2）や
ＢＰＳＧ（Ｐ2Ｏ5とＢ2Ｏ3を含むＳiＯ2）の層間膜を堆
積させたウェハにコンタクトホールを形成した後、フッ
化水素（ＨＦ）を主成分とするライトエッチング液でコ
ンタクト面の自然酸化膜を除去し、コンタクト抵抗を低
減させて回路動作の低電力・高速化を図っている。
【０００４】
【発明が解決しようとする課題】ところで、上記した従
来の半導体装置のポリシリコンプラグ形成方法には、コ
ンタクト面の自然酸化膜を除去する際、コンタクトホー
ル壁自体をもエッチングし、コンタクトホールのサイズ
を肥大化させ、微細化の要求に応えられないという問題
がある。また、ＨＦによるエッチングレートが領域によ
って異なるため、図３に示すようにコンタクトホール２
をビア樽状に変形させることがしばしばある。図３に示
すようにビア樽状に変形したコンタクトホール２にポリ
シリコン３を埋め込むと、図４に示すようにポリシリコ
ンプラグの形成部内にボイド又は巣４が存在する等の欠
陥を有する不良半導体装置となり、製品歩留りを低下さ
せるという問題がある。
来の半導体装置のポリシリコンプラグ形成方法には、コ
ンタクト面の自然酸化膜を除去する際、コンタクトホー
ル壁自体をもエッチングし、コンタクトホールのサイズ
を肥大化させ、微細化の要求に応えられないという問題
がある。また、ＨＦによるエッチングレートが領域によ
って異なるため、図３に示すようにコンタクトホール２
をビア樽状に変形させることがしばしばある。図３に示
すようにビア樽状に変形したコンタクトホール２にポリ
シリコン３を埋め込むと、図４に示すようにポリシリコ
ンプラグの形成部内にボイド又は巣４が存在する等の欠
陥を有する不良半導体装置となり、製品歩留りを低下さ
せるという問題がある。
【０００５】なお、図３は自然酸化膜をライトエッチン
グした後のコンタクトホールの形状を、図４はビア樽状
に変形したコンタクトホールにポリシリコンを堆積させ
た状態を、それぞれ示している。図３中１ａはリフロー
により不純物がアウトディフージョンした領域、１ｂは
不純物の通常濃度領域である。
グした後のコンタクトホールの形状を、図４はビア樽状
に変形したコンタクトホールにポリシリコンを堆積させ
た状態を、それぞれ示している。図３中１ａはリフロー
により不純物がアウトディフージョンした領域、１ｂは
不純物の通常濃度領域である。
【０００６】従って、半導体装置のポリシリコンプラグ
形成方法には、コンタクト抵抗の低減化とコンタクトホ
ールの微細化との間においてトレードオフの関係があ
る。即ち、コンタクト抵抗の低いポリシリコンプラグを
形成するには、ライトエッチングを十分に行ってコンタ
クト面の自然酸化膜を除去する必要がある。これに対
し、ライトエッチング処理は、コンタクトホール２のサ
イズを肥大化させて半導体装置の微細化の妨げとなり、
また、図３に示すようにコンタクトホール２をビア樽状
に変形させてポリシリコン３の埋め込み不良を起こす原
因となる。
形成方法には、コンタクト抵抗の低減化とコンタクトホ
ールの微細化との間においてトレードオフの関係があ
る。即ち、コンタクト抵抗の低いポリシリコンプラグを
形成するには、ライトエッチングを十分に行ってコンタ
クト面の自然酸化膜を除去する必要がある。これに対
し、ライトエッチング処理は、コンタクトホール２のサ
イズを肥大化させて半導体装置の微細化の妨げとなり、
また、図３に示すようにコンタクトホール２をビア樽状
に変形させてポリシリコン３の埋め込み不良を起こす原
因となる。
【０００７】一方、ポリシリコン３の埋め込み不良を阻
止することを目的として、コンタクトホール側壁にサイ
ドウォールを設けるポリシリコンプラグ形成方法もある
が、かかる形成方法ではサイドウォールを形成するため
のエッチバック処理が新たに必要となり、ポリシリコン
プラグの形成に要する工程数が増加するという問題が生
じる。
止することを目的として、コンタクトホール側壁にサイ
ドウォールを設けるポリシリコンプラグ形成方法もある
が、かかる形成方法ではサイドウォールを形成するため
のエッチバック処理が新たに必要となり、ポリシリコン
プラグの形成に要する工程数が増加するという問題が生
じる。
【０００８】本発明は、上記問題を解決するためになさ
れたもので、コンタクトホールの形状を肥大化させるこ
となく、コンタクト抵抗の低いポリシリコンプラグを形
成し、工程数を増加させずに半導体装置の高集積・高密
度化が可能となる半導体装置のポリシリコンプラグ形成
方法を提供することを目的とする。
れたもので、コンタクトホールの形状を肥大化させるこ
となく、コンタクト抵抗の低いポリシリコンプラグを形
成し、工程数を増加させずに半導体装置の高集積・高密
度化が可能となる半導体装置のポリシリコンプラグ形成
方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明に係る半導体装置のポリシリコンプ
ラグ形成方法は、コンタクトホール壁面上にポリシリコ
ン薄膜を成膜する工程と、前記コンタクトホール壁面上
のポリシリコン薄膜にライトエッチング液を浸透させて
コンタクト面の自然酸化膜を除去する工程とを含むこと
を特徴としている。本発明に係る方法で使用するライト
エッチング液は、シリコン等の表面にできる自然酸化膜
を除去する薬液であって、例えば、フッ化水素（ＨＦ）
を主成分にしたものをいう。また、本明細書でライトエ
ッチングとは、希フッ酸やＳＯ−１、ＳＯ−２の溶液で
エッチング処理することを意味する。更に、コンタクト
面の自然酸化膜を除去する工程は、ライトエッチング液
の濃度にもよるが、酸化膜を数nmエッチングする条件の
下で行う。
め、請求項１の発明に係る半導体装置のポリシリコンプ
ラグ形成方法は、コンタクトホール壁面上にポリシリコ
ン薄膜を成膜する工程と、前記コンタクトホール壁面上
のポリシリコン薄膜にライトエッチング液を浸透させて
コンタクト面の自然酸化膜を除去する工程とを含むこと
を特徴としている。本発明に係る方法で使用するライト
エッチング液は、シリコン等の表面にできる自然酸化膜
を除去する薬液であって、例えば、フッ化水素（ＨＦ）
を主成分にしたものをいう。また、本明細書でライトエ
ッチングとは、希フッ酸やＳＯ−１、ＳＯ−２の溶液で
エッチング処理することを意味する。更に、コンタクト
面の自然酸化膜を除去する工程は、ライトエッチング液
の濃度にもよるが、酸化膜を数nmエッチングする条件の
下で行う。
【００１０】請求項２の発明に係る半導体装置のポリシ
リコンプラグ形成方法は、前記コンタクトホール壁面上
にポリシリコン薄膜を成膜する工程が、通常よりも低い
成膜温度下でＣＶＤ法によって行われ、更に、コンタク
トホールにポリシリコンを埋め込んだ後にコンタクトホ
ールの前記ポリシリコン薄膜を熱処理でグレイン成長さ
せる工程を含むことを特徴としている。本発明に係る方
法で、ポリシリコン薄膜をグレイン成長させる熱処理
は、９００℃で２０分〜３０分程加熱する条件で行う。
リコンプラグ形成方法は、前記コンタクトホール壁面上
にポリシリコン薄膜を成膜する工程が、通常よりも低い
成膜温度下でＣＶＤ法によって行われ、更に、コンタク
トホールにポリシリコンを埋め込んだ後にコンタクトホ
ールの前記ポリシリコン薄膜を熱処理でグレイン成長さ
せる工程を含むことを特徴としている。本発明に係る方
法で、ポリシリコン薄膜をグレイン成長させる熱処理
は、９００℃で２０分〜３０分程加熱する条件で行う。
【００１１】本発明の望ましい実施態様では、コンタク
トホール壁面上に形成するポリシリコン薄膜の厚さを１
０nmから３０nmにすることを特徴とする。
トホール壁面上に形成するポリシリコン薄膜の厚さを１
０nmから３０nmにすることを特徴とする。
【００１２】
【作用】請求項１の発明では、コンタクト面の自然酸化
膜を除去するのに、ポリシリコン薄膜にライトエッチン
グ液を浸透させて行うので、ポリシリコン薄膜がコンタ
クトホール壁のエッチング保護膜となり、コンタクトホ
ール壁のエッチングを抑制し、自然酸化膜だけをエッチ
ングすることができる。従って、コンタクトホールの形
状がライトエッチングによってビア樽状に変化したり、
コンタクトホールの径が肥大するのを防ぐことができ
る。
膜を除去するのに、ポリシリコン薄膜にライトエッチン
グ液を浸透させて行うので、ポリシリコン薄膜がコンタ
クトホール壁のエッチング保護膜となり、コンタクトホ
ール壁のエッチングを抑制し、自然酸化膜だけをエッチ
ングすることができる。従って、コンタクトホールの形
状がライトエッチングによってビア樽状に変化したり、
コンタクトホールの径が肥大するのを防ぐことができ
る。
【００１３】また、コンタクトホールの形状に変化を与
えずにコンタクト面の自然酸化膜を除去できるので、コ
ンタクトホールの加工精度を高めることができ、集積回
路の微細化が可能となる。
えずにコンタクト面の自然酸化膜を除去できるので、コ
ンタクトホールの加工精度を高めることができ、集積回
路の微細化が可能となる。
【００１４】請求項２の発明では、コンタクトホールを
有するウェハ上に通常よりも低い温度下でポリシリコン
薄膜を形成するので、ライトエッチング処理の後に熱処
理を施すことによりコンタクトホール壁面上のポリシリ
コン薄膜をグレイン成長させることができる。従って、
グレイン成長の際にポリシリコンからポリシリコン薄膜
に不純物のドーピングが期待できるので、ポリシリコン
プラグのコンタクト抵抗を、更に、低減させることがで
きる。
有するウェハ上に通常よりも低い温度下でポリシリコン
薄膜を形成するので、ライトエッチング処理の後に熱処
理を施すことによりコンタクトホール壁面上のポリシリ
コン薄膜をグレイン成長させることができる。従って、
グレイン成長の際にポリシリコンからポリシリコン薄膜
に不純物のドーピングが期待できるので、ポリシリコン
プラグのコンタクト抵抗を、更に、低減させることがで
きる。
【００１５】また、本発明において、コンタクトホール
の壁面上に形成するポリシリコン薄膜の厚さを１０nmか
ら３０nmにすれば、コンタクト面の自然酸化膜にライト
エッチング液が十分に浸透するので、コンタクト面のラ
イトエッチを容易に行うことができる。
の壁面上に形成するポリシリコン薄膜の厚さを１０nmか
ら３０nmにすれば、コンタクト面の自然酸化膜にライト
エッチング液が十分に浸透するので、コンタクト面のラ
イトエッチを容易に行うことができる。
【００１６】
【実施例】以下、本発明の半導体装置のポリシリコンプ
ラグ形成方法の一実施例について図面を参照して説明す
る。図１及び図２は本実施例によるポリシリコンプラグ
形成工程を示した工程図である。
ラグ形成方法の一実施例について図面を参照して説明す
る。図１及び図２は本実施例によるポリシリコンプラグ
形成工程を示した工程図である。
【００１７】本実施例のポリシリコンプラグ形成工程
は、先ず、ＣＶＤ法を用いて絶縁膜となるＢＰＳＧ等の
層間膜１０を基板１１上に堆積させた後、反応性イオン
エッチング（ＲＩＥ）等によってウェハ１２にコンタク
トホール１３を形成する（図１（ａ））。
は、先ず、ＣＶＤ法を用いて絶縁膜となるＢＰＳＧ等の
層間膜１０を基板１１上に堆積させた後、反応性イオン
エッチング（ＲＩＥ）等によってウェハ１２にコンタク
トホール１３を形成する（図１（ａ））。
【００１８】続いて、減圧ＣＶＤ法を用い、例えば、圧
力２０〜２００Ｐa（１．５×１０-1〜１．５Ｔorr）の
チャンバー内に１００％ＳiＨ4を導入し、ウェハ１２に
ポリシリコンを堆積させて膜厚１０nmから３０nm程度の
ポリシリコン薄膜１４を成膜する（図１（ｂ））。この
とき、ポリシリコン薄膜１４を形成する成膜温度は、通
常温度６００〜６５０℃よりも低い５５０〜６００℃に
すると良い。なお、ポリシリコン薄膜１４を成膜する工
程のウェハ１２の洗浄は、ライトエッチング液を含まな
い、例えば、ＳＣ−１とＳＣ−２との混合溶液の洗浄で
良いが、特にアンモニア溶液と塩酸溶液との混合溶液に
よる洗浄が望ましい。
力２０〜２００Ｐa（１．５×１０-1〜１．５Ｔorr）の
チャンバー内に１００％ＳiＨ4を導入し、ウェハ１２に
ポリシリコンを堆積させて膜厚１０nmから３０nm程度の
ポリシリコン薄膜１４を成膜する（図１（ｂ））。この
とき、ポリシリコン薄膜１４を形成する成膜温度は、通
常温度６００〜６５０℃よりも低い５５０〜６００℃に
すると良い。なお、ポリシリコン薄膜１４を成膜する工
程のウェハ１２の洗浄は、ライトエッチング液を含まな
い、例えば、ＳＣ−１とＳＣ−２との混合溶液の洗浄で
良いが、特にアンモニア溶液と塩酸溶液との混合溶液に
よる洗浄が望ましい。
【００１９】また、図１（ｂ）のポリシリコン薄膜１４
の形成工程では、後の熱処理工程でグレイン成長させる
のに妨げとならない程度にポリシリコン薄膜１４に不純
物をドーピングする。なお、ポリシリコン薄膜１４に不
純物をドーピングする工程は省略しても良い。それは、
ポリシリコン薄膜１４が非常に薄いので、後の工程でコ
ンタクトホール１３にポリシリコン１６を埋め込む際に
そのポリシリコン１６から不純物のドーピングが期待で
きるからである。
の形成工程では、後の熱処理工程でグレイン成長させる
のに妨げとならない程度にポリシリコン薄膜１４に不純
物をドーピングする。なお、ポリシリコン薄膜１４に不
純物をドーピングする工程は省略しても良い。それは、
ポリシリコン薄膜１４が非常に薄いので、後の工程でコ
ンタクトホール１３にポリシリコン１６を埋め込む際に
そのポリシリコン１６から不純物のドーピングが期待で
きるからである。
【００２０】次に、コンタクトホール１３壁面上のポリ
シリコン薄膜１４にフッ化水素（ＨＦ）を主成分とした
ライトエッチング液を浸透させて、コンタクト面１５の
自然酸化膜を除去する（図１（ｃ））。このとき、ポリ
シリコン薄膜１４がコンタクトホール１３壁のエッチン
グ保護膜となるので、自然酸化膜だけをエッチングする
ことができる。従って、コンタクトホールの形状がライ
トエッチングによってビア樽状に変化したり、コンタク
トホール１３の径が肥大するのを防止できる。
シリコン薄膜１４にフッ化水素（ＨＦ）を主成分とした
ライトエッチング液を浸透させて、コンタクト面１５の
自然酸化膜を除去する（図１（ｃ））。このとき、ポリ
シリコン薄膜１４がコンタクトホール１３壁のエッチン
グ保護膜となるので、自然酸化膜だけをエッチングする
ことができる。従って、コンタクトホールの形状がライ
トエッチングによってビア樽状に変化したり、コンタク
トホール１３の径が肥大するのを防止できる。
【００２１】なお、ライトエッチング液によってコンタ
クト面１５の自然酸化膜を除去する工程はコンタクトホ
ール１３にポリシリコン１６を堆積させる前に行う洗浄
工程と兼ねても良い。
クト面１５の自然酸化膜を除去する工程はコンタクトホ
ール１３にポリシリコン１６を堆積させる前に行う洗浄
工程と兼ねても良い。
【００２２】続いて、ＣＶＤ装置を用いてウェハ１２の
ポリシリコン薄膜１４の上にポリシリコン１６を堆積さ
せる（図２（ｄ））。このとき、イオン注入装置等を用
いてコンタクトホール１３内のポリシリコン１６にイオ
ンを打ち込んで適当な量の不純物をドーピングする。
ポリシリコン薄膜１４の上にポリシリコン１６を堆積さ
せる（図２（ｄ））。このとき、イオン注入装置等を用
いてコンタクトホール１３内のポリシリコン１６にイオ
ンを打ち込んで適当な量の不純物をドーピングする。
【００２３】次に、コンタクトホール１３に埋め込んだ
ポリシリコン１６を電気的に活性化するために熱処理を
行う（図２（ｅ））。このとき、熱処理工程の熱を利用
して、ポリシリコン薄膜１４をグレイン成長させる。こ
の結果、ポリシリコン薄膜１４とポリシリコン１６との
接触が密となり、ポリシリコン１６からポリシリコン薄
膜１４に不純物がドーピングされるので、更に、コンタ
クト抵抗が低減することになる。なお、熱処理工程は、
９００℃で２０分〜３０分程加熱する条件で行う。
ポリシリコン１６を電気的に活性化するために熱処理を
行う（図２（ｅ））。このとき、熱処理工程の熱を利用
して、ポリシリコン薄膜１４をグレイン成長させる。こ
の結果、ポリシリコン薄膜１４とポリシリコン１６との
接触が密となり、ポリシリコン１６からポリシリコン薄
膜１４に不純物がドーピングされるので、更に、コンタ
クト抵抗が低減することになる。なお、熱処理工程は、
９００℃で２０分〜３０分程加熱する条件で行う。
【００２４】最後に、ＲＩＥ装置を使用してポリシリコ
ンプラグの形成に不要なポリシリコン１６の部分にイオ
ンを照射してエッチバックする（図２（ｆ））。以上の
各工程を経ることによって、所望のポリシリコンプラグ
をウェハ１２上に形成することができる。
ンプラグの形成に不要なポリシリコン１６の部分にイオ
ンを照射してエッチバックする（図２（ｆ））。以上の
各工程を経ることによって、所望のポリシリコンプラグ
をウェハ１２上に形成することができる。
【００２５】なお、上記実施例のコンタクトホール１３
壁面上にポリシリコン薄膜を成膜させる工程で、減圧Ｃ
ＶＤ法を用い、通常の成膜温度６００〜６５０℃に設定
し、コンタクトホール１３壁面上にポリシリコン薄膜１
４を形成しても良い。次いで、コンタクトホール１３壁
面上のポリシリコン薄膜１４にライトエッチング液を浸
透させれば、コンタクト面１５の自然酸化膜だけを除去
することができるので、コンタクト抵抗を低減させた
り、ライトエッチング処理時にコンタクトホールの形状
の変形を防止できるという効果が期待できる。
壁面上にポリシリコン薄膜を成膜させる工程で、減圧Ｃ
ＶＤ法を用い、通常の成膜温度６００〜６５０℃に設定
し、コンタクトホール１３壁面上にポリシリコン薄膜１
４を形成しても良い。次いで、コンタクトホール１３壁
面上のポリシリコン薄膜１４にライトエッチング液を浸
透させれば、コンタクト面１５の自然酸化膜だけを除去
することができるので、コンタクト抵抗を低減させた
り、ライトエッチング処理時にコンタクトホールの形状
の変形を防止できるという効果が期待できる。
【００２６】
【発明の効果】以上、説明したように本発明によれば、
コンタクト面の自然酸化膜を除去するのに、ポリシリコ
ン薄膜にライトエッチング液を浸透させて行うので、ポ
リシリコン薄膜がエッチング保護膜となってコンタクト
ホール壁のエッチングを抑制し、コンタクトホールの形
状を肥大化させたり、又ビア樽状に変形させるのを防止
できる。従って、コンタクトホールに対するポリシリコ
ンの埋め込み不良が無くなる。
コンタクト面の自然酸化膜を除去するのに、ポリシリコ
ン薄膜にライトエッチング液を浸透させて行うので、ポ
リシリコン薄膜がエッチング保護膜となってコンタクト
ホール壁のエッチングを抑制し、コンタクトホールの形
状を肥大化させたり、又ビア樽状に変形させるのを防止
できる。従って、コンタクトホールに対するポリシリコ
ンの埋め込み不良が無くなる。
【００２７】また、所望の寸法形状のコンタクトホール
にコンタクト抵抗の低いポリシリコンプラグを形成する
ことができるので、半導体装置の高集積・高密度化を図
ることができるという効果を奏する。更に、従来の方法
と比較してエッチバック処理等の工程数を増やす必要が
ないので、経済的であり、工程的にも簡便である。
にコンタクト抵抗の低いポリシリコンプラグを形成する
ことができるので、半導体装置の高集積・高密度化を図
ることができるという効果を奏する。更に、従来の方法
と比較してエッチバック処理等の工程数を増やす必要が
ないので、経済的であり、工程的にも簡便である。
【００２８】請求項２の発明によれば、ライトエッチン
グ後の熱処理工程でコンタクトホール壁面上のポリシリ
コン薄膜をグレイン成長させているので、コンタクト抵
抗が更に低減し、回路動作の低電力・高速化を図ること
ができるという効果を奏する。
グ後の熱処理工程でコンタクトホール壁面上のポリシリ
コン薄膜をグレイン成長させているので、コンタクト抵
抗が更に低減し、回路動作の低電力・高速化を図ること
ができるという効果を奏する。
【図１】本発明に係る一実施例のポリシリコンプラグ形
成工程を、（ａ）、（ｂ）、（ｃ）の順に示した工程図
である。
成工程を、（ａ）、（ｂ）、（ｃ）の順に示した工程図
である。
【図２】同ポリシリコンプラグ形成工程を、図１の
（ｃ）に続いて、（ｄ）、（ｅ）、（ｆ）の順に示した
工程図である。
（ｃ）に続いて、（ｄ）、（ｅ）、（ｆ）の順に示した
工程図である。
【図３】従来のポリシリコンプラグ形成方法を使用して
自然酸化膜をライトエッチングした後のコンタクトホー
ルの形状を示すウェハの一部断面図である。
自然酸化膜をライトエッチングした後のコンタクトホー
ルの形状を示すウェハの一部断面図である。
【図４】図３のコンタクトホールにポリシリコンを堆積
させた状態を示すウェハの一部断面図である。
させた状態を示すウェハの一部断面図である。
１ 層間膜 １ａ 通常濃度領域 １ｂ 低濃度領域 ２ コンタクトホール ３ ポリシリコン ４ 巣 １０ 層間膜 １１ 基板 １２ ウェハ １３ コンタクトホール １４ ポリシリコン薄膜 １５ コンタクト面 １６ ポリシリコン
Claims (3)
- 【請求項１】 コンタクトホール壁面上にポリシリコン
薄膜を成膜する工程と、前記コンタクトホール壁面上の
ポリシリコン薄膜にライトエッチング液を浸透させてコ
ンタクト面の自然酸化膜を除去する工程とを含むことを
特徴とする半導体装置のポリシリコンプラグ形成方法。 - 【請求項２】 前記コンタクトホール壁面上にポリシリ
コン薄膜を成膜する工程が、通常よりも低い成膜温度下
でＣＶＤ法によって行われ、更に、 コンタクトホールにポリシリコンを埋め込んだ後にコン
タクトホールの前記ポリシリコン薄膜を熱処理でグレイ
ン成長させる工程を含むことを特徴とする、請求項１に
記載の半導体装置のポリシリコンプラグ形成方法。 - 【請求項３】 コンタクトホール壁面上に成膜するポリ
シリコン薄膜の厚さが、１０nmから３０nmであることを
特徴とする、請求項１又は２に記載の半導体装置のポリ
シリコンプラグ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4657094A JPH07235511A (ja) | 1994-02-22 | 1994-02-22 | 半導体装置のポリシリコンプラグ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4657094A JPH07235511A (ja) | 1994-02-22 | 1994-02-22 | 半導体装置のポリシリコンプラグ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235511A true JPH07235511A (ja) | 1995-09-05 |
Family
ID=12750983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4657094A Pending JPH07235511A (ja) | 1994-02-22 | 1994-02-22 | 半導体装置のポリシリコンプラグ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235511A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414564B1 (ko) * | 2001-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
-
1994
- 1994-02-22 JP JP4657094A patent/JPH07235511A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414564B1 (ko) * | 2001-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4057906B2 (ja) | コンタクト抵抗を減少させたコンタクトプラグ形成方法 | |
| KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| US6087241A (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
| US5607878A (en) | Contact plug forming method | |
| JP2003124314A (ja) | 半導体素子の製造方法 | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07235511A (ja) | 半導体装置のポリシリコンプラグ形成方法 | |
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| KR100357224B1 (ko) | 컨택 플러그 제조 방법 | |
| US6177310B1 (en) | Method for forming capacitor of memory cell | |
| JP3027743B2 (ja) | Ｄｒａｍ用スタック状コンデンサの製造法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JP2882375B2 (ja) | 半導体装置の製造方法 | |
| KR100474538B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
| JPH09232543A (ja) | 半導体装置の製造方法 | |
| KR100278276B1 (ko) | 선택성장법을이용한콘택플러그형성방법 | |
| US5888862A (en) | Method for producing dynamic RAM | |
| JP3233217B2 (ja) | 半導体装置の製造方法 | |
| KR20050024979A (ko) | 캐패시터 형성 방법 | |
| CN1237602C (zh) | 形成沟槽隔离结构的方法 | |
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| JPH0620989A (ja) | コンタクトホールの形成方法 | |
| JPH04144231A (ja) | 半導体装置の製造方法 | |
| KR20010045420A (ko) | 반도체 소자의 층간절연막 형성 방법 |