CN1237602C - 形成沟槽隔离结构的方法 - Google Patents
形成沟槽隔离结构的方法 Download PDFInfo
- Publication number
- CN1237602C CN1237602C CN02131995.2A CN02131995A CN1237602C CN 1237602 C CN1237602 C CN 1237602C CN 02131995 A CN02131995 A CN 02131995A CN 1237602 C CN1237602 C CN 1237602C
- Authority
- CN
- China
- Prior art keywords
- groove isolation
- isolation construction
- formation groove
- spin
- baking processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明揭示一种形成沟槽隔离结构的方法。首先，提供一具有至少一沟槽的基底。接着，在沟槽中填入一旋涂式玻璃层(spin on glass，SOG)并对旋涂式玻璃层进行一第一烘烤处理。之后，回蚀刻旋涂式玻璃层至一既定深度。接着，对旋涂式玻璃层进行一第二烘烤处理。最后，在旋涂式玻璃层上形成一高密度电浆氧化硅层，以填满沟槽。
Description
技术领域
本发明是有关于一种形成沟槽隔离结构的方法，特别是有关于一种高深宽比(aspect ratio，AR)的浅沟槽隔离(shallow trench isolation，STI)制造方法。
背景技术
近年来，随着半导体元件尺寸不断缩小而增加集成电路集成度，在晶片上可制作出更多及速度更快的元件。而无论元件尺寸如何缩小化，在芯片中各个元件之间仍必须有适当地绝缘或隔离，方可得到良好的元件性质。这方面的技术一般称为元件隔离技术(device isolation technology)。在各种元件隔离技术中，局部硅氧化方法(LOCOS)和浅沟槽隔离区(STI)制程是最常被采用的两种技术，尤其后者具有隔离区域小和完成后仍保持基底平坦性等优点，更是近来颇受重视的半导体制造技术。
传统上，浅沟槽隔离制程是先利用化学气相沉积(chemical vapordeposition，CVD)程序，形成一绝缘层以填入基底的沟槽中，之后再回蚀刻去除表面多余的绝缘层。然而，随着集成电路集成度不断提高而使沟槽深宽比增加，上述已知的沉积技术因填洞能力(gapfilling ability)的问题，并不易将绝缘层完全填满沟槽，导致绝缘效果变差而降低元件的可靠度。
为了进一步了解本发明的背景，以下配合图1a到图1c说明已知的形成沟槽隔离结构的方法。首先，请参照图1a，提供一基底100，例如一硅晶片。接着，在基底100上依序形成一垫氧化层(pad oxide)102、一垫氮化硅层(pad nitride)104及一光阻图案层106。此光阻图案层106中具有多个开口106a而露出垫氮化硅层104表面。
接下来，请参照图1b，依序蚀刻开口106a下方的垫氮化硅层104、垫氧化层102及基底10，以在基底10中形成具有高深宽比(AR≥3)的沟槽108。之后，去除光阻图案层106。
最后，请参照图1c，借由高密度等离子化学气相沉积法(high densityplasma CVD，HDPCVD)在垫氮化硅层104上形成一高密度等离子氧化硅层110并填入沟槽108中。然而，沉积设备的填洞能力无法将高密度等离子气化硅层110完全填满具有高深宽比的沟槽108，因此在沟槽108中形成孔洞110a，导致隔离效果变差，严重影响元件的可靠度。
发明内容
有鉴于此，本发明的目的在于提供一种形成沟槽隔离结构的方法，其借由在沟槽中先填入具有较佳填洞能力(gap filling ability)的绝缘材料来降低沟槽的深宽比，防止后续形成沟槽隔离结构时，产生孔洞或狭缝(seam)。
为实现上述目的，本发明提供一种形成沟槽隔离结构的方法，包括下列步骤：提供一基底，该基底具有至少一沟槽；在该沟槽中填入一旋涂式玻璃层；对该旋涂式玻璃层进行一第一烘烤处理；回蚀刻该旋涂式玻璃层至一既定深度；对该旋涂式玻璃层进行一第二烘烤处理；以及在该旋涂式玻璃层上形成一绝缘层，以填满该沟槽。
本发明还提供一种形成沟槽隔离结构的方法，包括下列步骤：提供一基底，该基底上依序形成有一垫氧化层及一垫氮化硅层；依序蚀刻该垫氮化硅层及该垫氧化层，以在该基底中形成至少一沟槽；在该垫氮化硅层上形成一旋涂式玻璃层并填入该沟槽；对该旋涂式玻璃层进行一第一烘烤处理；回蚀刻该旋涂式玻璃层至一既定深度；对该旋涂式玻璃层进行一第二烘烤处理；在该垫氮化硅层上形成一绝缘层，并填入该沟槽；研磨该绝缘层至露出该垫氮化硅层；以及对该绝缘层进行一回火处理。
根据上述的目的，本发明提供一种形成沟槽隔离结构的方法。首先，提供一基底，基底具有至少一深宽比大于3的沟槽。接着，在沟槽中填入一旋涂式玻璃层。在温度在400℃以下对旋涂式玻璃层实施一第一烘烤处理并进行30到60分钟。然后，借由缓冲氧化蚀刻液回蚀刻旋涂式玻璃层至一既定深度，其中缓冲氧化蚀刻液中氟化铵与氢氟酸的体积比为50～200∶1。接着，在750℃到1000℃的温度范围对旋涂式玻璃层实施一第二烘烤处理并进行30到60分钟。此烘烤处理的最高温度取决于后续回火处理的温度，且两者温度大体相同。接着，在旋涂式玻璃层上形成一绝缘层，以填满沟槽。最后，对绝缘层进行一回火处理。其中，绝缘层是一高密度等离子氧化硅层。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1a到图1c是绘示出已知的形成沟槽隔离结构的方法剖面示意图。
图2a到图2g是绘示出根据本发明实施例的形成沟槽隔离结构的方法剖面示意图。
具体实施方式
以下配合图2a到图2g说明本发明实施例的形成沟槽隔离结构的方法。首先，请参照图2a，提供一基底200，例如一硅晶片。接着，在基底上依序形成一垫氧化层202及一垫氮化硅层204。垫氧化层202可用热氧化法形成，或是以已知的常压(atmospheric)或低压化学气相沉积法(low pressurechemical vapor deposition，LPCVD)沉积而成，其厚度约50到200埃。在垫氧化层202之上的垫氮化硅层204可利用低压化学气相沉积法(LPCVD)，以二氯硅烷(SiCl2H2)与氨气(NH2)为反应原料沉积而成，其厚度约500到2000埃。随后，在垫氮化硅层204上形成一光阻图案层206。此光阻图案层206中具有用以定义密集(dense)沟槽及孤立(isolated)沟槽的多个开口。此处，为了简化图式，仅绘示出定义密集沟槽的多个开口206a。
接下来，请参照图2b，对垫氮化硅层204与垫氧化层202进行干蚀刻，并沿着蚀刻轮廓继续蚀刻基底200至一预定深度，以形成多个沟槽208。在本实施例中，沟槽208的深宽比(AR)大于3。接着，在蚀刻完毕后，将光阻图案层206从垫氮化硅层204表面去除。
接下来，请参照图2c到图2e，其绘示出本发明的关键步骤。在图2c中，利用已知沉积技术，在垫氮化硅层204上形成一绝缘层210并填入沟槽208中。为了避免填入高深宽比沟槽208的绝缘层210中产生孔洞或狭缝。在本实施例中，是利用具有良好填洞能力的旋涂式玻璃层(spin on glass，SOG)作为绝缘层210。接下来，对绝缘层210进行30到60分钟的低温烘烤处理，例如在400℃以下。
接下来，请参照图2d，在进行低温烘烤处理的步骤后，可选择性地进行一化学机械研磨(chemical mechanical polishing，CMP)处理，以研磨旋涂式玻璃层210至露出垫氮化硅层204。此研磨的目的在于使密集沟槽208中的旋涂式玻璃层210高度大体相同于孤立沟槽(未绘示)的旋涂式玻璃层210，以利于后续制程步骤的进行。
接下来，请参照图2e，回蚀刻旋涂式玻璃层210至一既定深度，例如在500到1000埃的范围。在本实施例中，是采用缓冲氧化蚀刻液(buffer oxideetcher，BOE)来蚀刻旋涂式玻璃层210。其中，缓冲氧化蚀刻液中氟化铵(NH4F)与氢氟酸(HF)的体积比为50～200∶1，而较佳的体积比为100∶1。在此条件下(400℃以下的烘烤处理及100∶1的氟化铵(NH4F)与氢氟酸(HF)的体积比)，旋涂式玻璃层210的侧壁不会因回蚀刻而受损产生大狭缝，进而产生后续高密度等离子氧化硅(HDP)填入的问题。可确保隔离的可靠度。另外，旋涂式玻璃层210的蚀刻速率在密集沟槽208中及孤立沟槽(未绘示)中大体相同，可获得较佳的制程控制。接着，对旋涂式玻璃层210实施高温烘烤处理，此烘烤处理的温度在750℃到1000℃的范围，进行时间在30到60分钟的范围。此高温烘烤的目的在于增加旋涂式玻璃层210的结构稳定性。另外，此高温烘烤温度与后续平坦化制程之后的回火处理温度大体相同。
接下来，请参照第2f图，在垫氮化硅层204上形成一绝缘层212，例如借由高密度等离子化学气相沉积法(HDPCVD)在垫氮化硅层204上形成一高密度等离子氧化硅层212并填入沟槽208中。相较于已知技术，由于沟槽208的深宽比因填入旋涂式玻璃层210而降低(AR＜3)，所以填入的绝缘层212不会有孔洞或狭缝产生。
最后，请参照图2g，借由化学机械研磨(CMP)来进行平坦化。亦即，研磨多余的绝缘层212至露出垫氮化硅层204。接着，对绝缘层212进行一回火(annealing)处理。其中，回火处理的温度在700℃到1000℃的范围，且回火处理的时间在30到60分钟的范围。如此一来)，便完成沟槽隔离结构的制造。此处须注意的是回火温度不可过高，以避免旋涂式玻璃层210中的杂质扩散至绝缘层212而降低元件隔离的可靠度。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视权利要求书内容为准。
Claims (28)
1.一种形成沟槽隔离结构的方法，包括下列步骤：
提供一基底，该基底具有至少一沟槽；
在该沟槽中填入一旋涂式玻璃层；
对该旋涂式玻璃层进行一第一烘烤处理；
回蚀刻该旋涂式玻璃层至一既定深度；
对该旋涂式玻璃层进行一第二烘烤处理；以及
在该旋涂式玻璃层上形成一绝缘层，以填满该沟槽。
2.如权利要求1所述的形成沟槽隔离结构的方法，其特征在于还包括对该绝缘层进行一回火处理的步骤。
3.如权利要求2所述的形成沟槽隔离结构的方法，其特征在于所述的回火处理的温度在700℃到1000℃的范围。
4.如权利要求2所述的形成沟槽隔离结构的方法，其特征在于所述的回火处理的时间在30到60分钟的范围。
5.如权利要求1所述的形成沟槽隔离结构的方法，其特征在于所述的沟槽的深宽比大于3。
6.如权利要求1所述的形成沟槽隔离结构的方法，其特征在于所述的第一烘烤处理的温度低于该第二烘烤处理的温度。
7.如权利要求1所述的形成沟槽隔离结构的方法，其特征在于所述的第一烘烤处理的时间在30到60分钟。
8.如权利要求1所述的形成沟槽隔离结构的方法，其特征在于是借由缓冲氧化蚀刻液以回蚀刻该旋涂式玻璃层。
9.如权利要求8所述的形成沟槽隔离结构的方法，其特征在于所述的缓冲氧化蚀刻液中氟化铵与氢氟酸的体积比为50~200∶1。
10.如权利要求8所述的形成沟槽隔离结构的方法，其特征在于所述的缓冲氧化蚀刻液中氟化铵与氢氟酸的体积比为100∶1。
11.如权利要求1所述的形成沟槽隔离结构的方法，其特征在于所述第一烘烤处理的温度在400℃以下，且该第二烘烤处理的温度在750℃到1000℃的范围。
12.如权利要求1所述的形成沟槽隔离结构的方法，其特征在于所述第二烘烤处理的时间在30到60分钟的范围。
13.如权利要求1所述的形成沟槽隔离结构的方法，其特征在于所述的既定深度在500到1000埃的范围。
14.如权利要求1所述的形成沟槽隔离结构的方法，其特征在于所述的绝缘层是一高密度等离子氧化硅层。
15.一种形成沟槽隔离结构的方法，包括下列步骤：
提供一基底，该基底上依序形成有一垫氧化层及一垫氮化硅层；
依序蚀刻该垫氮化硅层及该垫氧化层，以在该基底中形成至少一沟槽；
在该垫氮化硅层上形成一旋涂式玻璃层并填入该沟槽；
对该旋涂式玻璃层进行一第一烘烤处理；
回蚀刻该旋涂式玻璃层至一既定深度；
对该旋涂式玻璃层进行一第二烘烤处理；
在该垫氮化硅层上形成一绝缘层，并填入该沟槽；
研磨该绝缘层至露出该垫氮化硅层；以及
对该绝缘层进行一回火处理。
16.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于在进行该第一烘烤处理的步骤后，还包括研磨该旋涂式玻璃层至露出该垫氮化硅层的步骤。
17.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于所述的沟槽的深宽比大于3。
18.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于所述的第一烘烤处理的温度低于该第二烘烤处理的温度。
19.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于所述第一烘烤处理的时间在30到60分钟。
20.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于是借由缓冲氧化蚀刻液以回蚀刻该旋涂式玻璃层。
21.如权利要求20所述的形成沟槽隔离结构的方法，其特征在于所述的缓冲氧化蚀刻液中氟化铵与氢氟酸的体积比为50~200∶1。
22.如权利要求20所述的形成沟槽隔离结构的方法，其特征在于所述的缓冲气化蚀刻液中氟化铵与氢氟酸的体积比为100∶1。
23.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于所述的第一烘烤处理的温度在400℃以下，且该第二烘烤处理的温度在750℃到1000℃的范围。
24.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于所述的第二烘烤处理的时间在30到60分钟的范围。
25.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于所述的既定深度在500到1000埃的范围。
26.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于所述的绝缘层是一高密度等离子氧化硅层。
27.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于所述的回火处理的温度在700℃到1000℃的范围。
28.如权利要求15所述的形成沟槽隔离结构的方法，其特征在于所述的回火处理的时间在30到60分钟的范围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02131995.2A CN1237602C (zh) | 2002-09-04 | 2002-09-04 | 形成沟槽隔离结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02131995.2A CN1237602C (zh) | 2002-09-04 | 2002-09-04 | 形成沟槽隔离结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1481013A CN1481013A (zh) | 2004-03-10 |
| CN1237602C true CN1237602C (zh) | 2006-01-18 |
Family
ID=34145075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02131995.2A Expired - Lifetime CN1237602C (zh) | 2002-09-04 | 2002-09-04 | 形成沟槽隔离结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1237602C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487031A (zh) * | 2010-12-02 | 2012-06-06 | 无锡华润上华半导体有限公司 | 沟槽隔离形成方法 |
-
2002
- 2002-09-04 CN CN02131995.2A patent/CN1237602C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1481013A (zh) | 2004-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| US7141486B1 (en) | Shallow trench isolation structures comprising a graded doped sacrificial silicon dioxide material and a method for forming shallow trench isolation structures | |
| US6242320B1 (en) | Method for fabricating SOI wafer | |
| US6949447B2 (en) | Method for fabricating isolation layer in semiconductor device | |
| US20030057184A1 (en) | Method for pull back SiN to increase rounding effect in a shallow trench isolation process | |
| US7348252B2 (en) | Method of forming silicon-on-insulator wafer having reentrant shape dielectric trenches | |
| US6743728B2 (en) | Method for forming shallow trench isolation | |
| US6599813B2 (en) | Method of forming shallow trench isolation for thin silicon-on-insulator substrates | |
| US6576530B1 (en) | Method of fabricating shallow trench isolation | |
| US6777336B2 (en) | Method of forming a shallow trench isolation structure | |
| US7041547B2 (en) | Methods of forming polished material and methods of forming isolation regions | |
| US6794266B2 (en) | Method for forming a trench isolation structure | |
| US20040266133A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| US6727160B1 (en) | Method of forming a shallow trench isolation structure | |
| CN1237602C (zh) | 形成沟槽隔离结构的方法 | |
| US6175144B1 (en) | Advanced isolation structure for high density semiconductor devices | |
| CN1169207C (zh) | 浅凹槽隔离结构的制造方法 | |
| US6861333B2 (en) | Method of reducing trench aspect ratio | |
| CN1501470A (zh) | 在半导体基底之中形成浅沟槽隔离物的方法 | |
| KR100505427B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100511903B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100511896B1 (ko) | 에스오아이 기판의 제조방법 | |
| KR100379524B1 (ko) | 반도체 소자의 격리막 형성 방법 | |
| KR100642397B1 (ko) | 소자 분리막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060118 |