JP3157194B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3157194B2 JP3157194B2 JP17566791A JP17566791A JP3157194B2 JP 3157194 B2 JP3157194 B2 JP 3157194B2 JP 17566791 A JP17566791 A JP 17566791A JP 17566791 A JP17566791 A JP 17566791A JP 3157194 B2 JP3157194 B2 JP 3157194B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- semiconductor device
- amorphous silicon
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものである。
に関するものである。
【０００２】
【従来の技術】絶縁膜の開孔部を介して、半導体基板と
多結晶シリコン配線層を接触させる半導体装置の製造方
法において、
多結晶シリコン配線層を接触させる半導体装置の製造方
法において、
【０００３】まず、半導体基板201 上に絶縁膜203 を形
成した後、絶縁膜203 をパタ−ニングして絶縁膜203 の
所定の部分を開孔し、その後、絶縁膜203 の開孔部分よ
りイオン注入法を用いて例えば砒素Ａｓ等の不純物204
を導入させて図１１に至る。ここで、図１２に示す様
に、不純物拡散層205 を形成させたことになる。続い
て、減圧ＣＶＤ装置内への酸素の取り込み量を減少さ
せ、絶縁膜203 上、及び露出した半導体基板201 の不純
物拡散層205 上に多結晶シリコン膜206 を薄く形成させ
る工程を用い、図１３に至る。ここでは、多結晶シリコ
ン膜206 を形成させる以前に図１２に示すように自然酸
化膜202 が形成されてしまっている。特に、Ｎ型不純物
拡散層上では、Ｐ型不純物拡散層上の場合よりも自然酸
化膜202 が成長しやすいという化学的性質がある。そこ
で、図１４の様に、例えば不純物拡散層205 内に取り込
まれた不純物204 と同型の砒素Ａｓ207 を、イオン注入
法によって半導体基板201 の不純物拡散層205 内に打ち
込むことにより、自然酸化膜202を除去する工程を用い
る。続いて、多結晶シリコン膜208 を前記減圧ＣＶＤ法
により形成し、この多結晶シリコン膜208に不純物を熱
拡散、或いはイオン注入法を用いて導入し、配線層の抵
抗値を下げるという工程を用い図１５に至る。次に、多
結晶シリコン膜209 上にＰＳＧ膜等のパッシベ−ション
膜210 を形成した後、選択的に、パッシベ−ション膜21
0 をエッチングしてコンタクトホ−ルを形成し、アルミ
ニウム−シリコン膜211 を形成し、この、アルミニウム
−シリコン膜211 をパタ−ンニングして電極を形成し、
図１６に至る。
成した後、絶縁膜203 をパタ−ニングして絶縁膜203 の
所定の部分を開孔し、その後、絶縁膜203 の開孔部分よ
りイオン注入法を用いて例えば砒素Ａｓ等の不純物204
を導入させて図１１に至る。ここで、図１２に示す様
に、不純物拡散層205 を形成させたことになる。続い
て、減圧ＣＶＤ装置内への酸素の取り込み量を減少さ
せ、絶縁膜203 上、及び露出した半導体基板201 の不純
物拡散層205 上に多結晶シリコン膜206 を薄く形成させ
る工程を用い、図１３に至る。ここでは、多結晶シリコ
ン膜206 を形成させる以前に図１２に示すように自然酸
化膜202 が形成されてしまっている。特に、Ｎ型不純物
拡散層上では、Ｐ型不純物拡散層上の場合よりも自然酸
化膜202 が成長しやすいという化学的性質がある。そこ
で、図１４の様に、例えば不純物拡散層205 内に取り込
まれた不純物204 と同型の砒素Ａｓ207 を、イオン注入
法によって半導体基板201 の不純物拡散層205 内に打ち
込むことにより、自然酸化膜202を除去する工程を用い
る。続いて、多結晶シリコン膜208 を前記減圧ＣＶＤ法
により形成し、この多結晶シリコン膜208に不純物を熱
拡散、或いはイオン注入法を用いて導入し、配線層の抵
抗値を下げるという工程を用い図１５に至る。次に、多
結晶シリコン膜209 上にＰＳＧ膜等のパッシベ−ション
膜210 を形成した後、選択的に、パッシベ−ション膜21
0 をエッチングしてコンタクトホ−ルを形成し、アルミ
ニウム−シリコン膜211 を形成し、この、アルミニウム
−シリコン膜211 をパタ−ンニングして電極を形成し、
図１６に至る。
【０００４】しかしながら、減圧ＣＶＤ装置内への酸素
の取り込み量を減少させることにより、自然酸化膜の形
成を抑制させ、多結晶シリコン膜を薄く形成した後に、
不純物拡散層に取り込まれた不純物と同型の不純物をイ
オン注入法により不純物拡散層内に打ち込み、自然酸化
膜を破壊するという方法を採っているが、完全に自然酸
化膜を除去することができない上に、不純物拡散層の半
導体基板への広がりの度合いを考慮する必要があるた
め、自然酸化膜を除去する方法としては非常に問題があ
る。
の取り込み量を減少させることにより、自然酸化膜の形
成を抑制させ、多結晶シリコン膜を薄く形成した後に、
不純物拡散層に取り込まれた不純物と同型の不純物をイ
オン注入法により不純物拡散層内に打ち込み、自然酸化
膜を破壊するという方法を採っているが、完全に自然酸
化膜を除去することができない上に、不純物拡散層の半
導体基板への広がりの度合いを考慮する必要があるた
め、自然酸化膜を除去する方法としては非常に問題があ
る。
【０００５】
【発明が解決しようとする課題】この様に、自然酸化膜
の形成により半導体基板中の不純物拡散層と、配線層と
して用いられる多結晶シリコン膜との接触抵抗値は当然
高くなる。加えて、自然酸化膜の膜厚が半導体基板中の
半導体素子間で均一でないために、接触抵抗値は一定と
はならず半導体装置の性能を著しく低下させる。 ［発明の構成］
の形成により半導体基板中の不純物拡散層と、配線層と
して用いられる多結晶シリコン膜との接触抵抗値は当然
高くなる。加えて、自然酸化膜の膜厚が半導体基板中の
半導体素子間で均一でないために、接触抵抗値は一定と
はならず半導体装置の性能を著しく低下させる。 ［発明の構成］
【０００６】
【課題を解決するための手段】本発明は、まず半導体基
板上に絶縁膜を形成し、この絶縁膜をパタ−ニングする
ことにより開孔部分を形成し、その後開孔部分から不純
物を導入し半導体基板中に不純物拡散層を形成する工程
を行った後、絶縁膜上及び絶縁膜の開孔部分内にアモル
ファスシリコン膜を形成し、熱処理工程中に自然酸化膜
をアモルファスシリコン膜中に還元させ、アモルファス
シリコン膜を再結晶化し、多結晶シリコン膜にする工程
と、ＣＤＥ法を用いて前記多結晶シリコン膜をエッチン
グする工程を有する。
板上に絶縁膜を形成し、この絶縁膜をパタ−ニングする
ことにより開孔部分を形成し、その後開孔部分から不純
物を導入し半導体基板中に不純物拡散層を形成する工程
を行った後、絶縁膜上及び絶縁膜の開孔部分内にアモル
ファスシリコン膜を形成し、熱処理工程中に自然酸化膜
をアモルファスシリコン膜中に還元させ、アモルファス
シリコン膜を再結晶化し、多結晶シリコン膜にする工程
と、ＣＤＥ法を用いて前記多結晶シリコン膜をエッチン
グする工程を有する。
【０００７】
【作用】半導体基板の不純物拡散層上に形成されている
自然酸化膜上にアモルファスシリコン膜を形成させ、熱
処理工程を行う。ここでは、互いに接しているアモルフ
ァスシリコン膜と自然酸化膜とが作用する。つまり自然
酸化膜中のシリコンはアモルファスシリコン膜と結び付
きアモルファスシリコン膜の状態で存在し、酸素は分離
した状態になる。この状態から、アモルファスシリコン
膜は熱処理工程中であるので再結晶化されて多結晶シリ
コンとなる。この後、ＣＤＥ法によってシリコン膜すべ
てをエッチングすれば、自然酸化膜は除去されることに
なる。この様に、本発明は従来技術に於ける課題を解決
し、半導体装置の性能を向上させる。
自然酸化膜上にアモルファスシリコン膜を形成させ、熱
処理工程を行う。ここでは、互いに接しているアモルフ
ァスシリコン膜と自然酸化膜とが作用する。つまり自然
酸化膜中のシリコンはアモルファスシリコン膜と結び付
きアモルファスシリコン膜の状態で存在し、酸素は分離
した状態になる。この状態から、アモルファスシリコン
膜は熱処理工程中であるので再結晶化されて多結晶シリ
コンとなる。この後、ＣＤＥ法によってシリコン膜すべ
てをエッチングすれば、自然酸化膜は除去されることに
なる。この様に、本発明は従来技術に於ける課題を解決
し、半導体装置の性能を向上させる。
【０００８】
【実施例】本発明の実施例を図１〜図８を参照して説明
する。
する。
【０００９】まず半導体基板101 表面に、熱酸化によ
り、厚さ1000オングストロ−ムの絶縁膜103 を形成し(
この時点で、熱酸化工程中に半導体基板101 と絶縁膜10
3 との間に形成された20オングストロ−ム程度の自然酸
化膜102 が存在する。) 、その後、リソグラフィ−技術
を用いてパタ−ニングし、絶縁膜103 の一部を開孔し
て、半導体基板101 を露出させ、除去されずに残されて
いる絶縁膜103 をマスクとして、開孔部分から半導体基
板101 中にイオン注入法を用い、不純物104 としてＡｓ
を５×１０15／ｃｍ3 程度導入し図１に至る。
り、厚さ1000オングストロ−ムの絶縁膜103 を形成し(
この時点で、熱酸化工程中に半導体基板101 と絶縁膜10
3 との間に形成された20オングストロ−ム程度の自然酸
化膜102 が存在する。) 、その後、リソグラフィ−技術
を用いてパタ−ニングし、絶縁膜103 の一部を開孔し
て、半導体基板101 を露出させ、除去されずに残されて
いる絶縁膜103 をマスクとして、開孔部分から半導体基
板101 中にイオン注入法を用い、不純物104 としてＡｓ
を５×１０15／ｃｍ3 程度導入し図１に至る。
【００１０】ここで、図２に示す様に、Ｎ型の不純物拡
散層105 を形成させたことになる。次に、減圧ＣＶＤ装
置を用いて、反応温度510 ℃、反応圧力0.5Torr の条件
下でシランガスを熱分解して、アモルファスシリコン膜
106 を絶縁膜103 上及び減圧ＣＶＤ装置内で新たに形成
された自然酸化膜102 上に形成させ、図３に至る。続い
て、この工程に連続して、前工程で形成されたアモルフ
ァスシリコン膜106 を同一ＣＶＤ装置内で800 ℃のＮ2
熱雰囲気により４０分程度、熱処理する（ここで、アモ
ルファスシリコン膜106 は前記熱処理工程中に再結晶化
され多結晶シリコン膜107 となっている) 。その後、連
続して同一ＣＶＤ装置内で図４に示す様に三フッ化塩素
ガス( ＣｌＦ3 )108により多結晶シリコン膜107 を除去
し、図５に至る。ここで、自然酸化膜102 の除去が不十
分であるならば、この工程を繰り返す。
散層105 を形成させたことになる。次に、減圧ＣＶＤ装
置を用いて、反応温度510 ℃、反応圧力0.5Torr の条件
下でシランガスを熱分解して、アモルファスシリコン膜
106 を絶縁膜103 上及び減圧ＣＶＤ装置内で新たに形成
された自然酸化膜102 上に形成させ、図３に至る。続い
て、この工程に連続して、前工程で形成されたアモルフ
ァスシリコン膜106 を同一ＣＶＤ装置内で800 ℃のＮ2
熱雰囲気により４０分程度、熱処理する（ここで、アモ
ルファスシリコン膜106 は前記熱処理工程中に再結晶化
され多結晶シリコン膜107 となっている) 。その後、連
続して同一ＣＶＤ装置内で図４に示す様に三フッ化塩素
ガス( ＣｌＦ3 )108により多結晶シリコン膜107 を除去
し、図５に至る。ここで、自然酸化膜102 の除去が不十
分であるならば、この工程を繰り返す。
【００１１】次に、同一ＣＶＤ装置内において反応温度
510 ℃、反応圧力0.5Torr でシランガスを熱分解して再
度絶縁膜102 上、及び半導体基板101 上にアモルファス
シリコン膜109 を形成させ、その後、図６に示す様にア
モルファスシリコン膜109 中に、不純物110 として燐Ｐ
を５×１０20〜21／ｃｍ3 程度イオン注入法を用いて導
入し、900 ℃のＮ2 雰囲気中で４０分〜６０分程度の熱
処理を行い、アモルファスシリコン膜109 を多結晶シリ
コン膜111 へと再結晶化させ、イオン注入法を用いて導
入した不純物110 である燐Ｐを活性化させ、図７に至
る。ここで、イオン注入法を用いて導入した不純物110
である燐Ｐを活性化させることにより、多結晶シリコン
膜111 の抵抗値を下げることができる。
510 ℃、反応圧力0.5Torr でシランガスを熱分解して再
度絶縁膜102 上、及び半導体基板101 上にアモルファス
シリコン膜109 を形成させ、その後、図６に示す様にア
モルファスシリコン膜109 中に、不純物110 として燐Ｐ
を５×１０20〜21／ｃｍ3 程度イオン注入法を用いて導
入し、900 ℃のＮ2 雰囲気中で４０分〜６０分程度の熱
処理を行い、アモルファスシリコン膜109 を多結晶シリ
コン膜111 へと再結晶化させ、イオン注入法を用いて導
入した不純物110 である燐Ｐを活性化させ、図７に至
る。ここで、イオン注入法を用いて導入した不純物110
である燐Ｐを活性化させることにより、多結晶シリコン
膜111 の抵抗値を下げることができる。
【００１２】次に、多結晶シリコン膜111 上にＰＳＧ膜
等のパッシベ−ション膜112 を形成した後、選択的に、
パッシベ−ション膜112 をエッチングし、コンタクトホ
−ルを形成し、アルミニウム−シリコン膜113 を形成
し、この、アルミニウム−シリコン膜113 をパタ−ニン
グして電極を形成し、図８に至る。以下、本発明の実施
例を用いた結果を、本発明の実施例と従来技術とを比較
しながら述べる。
等のパッシベ−ション膜112 を形成した後、選択的に、
パッシベ−ション膜112 をエッチングし、コンタクトホ
−ルを形成し、アルミニウム−シリコン膜113 を形成
し、この、アルミニウム−シリコン膜113 をパタ−ニン
グして電極を形成し、図８に至る。以下、本発明の実施
例を用いた結果を、本発明の実施例と従来技術とを比較
しながら述べる。
【００１３】実施例によって製造された半導体素子と、
従来技術によって製造された半導体素子において、半導
体基板と多結晶シリコン膜との接触抵抗を電気的に評価
したものを図９、また不純物拡散層と多結晶シリコン膜
の断面を透過型電子顕微鏡を用いて観察し、その境界面
に形成されている自然酸化膜の厚さを面内算出した結果
を図１０とする。
従来技術によって製造された半導体素子において、半導
体基板と多結晶シリコン膜との接触抵抗を電気的に評価
したものを図９、また不純物拡散層と多結晶シリコン膜
の断面を透過型電子顕微鏡を用いて観察し、その境界面
に形成されている自然酸化膜の厚さを面内算出した結果
を図１０とする。
【００１４】図９のように本発明に於ける実施例の結果
は、ウエハ−状の半導体基板と多結晶シリコン膜との接
触抵抗値は、ほぼ一定値内におさまり、従来技術に比
べ、非常に安定している。また、図１０に示す様に半導
体基板と多結晶シリコン膜との境界面の自然酸化膜の厚
さは、ほぼ０になり自然酸化膜は、ほぼ完全に除去され
たことを示す。これより、自然酸化膜は半導体導体基板
と多結晶シリコン膜との接触抵抗値は従来技術に比べ遥
かに抑えられ、各素子の接触抵抗値について比較した結
果もほぼ一定値内におさまり、半導体基板の不純物拡散
層に対する悪影響を及ぼすこと無く、半導体装置の電気
的特性を向上させている。
は、ウエハ−状の半導体基板と多結晶シリコン膜との接
触抵抗値は、ほぼ一定値内におさまり、従来技術に比
べ、非常に安定している。また、図１０に示す様に半導
体基板と多結晶シリコン膜との境界面の自然酸化膜の厚
さは、ほぼ０になり自然酸化膜は、ほぼ完全に除去され
たことを示す。これより、自然酸化膜は半導体導体基板
と多結晶シリコン膜との接触抵抗値は従来技術に比べ遥
かに抑えられ、各素子の接触抵抗値について比較した結
果もほぼ一定値内におさまり、半導体基板の不純物拡散
層に対する悪影響を及ぼすこと無く、半導体装置の電気
的特性を向上させている。
【００１５】さらに本実施例での、自然酸化膜を除去し
配線層を形成するための一連の工程に関する効果を述べ
ると、減圧ＣＶＤ装置内に付着したアモルファスシリコ
ン、多結晶シリコン膜を除去する為に用いられる三フッ
化塩素ガス( ＣｌＦ3 ) を使用することにより、アモル
ファスシリコン膜を形成させ、熱処理を行い自然酸化膜
を除去し、さらにアモルファスシリコン膜を形成させる
という工程を同一の減圧ＣＶＤ装置内で行うことができ
た。これより、従来技術では多結晶シリコン膜を形成さ
せる工程と、イオン注入法により自然酸化膜を除去する
工程と、さらに多結晶シリコン膜を形成する工程を別々
の装置内で行っていたが、本発明の実施例の様に同一の
減圧ＣＶＤ装置内で連続して工程を行うことにより製造
工程を簡略化することができる。
配線層を形成するための一連の工程に関する効果を述べ
ると、減圧ＣＶＤ装置内に付着したアモルファスシリコ
ン、多結晶シリコン膜を除去する為に用いられる三フッ
化塩素ガス( ＣｌＦ3 ) を使用することにより、アモル
ファスシリコン膜を形成させ、熱処理を行い自然酸化膜
を除去し、さらにアモルファスシリコン膜を形成させる
という工程を同一の減圧ＣＶＤ装置内で行うことができ
た。これより、従来技術では多結晶シリコン膜を形成さ
せる工程と、イオン注入法により自然酸化膜を除去する
工程と、さらに多結晶シリコン膜を形成する工程を別々
の装置内で行っていたが、本発明の実施例の様に同一の
減圧ＣＶＤ装置内で連続して工程を行うことにより製造
工程を簡略化することができる。
【００１６】本実施例では、不純物拡散層がＮ型の場合
である。従来技術で述べた様に、不純物拡散層がＮ型で
ある場合の方が、不純物拡散層がＰ型の場合よりも自然
酸化膜が形成されやすいという化学的性質を考えれば、
不純物拡散層がＰ型の場合でも同様の効果を得ることは
明らかである。また、シラン( ＳｉＨ4 ) を用いてアモ
ルファスシリコン膜を形成しているが他のガス、例えば
ジシラン( Ｓｉ2 Ｈ6) 等を用いても同様の結果を得る
ことができる。また、本実施例ではアモルファスシリコ
ン膜を形成する際に同一のＣＶＤ装置内で800 ℃で熱処
理を行っているが、630 ℃〜800 ℃の範囲内の温度で熱
処理を行っても同様の結果を得ることができる。
である。従来技術で述べた様に、不純物拡散層がＮ型で
ある場合の方が、不純物拡散層がＰ型の場合よりも自然
酸化膜が形成されやすいという化学的性質を考えれば、
不純物拡散層がＰ型の場合でも同様の効果を得ることは
明らかである。また、シラン( ＳｉＨ4 ) を用いてアモ
ルファスシリコン膜を形成しているが他のガス、例えば
ジシラン( Ｓｉ2 Ｈ6) 等を用いても同様の結果を得る
ことができる。また、本実施例ではアモルファスシリコ
ン膜を形成する際に同一のＣＶＤ装置内で800 ℃で熱処
理を行っているが、630 ℃〜800 ℃の範囲内の温度で熱
処理を行っても同様の結果を得ることができる。
【００１７】
【発明の効果】本発明を用い、自然酸化膜を除去し、各
素子の接触抵抗値を一定値以内に納めることにより半導
体装置の性能を向上させることができる。
素子の接触抵抗値を一定値以内に納めることにより半導
体装置の性能を向上させることができる。
【図１】実施例に於ける、半導体装置の製造工程を表す
断面図である。
断面図である。
【図２】実施例に於ける、半導体装置の製造工程を表す
断面図である。
断面図である。
【図３】実施例に於ける、半導体装置の製造工程を表す
断面図である。
断面図である。
【図４】実施例に於ける、半導体装置の製造工程を表す
断面図である。
断面図である。
【図５】実施例に於ける、半導体装置の製造工程を表す
断面図である。
断面図である。
【図６】実施例に於ける、半導体装置の製造工程を表す
断面図である。
断面図である。
【図７】実施例に於ける、半導体装置の製造工程を表す
断面図である。
断面図である。
【図８】実施例に於ける、半導体装置の製造工程を表す
断面図である。
断面図である。
【図９】実施例に於ける、半導体装置の製造工程の結果
を表す図である。
を表す図である。
【図１０】実施例に於ける、半導体装置の製造工程の結
果を表す図である。
果を表す図である。
【図１１】従来技術に於ける、半導体装置の製造工程を
表す断面図である。
表す断面図である。
【図１２】従来技術に於ける、半導体装置の製造工程を
表す断面図である。
表す断面図である。
【図１３】従来技術に於ける、半導体装置の製造工程を
表す断面図である。
表す断面図である。
【図１４】従来技術に於ける、半導体装置の製造工程を
表す断面図である。
表す断面図である。
【図１５】従来技術に於ける、半導体装置の製造工程を
表す断面図である。
表す断面図である。
【図１６】従来技術に於ける、半導体装置の製造工程を
表す断面図である。
表す断面図である。
102,202 ……自然酸化膜、 103,203 ……絶縁膜、 104,204 ……不純物、 105,205 ……不純物拡散層、 106 ……アモルファスシリコン膜、 107,209 ……多結晶シリコン膜、 108 ……三フッ化塩素ガス、 207 ……砒素Ａｓ、 109,208 ……アモルファスシリコン膜、 110 ……不純物、 111,206 ……不純物導入後の多結晶シリコン膜、 112,210 ……パッシベ−ション膜、 113,211 ……アルミニウム−シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−18021（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768
Claims (4)
- 【請求項１】 絶縁膜の開孔部を介して、半導体基板と
配線層を接触させる半導体の製造方法において、 前記半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜をパタ−ニングし、開孔部を形成する工程
と、 前記開孔部内にアモルファスシリコン膜を形成する工程
と、 前記アモルファスシリコン膜に熱処理を施し、多結晶シ
リコンに再結晶化する工程と、 前記多結晶シリコンをＣＤＥ法を用いてエッチングする
工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ＣＤＥ法において、三フッ化塩素ガ
ス( ＣｌＦ3) を用いることを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項３】 前記開孔部内にアモルファスシリコン膜
を形成する工程と、前記アモルファスシリコン膜に熱処
理を加える工程と、前記多結晶シリコンを前記ＣＤＥ法
を用いてエッチングする工程とを同一ＣＶＤ装置内で行
うことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項４】 前記絶縁膜の開孔部を介して、前記半導
体基板に不純物を注入し、不純物拡散層を形成する工程
を有することを特徴とするを請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17566791A JP3157194B2 (ja) | 1991-07-17 | 1991-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17566791A JP3157194B2 (ja) | 1991-07-17 | 1991-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521614A JPH0521614A (ja) | 1993-01-29 |
| JP3157194B2 true JP3157194B2 (ja) | 2001-04-16 |
Family
ID=16000123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17566791A Expired - Fee Related JP3157194B2 (ja) | 1991-07-17 | 1991-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157194B2 (ja) |
-
1991
- 1991-07-17 JP JP17566791A patent/JP3157194B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521614A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4479831A (en) | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment | |
| US5326722A (en) | Polysilicon contact | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US5554566A (en) | Method to eliminate polycide peeling | |
| US5587338A (en) | Polysilicon contact stud process | |
| JP2671833B2 (ja) | 半導体装置およびその製造方法 | |
| US4879253A (en) | Method for fabricating a semiconductor device using a BPSG layer containing high concentrations of phosphorus and boron | |
| JPH05243555A (ja) | 半導体装置及びその製造方法 | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JP3259535B2 (ja) | Ｎｍｏｓトランジスタとｐｍｏｓトランジスタとを有する半導体装置の製造方法 | |
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6040236A (en) | Method for manufacturing silicon thin film conductive element | |
| JP3214445B2 (ja) | 半導体装置の製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JP3419956B2 (ja) | 半導体装置の製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JP3078109B2 (ja) | 半導体装置の製造方法 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| JP3038961B2 (ja) | 半導体装置の製造方法 | |
| JP3233217B2 (ja) | 半導体装置の製造方法 | |
| JPH0529478A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |