KR20030078548A - 반도체장치의 콘택플러그 형성 방법 - Google Patents

반도체장치의 콘택플러그 형성 방법 Download PDF

Info

Publication number
KR20030078548A
KR20030078548A KR1020020017664A KR20020017664A KR20030078548A KR 20030078548 A KR20030078548 A KR 20030078548A KR 1020020017664 A KR1020020017664 A KR 1020020017664A KR 20020017664 A KR20020017664 A KR 20020017664A KR 20030078548 A KR20030078548 A KR 20030078548A
Authority
KR
South Korea
Prior art keywords
forming
hydrogen
contact hole
cleaning
gas
Prior art date
Application number
KR1020020017664A
Other languages
English (en)
Inventor
정우석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020017664A priority Critical patent/KR20030078548A/ko
Priority to US10/329,698 priority patent/US6713387B2/en
Publication of KR20030078548A publication Critical patent/KR20030078548A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 절연막내 보론의 외부확산에 의해 콘택저항 및 소자의 특성이 저하되는 것을 방지하는데 적합한 반도체장치의 콘택플러그 형성 방법을 제공하기 위한 것으로, 보론과 인이 함유된 절연막(BPSG)을 식각하여 콘택홀을 형성한 후, 인이 함유된 가스(PH3)를 흘려주면서 수소-급속열처리로 세정하거나, 수소-급속열처리로 세정하되 수소-급속열처리의 최고점 온도에서부터 HCl 가스를 동시에 흘려주면서 세정하므로써 자연산화막의 재생성을 억제하여 콘택저항을 최소화시키고 절연막내 보론의 외부확산효과를 억제한다.

Description

반도체장치의 콘택플러그 형성 방법{Method for forming a contact plug in semiconductor device}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 실리콘 박막으로 이루어진 반도체 장치의 콘택플러그 형성 방법에 관한 것이다.
최근 들어, 반도체 장치의 집적도가 향상됨에 따라 콘택 플러그의 사이즈가 감소되어, 종래에 사용되어온 실리콘 플러그(Silicon Plug)의 접촉 저항이 증가된다. 특히, 콘택 플러그 계면에 형성된 산화물(Oxide) 성분은 다결정 실리콘 플러그의 접촉저항(Contact resistance)을 증가시키는 원인 중의 하나이다. 따라서, 다결정 실리콘 플러그의 저항을 낮추기 위하여 산화물 성분을 제거하기 위한 세정(Cleaning) 공정을 실시한다.
그러나, 엑스-시투 세정(Ex-situ cleaning) 방법으로 반도체 기판을 세정하여 산화막 성분의 층을 제거할 경우 세정 이후에 반도체 기판이 증착 장비로 이동하는 동안 자연 산화막(Native oxide)이 형성된다. 이 때문에, 플러그 계면의 산화막 성분을 완벽하게 제거할 수 없다. 따라서, 자연 산화막이 존재하는 상태에서 콘택 사이즈가 줄어든다면, 콘택 저항은 더욱 더 증가하게 된다. 자연 산화막이 생성되는 것을 최대한 억제하기 위해서는 인-시투(In-situ) 세정을 실시해야 한다.
종래의 폴리실리콘 플러그(Poly silicon Plug) 공정은 대부분 튜브 타입(Tube type) 증착 장비에서 실시되거나, 싱글 웨이퍼 타입(Single wafer type)의 증착 장비에서 실시된다.
튜브 타입의 증착 장비에서 실리콘 박막을 증착하여 콘택 플러그를 형성할 경우, 실리콘 박막의 스텝 커버리지(Step coverage) 특성은 우수하나, 장비 구조상 인-시투 세정을 실시할 수 없다. 따라서, 엑스-시투로 세정 공정을 실시한 후 실리콘 박막을 증착해야 하는데, 실리콘 박막을 증착하기 위하여 튜브 타입의 증착 장비로 웨이퍼가 이동하는 과정에서 자연 산화막이 형성되어 콘택 저항을 증가시킨다.
싱글 웨이퍼 타입의 증착 장비는 세정 기능이 있으므로, 세정 공정(In-situ cleaning)을 실시한 후 인-시투로 실리콘 박막을 증착하여 자연 산화막이 발생되는 것을 방지할 수 있다.
그러나, 싱글 웨이퍼 타입의 실리콘 증착 장비에서 콘택 플러그를 형성할 경우 장비 내에서 수소 베이크(Hydrogen bake)나 RTP 세정(Cleaning) 등을 실시하여 콘택 플러그 계면의 자연 산화막을 제거할 수 있으나, 콘택의 크기가 작은 조건에서는 튜브 타입 실리콘 증착 장비에 비하여 균일성(Uniformity)과 스텝 커버리지 특성이 취약하여 콘택저항 균일도가 저하되는 문제점이 있다.
또한, 싱글웨이퍼 타입의 실리콘증착장비는 콘택의 크기 축소와 종횡비(aspect ratio) 증가에 따른 실리콘 증착의 갭필(gap-fill) 능력면에서 튜브타입의 실리콘증착장비에 비해 취약하다.
종래 BPSG막을 식각하여 콘택홀을 형성한 후, 자연산화막을 제거하기 위해 수소-급속어닐링 세정을 실시하는 방법이 제안되었으나, BSPG막이 드러난 상태에서 수소-급속어닐링 세정을 실시하는 경우에는 보론의 외부확산으로 인해 콘택저항 및소자의 특성 저하를 방지할 수 없는 문제가 있다.
도 1은 종래 BPSG에서부터 확산되어 오는 인(P)의 정도를 평가한 도면이다.
도 1을 참조하면, 건식 세정(Dry CLN)이나 수소 열처리(H2-anneal)에 의해 BPSG 표면에 배리어가 형성됨을 알 수 있다. 이것은 공정 초기에 보론이 심하게 외부확산됨을 의미하기로 한다.
왜냐하면, 보론이 빠져나간 BPSG는 급격히 경화되는 특성을 보일 수 있기 때문이다. 따라서 수소-급속열처리를 포함한 일반적인 수소어닐링처리에서는 초기에 BPSG로부터 보론의 외부확산을 막을 수 없다.
본 발명은 상기 종래기술의 제반 문제점을 해결하기 위해 안출한 것으로서, 층간절연막내 보론의 외부확산에 의해 콘택저항 및 소자의 특성이 저하되는 것을 방지하는데 적합한 반도체장치의 콘택플러그 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래 BPSG에서부터 확산되어 오는 인(P)의 정도를 평가한 도면,
도 2a는 온도에 따른 Si-O 제거의 포텐셜을 도시한 그래프,
도 2b는 도 1a의 산소프랙션을 도시한 도면,
도 3a 내지 도 3c는 본 발명의 제1실시예에 따른 콘택플러그의 형성 방법을 도시한 공정 단면도,
도 4a 및 도 4b는 본 발명에 따른 수소-급속열처리 적용후 콘택저항값을 분석한 결과,
도 5는 본 발명의 제2실시예에 따른 콘택플러그의 형성 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
11 : 반도체 기판 12 : 접합 영역
13 : 층간 절연막 14 : 콘택홀
15 : 자연산화막 16 : 실리콘박막
상기의 목적을 달성하기 위한 본 발명의 반도체장치의 콘택플러그 형성 방법은 반도체기판상의 절연막을 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀을 인이 함유된 가스를 흘려주면서 수소-급속열처리로 세정하는 단계, 상기 세정된 콘택홀을 채울때까지 상기 반도체기판상에 실리콘박막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하며, 상기 수소-급속열처리로 세정하는 단계는, 수소(H2) 분위기에서 10℃/sec∼100℃/sec의 히팅률로 900℃∼950℃까지 순간적으로 상승시킨 상태에서 하강시켜 실시하는 것을 특징으로 하며, 상기 인이 함유된 가스는, 희석된 PH3(수소내에 PH3가 1%∼10% 함유됨)가스인 것을 특징으로 하며, 상기 PH3가스는 30sccm∼500sccm으로 900℃∼950℃까지 흘려주는 것을 특징으로 한다.
또한, 본 발명의 반도체장치의 콘택플러그 형성 방법은 반도체기판상의 절연막을 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀을 수소-급속열처리로 세정하되, 상기 수소-급속열처리의 최고점 온도에서부터 HCl 가스를 동시에 흘려주는 단계, 및 상기 세정된 콘택홀을 채울때까지 상기 반도체기판상에 실리콘박막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하고, 상기 HCl은 50sccm∼500sccm으로 흘려주는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 콘택홀 형성후 수소-급속열처리 세정을 적용함에 있어 BPSG막이 플러그간 분리막으로 되어 있는 구조에서 보론의 외부확산에 의해 콘택저항 및 소자 특성 열화가 발생하는 것을 방지하는 방법을 제안한다.
수소-급속열처리 세정 기술은 열역학적으로 최적화조건을 도출할 수 있다.
도 2a은 온도에 따른 Si-O 제거의 포텐셜을 도시한 그래프이다.
도 2a를 살펴보면, 수소 환원 반응에 의해 SiO2은 SiO 형태로 제거된다. 초기 수소 베이크(고온에서 일정시간 머무는 세정 방법) 조건은 900℃, 1분∼5분 정도에서 진행되었다. 이것은 10torr∼100torr, 산소프랙션(FO2)에서 수소의 유량이 5slm∼150slm인 상황에서 환원반응이 이루어진다.
도 2b는 온도, 압력, 산소 불순물양에 따라 조건들이 바뀌는데, 세정 온도를 낮추기 위해서는 낮은 압력하에서 고순도의 수소가스를 적용해야 한다.
도 3a 내지 도 3c는 본 발명의 제1실시예에 따른 반도체 장치의 콘택 플러그 형성 방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 장치를 형성하기 위하여 접합영역(12)을 포함하는 여러 구성요소가 형성된 반도체 기판(11)상에 층간절연막(13)을 형성한 후, 층간절연막(13)의 소정 영역을 식각하여 반도체 기판(11)의 접합영역(12)을 노출시키는 콘택홀(14)을 형성한다.
이때, 콘택홀(14)이 형성되면서 노출된 접합 영역(12)의 표면에는 자연산화막(15)이 형성되고, 콘택홀(14) 형성시 식각가스에 의해 접합영역(12)에 식각 잔류물 및 식각 손상층이 발생한다. 이러한 식각손상층 및 식각잔류물은 소자의 누설 전류 특성을 저하시키며, 자연산화막(15)은 콘택 저항을 증가시켜 소자의 전기적 특성을 저하시키는 요인이 된다.
먼저 자연산화막(15)을 제거하기 전에, 층간 절연막(13)의 소정 영역을 식각하여 콘택홀(14)을 형성하는 과정에서 발생된 식각 잔류물이나 식각 손상층(도시되지 않음)을 제거하는데, 식각잔류물이나 식각손상층은 열산화법(thermal oxidation), 수소 어닐링(H2-annealing), 플라즈마 세정법(plasma cleaning)으로 제거한다.
첫 번째, 열산화법이라 함은, 콘택홀내 접합영역상에 900℃∼1000℃의 온도에서 열산화층을 형성한 후, 희석된 HF 수용액(50:1)으로 얕은 웨트딥(wet dip) 처리를 하여 열산화층을 제거하는 과정이다. 즉, 식각잔류물이나 식각손상층을 산화층으로 소모시킨후 제거하는 것이다. 두 번째, 수소 어닐링이라 함은, 900℃∼1000℃의 온도에서 5분∼10분동안 수소처리하는 과정이다. 세 번째, 플라즈마 세정법이라 함은, NF3또는 SiF6(H2가 포함)으로 낮은 파워(1W∼50W)로 진행하는 과정이다.
상술한 바와 같은 방법들을 이용하여 식각잔류물 및 식각손상층을 제거한 후실리콘 플러그를 증착하기전에 웨트딥(wet-dip)으로 엑스-시투로 1차 세정을 실시하는데, 이는 카본(carbon), 산화물과 같은 오염원에 의한 오염을 제거하기 위한 것으로, 카본오염물을 제거하기 위해 H2SO4:H2O2를 10:1∼50:1로 희석한 용액을 80℃∼120℃에서 5분∼10분동안 처리한다. 이후 산화물 오염물을 제거하기 위해 희석된 HF 수용액(H2O에서 50:1∼500:1로 희석)에서 10초∼60초동안 실시한다.
엑스-시투 세정이 진행된 후, 도 3b에 도시된 바와 같이, 반도체기판을 싱글웨이퍼 타입의 증착장비에 로딩시켜 인-시투로 2차 세정을 진행한다. 인-시투 세정은, 수소-급속열처리(H2-RTP)를 실시하여 접합 영역(12) 상부 표면의 자연산화막(15)을 제거하기 위한 것이다.
자연산화막(15)을 제거하기 위한 수소-급속열처리는 수소(H2) 분위기에서 10℃/sec∼100℃/sec의 히팅률(heating rate)로 900℃∼950℃까지 순간적으로 상승시킨 상태에서 하강시켜 즉, 냉각시켜 실시한다. 이때, 수소의 유량은 10slm∼150slm이다.
수소분위기에서 수소-급속열처리할 때, 초기부터 희석된 PH3(즉, 수소내에 PH3가 1%∼10% 함유됨)를 30sccm∼500sccm으로 900℃∼950℃까지 흘려준다. 이와 같이, 희석된 PH3를 흘려주므로써 반도체기판(11) 표면으로부터 200Å∼500Å 사이에서 인(P)의 도핑 효과가 미치도록 한다.
이와 같이, 수소-급속열처리 세정시 PH3가스를 동시에 흘려주므로써 보론효과를 상쇄시킨다. 그리고, 콘택홀내 접합영역(12)에 미치는 인(P)의 외부확산효과는 셀크기에 따라 그 값도 작게 유도한다.
도 3c에 도시된 바와 같이, 콘택홀(14)을 완전히 채울때까지 튜브타입의 화학기상증착장치에서 엑스-시투로 실리콘박막(16)을 증착하되, 수소급속열처리 세정후 시간지연을 0∼3시간 정도로 최소화하면서 연속적으로 실리콘박막을 증착한다.
한편, 실리콘박막(16)은 SiH4가스, H2가스 및 H2에 약 1%의 PH3가 혼합된 혼합 가스를 공급하면서 0.1torr∼1torr의 압력과 510℃∼610℃의 온도에서 증착되며, SiH4의 유량은 200sccm∼2000sccm이고, H2의 유량은 500sccm∼5000sccm이며, 혼합 가스의 유량은 100sccm∼1000sccm이다. 이때, 실리콘박막(15)을 증착할 때, 갭필 특성에 영향이 없는 한, 1×1020∼3×1021atoms/cm3까지 고농도로 진행한다.
상기에서, 실리콘박막(16)을 튜브 타입의 화학 기상 증착 장비에서 형성함으로써, 스텝 커버리지 특성을 향상시켜 높은 종횡비를 갖는 콘택홀에서도 심(Seam)이나 보이드(Void)가 발생되지 않도록 형성할 수 있다.
이후, 소정의 평탄화 공정으로 통해 층간절연막(13) 상부의 실리콘 박막(16)을 제거하여 각각의 플러그를 전기적으로 독립시킨다.
도 4a 및 도 4b는 본 발명에 따른 수소-급속열처리 적용후 콘택저항값을 분석한 결과이다.
도 4a는 콘택 자체의 저항을 분석하기 위해 켈빈(Kelvin) 콘택저항(Rc) 분석 패턴을 활용한 것이고, 도 4b는 콘택저항의 균일도를 평가하기 위해 체인(chain) 콘택저항(Rc)을 활용하였다.
도 4a는 콘택크기가 0.18㎛인 경우의 켈빈 콘택저항을 나타내고 있는 것으로, 엑스-시투로 수소-급속열처리 세정(TMW1-A+DF33)만 진행한 것이 세정을 실시하지 않은 경우(DF33)에 비해 30%∼40%정도의 콘택저항 감소 효과를 보인다.
도 4b는 콘택크기 0.18㎛에서 체인콘택저항을 얻은 결과로서, 콘택저항의 균일도가 튜브형 실리콘플러브(DF33)보다 수소-급속열처리 세정한 플러그가 우수함을 알 수 있다.
도 5는 본 발명의 제2실시예에 따른 콘택플러그의 형성 방법을 도시한 도면으로서, 콘택홀 형성후 수소-급속열처리후 보론의 외부확산효과를 억제하기 위한 다른 방법으로서, 수소-급속열처리세정후 냉각(수소-급속열처리 최고점 온도, 950℃)시에 HCl을 50sccm∼500sccm으로 동시에 흘려주므로써 접합영역(12) 표면에 확산되었을지 모르는 보론흡착층을 제거해준다.
상술한 HCl을 흘려주는 과정은 식각손실층 제거효과도 있기 때문에 콘택저항 감소에 영향을 미친다. 따라서 PH3가스를 흘려주는 세정과정과는 다르게 접합영역(12)의 손실(A)이 발생하며, 이때 접합영역의 손실(A)량은 50Å∼500Å 정도로 조절한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 수소-급속열처리 세정을 실시하여 자연산화막의 재생성을 억제하므로써 콘택저항을 최소화시킬 수 있는 효과가 있다.
그리고, 폴리실리콘 공정이기 때문에 공정 열부하가 적어 소자의 열적 열화현상을 방지할 수 있고, 튜브타입의 실리콘 증착장비를 사용하므로 스텝커버리지 특성의 열화를 방지하여 콘택저항값의 균일도를 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. 반도체기판상의 절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 인이 함유된 가스를 흘려주면서 수소-급속열처리로 세정하는 단계;
    상기 세정된 콘택홀을 채울때까지 상기 반도체기판상에 실리콘박막을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  2. 제1항에 있어서,
    상기 수소-급속열처리로 세정하는 단계는,
    수소(H2) 분위기에서 10℃/sec∼100℃/sec의 히팅률로 900℃∼950℃까지 순간적으로 상승시킨 상태에서 하강시켜 실시하는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  3. 제1항에 있어서,
    상기 인이 함유된 가스는, 희석된 PH3(수소내에 PH3가 1%∼10% 함유됨)가스인것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  4. 제4항에 있어서,
    상기 PH3가스는 30sccm∼500sccm으로 900℃∼950℃까지 흘려주는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  5. 제1항에 있어서,
    상기 실리콘 박막은 튜브 타입의 화학 기상 증착 장비에서 형성되는 것을 특징으로 하는 반도체장치의 콘택 플러그 형성 방법.
  6. 제1항에 있어서,
    상기 실리콘박막은 SiH4, H2및 H2에 1%의 PH3가 혼합된 혼합 가스를 공급하면서 0.1torr∼1torr의 압력과 510℃∼610℃의 온도에서 증착되는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  7. 제6항에 있어서,
    상기 SiH4의 유량은 200sccm∼2000sccm이고, 상기 H2의 유량은 500sccm∼5000sccm이며, 상기 혼합 가스의 유량은 100sccm∼1000sccm인 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  8. 제1항에 있어서,
    상기 실리콘박막의 농도는 1×1020∼3 1×1021atoms/cm3인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  9. 제1항에 있어서,
    상기 콘택홀을 형성한 후,
    엑스-시투로 습식세정하는 단계를 더 포함함을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  10. 반도체기판상의 절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 수소-급속열처리로 세정하되, 상기 수소-급속열처리의 최고점온도에서부터 HCl 가스를 동시에 흘려주는 단계; 및
    상기 세정된 콘택홀을 채울때까지 상기 반도체기판상에 실리콘박막을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  11. 제10항에 있어서,
    상기 HCl을 50sccm∼500sccm으로 흘려주는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  12. 제1항 또는 제10항에 있어서,
    상기 절연막은 보론과 인이 함유된 산화막인 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
KR1020020017664A 2002-03-30 2002-03-30 반도체장치의 콘택플러그 형성 방법 KR20030078548A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020017664A KR20030078548A (ko) 2002-03-30 2002-03-30 반도체장치의 콘택플러그 형성 방법
US10/329,698 US6713387B2 (en) 2002-03-30 2002-12-27 Method for forming contact plug in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020017664A KR20030078548A (ko) 2002-03-30 2002-03-30 반도체장치의 콘택플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20030078548A true KR20030078548A (ko) 2003-10-08

Family

ID=28450110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020017664A KR20030078548A (ko) 2002-03-30 2002-03-30 반도체장치의 콘택플러그 형성 방법

Country Status (2)

Country Link
US (1) US6713387B2 (ko)
KR (1) KR20030078548A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555505B1 (ko) * 2003-07-09 2006-03-03 삼성전자주식회사 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법
US7132355B2 (en) * 2004-09-01 2006-11-07 Micron Technology, Inc. Method of forming a layer comprising epitaxial silicon and a field effect transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60175417A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp 半導体装置の製造方法
KR19990059101A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 금속 배선 형성 방법
KR100218729B1 (ko) * 1995-12-27 1999-09-01 김영환 반도체 소자의 콘택 형성방법
KR20000004349A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 제조방법
KR100372640B1 (ko) * 2000-06-28 2003-02-17 주식회사 하이닉스반도체 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994211A (en) 1997-11-21 1999-11-30 Lsi Logic Corporation Method and composition for reducing gate oxide damage during RF sputter clean
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
US6514876B1 (en) * 1999-09-07 2003-02-04 Steag Rtp Systems, Inc. Pre-metal dielectric rapid thermal processing for sub-micron technology
JP3621321B2 (ja) * 2000-01-17 2005-02-16 Ｎｅｃエレクトロニクス株式会社 半導体装置とその製造方法
US6329291B1 (en) 2000-01-28 2001-12-11 United Microelectronics Corp. Method of forming a lower storage node of a capacitor for dynamic random access memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60175417A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp 半導体装置の製造方法
KR100218729B1 (ko) * 1995-12-27 1999-09-01 김영환 반도체 소자의 콘택 형성방법
KR19990059101A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 금속 배선 형성 방법
KR20000004349A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 제조방법
KR100372640B1 (ko) * 2000-06-28 2003-02-17 주식회사 하이닉스반도체 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법

Also Published As

Publication number Publication date
US6713387B2 (en) 2004-03-30
US20030186525A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
KR100446316B1 (ko) 반도체장치의 콘택플러그 형성 방법
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
KR100469127B1 (ko) 반도체 장치의 장벽층 형성방법
JPH06314777A (ja) 半導体デバイスの製造方法
KR100562541B1 (ko) Ｃｖｄ 실리콘 옥시나이트라이드층에 의해 후처리되는ｓｉｏｎ/ｔｅｏｓ 층간 유전체 형성 방법
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
US7060577B2 (en) Method for forming metal silicide layer in active area of semiconductor device
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
KR20040100015A (ko) 반도체 소자의 제조방법
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US8242004B2 (en) Semiconductor device and method of fabricating the same
KR20030078548A (ko) 반도체장치의 콘택플러그 형성 방법
KR20050000059A (ko) 반도체 소자의 제조방법
US20090261478A1 (en) Semiconductor device and method for manufacturing the same
KR100414564B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100376258B1 (ko) 반도체 소자의 플러그 형성 방법
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100237022B1 (ko) 캐패시터의 유전체막 형성방법
KR100368305B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100197652B1 (ko) 반도체소자의 도전배선 형성방법
KR100668821B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20000024712A (ko) 탄탈륨 산화막을 유전막으로 갖는 캐패시터 형성 방법
Cheong et al. Selective silicon growth on nitride for silicon-plugging process in LPCVD
JP2002134747A (ja) ホットキャリアエージング緩和のための低温プロセス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040820

Effective date: 20060126