KR20040100015A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20040100015A
KR20040100015A KR1020030032210A KR20030032210A KR20040100015A KR 20040100015 A KR20040100015 A KR 20040100015A KR 1020030032210 A KR1020030032210 A KR 1020030032210A KR 20030032210 A KR20030032210 A KR 20030032210A KR 20040100015 A KR20040100015 A KR 20040100015A
Authority
KR
South Korea
Prior art keywords
contact
contact hole
substrate
junction region
manufacturing
Prior art date
Application number
KR1020030032210A
Other languages
English (en)
Other versions
KR100518228B1 (ko
Inventor
이석규
김일욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0032210A priority Critical patent/KR100518228B1/ko
Priority to US10/704,231 priority patent/US6979633B2/en
Priority to TW092131157A priority patent/TWI234203B/zh
Priority to JP2003383104A priority patent/JP4508607B2/ja
Priority to CNB2003101181947A priority patent/CN1282999C/zh
Publication of KR20040100015A publication Critical patent/KR20040100015A/ko
Application granted granted Critical
Publication of KR100518228B1 publication Critical patent/KR100518228B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 접합영역을 포함한 소정의 하부 구조물이 형성된 반도체 기판을 마련하는 단계와, 상기 기판 전면 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 식각하여 접합영역을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀에 의해 노출된 기판 표면을 차례로 건식 및 습식 세정하는 단계와, 상기 세정된 콘택 표면을 환원성 가스 분위기에서 전처리하여 콘택 표면에 형성된 자연산화막을 제거하는 단계와, 상기 전처리된 콘택 표면에서의 불순물 손실이 보상되도록 인-시튜로 접합영역 표면에 불순물을 추가 도핑하는 단계와, 상기 콘택홀 및 층간절연막 상에 인-시튜로 도전막을 증착하는 단계를 포함한다. 본 발명에 따르면, 콘택홀 세정후에 콘택 도전막을 형성하는 장비에서 수소가스 또는 기타 환원성 가스를 흘려주어 콘택 표면에 형성된 자연산화막을 제거하고, 인-시튜로 콘택 도전막을 증착해 줌으로써, 상기 자연산화막이 제거된 깨끗한 콘택 계면을 제공할 수 있으며, 이에 따라, 자연산화막에 의한 콘택저항의 증가를 효과적으로 방지할 수 있다.

Description

반도체 소자의 제조방법{Method of manufacturing semicondutor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 자연산화막에 의한 콘택저항 증가를 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 회로 패턴의 크기가 점점 감소되고 있으며, 이러한 경향에 부합해서 우수한 소자 특성을 얻기 위한 다양한 공정 기술들이 적용 및 개발되고 있다.
특히, 소자의 동작 효율을 높이기 위해 콘택 공정에 대한 새로운 공정 기술들이 개발되고 있다. 이러한 콘택 공정에 대한 새로운 기술의 요구는 패턴 크기의 미세화가 달성되더라도, 상하부 패턴간의 콘택이 불안정하거나 콘택저항이 증가될 경우, 소자의 신뢰성이 확보되지 못함은 물론 고속 동작이 곤란하기 때문이다.
이하에서는 종래 콘택 공정의 일례를 간략하게 설명하도록 한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 접합영역(2)을 포함한 소정의 하부 구조물이 형성된 실리콘 기판(1)을 마련한다. 그런다음, 상기 하부 구조물을 덮도록 기판(1) 전면 상에 층간절연막(3)을 증착한다. 이어서, 상기 층간절연막(3) 상에 공지의 공정에 따라 콘택 형성 영역을 한정하는 식각 마스크, 예컨데, 감광막 패턴(4)을 형성한다.
도 1b를 참조하면, 감광막 패턴을 이용해서 층간절연막(3)을 식각하고, 이를 통해, 접합영역(2)을 노출시키는 콘택홀(5)을 형성한다. 이후, 식각 마스크로 이용된 감광막 패턴을 제거한다.
도 1c를 참조하면, 콘택홀(5)을 매립하도록 층간절연막(4) 상에 도전막, 예컨데, 금속막을 증착하고, 그런다음, 이 금속막을 패터닝하여 기판 접합영역(2)과 콘택되는 금속배선(6)을 형성한다.
여기서, 상기 금속배선(6)을 형성함에 있어서, 금속배선(6)과 접합영역(2)간의 콘택은, 도 2에 도시된 바와 같이, 중간 플러그 물질, 즉, 다결정실리콘막(7)을 개재하여 이룰 수도 있다. 도 2에서, 미설명된 도면부호 8은 산화막을 나타낸다.
한편, 종래 반도체 소자의 제조시, 콘택 식각시에 생성된 식각 잔류물 및 표면의 자연산화막을 제거하고, 그리고, 식각 손상을 회복시키기 위해서, 콘택홀을 형성한 후에는 NF3/O2, SF6/O2, CF4/O2 또는 Ar/O2 등을 이용한 플라즈마 건식 세정과 습식 세정을 차례로 행하며, 그리고나서, 금속막을 증착하게 된다.
그러나, 콘택 도전막의 형성은, 즉, 스퍼터 장비에서의 금속막 증착, 또는, 화학기상증착 장비에서의 다결정실리콘막의 증착은 세정이 이루어진 기판 표면이 공기 중에 노출된 후에 이루어지기 때문에, 도 3에 도시된 바와 같이, 콘택 표면에서의 자연산화막(10) 형성을 피할 수 없다. 이에 따라, 금속배선(6)과 기판 접합영역(2)간에 완전한 오믹 콘택(ohmic contact)을 이루지 못함으로써 콘택저항이 증가되며, 그래서, 소자 불량이 야기된다.
또한, 상기 문제를 해결하기 위해, 종래에는 금속막을 증착하기 전에 인-시튜(in-situ) 전처리로서 Ar 플라즈마로 물리적 스퍼터링을 행하거나, 또는, 다결정실리콘막 증착 장비에서 자연산화막 형성을 최소화하기 위해 기판 장입부로 기판을 장입한 후, 기판 장입부를 별도 밀폐하고 고순도 질소를 흘려주어 산소 농도를 100ppm 이하로 떨어뜨린 상태에서 기판 장입부와 고온증착튜브 사이 문을 열고 고온증착튜브로 기판을 장입하는 등의 조치를 취하고 있다.
그렇지만, 이와 같은 조치들은 자연산화막의 영향을 최소화하는 것일 뿐, 깨끗한 콘택 계면을 제공하지는 못하므로, 결국, 계면 불량에 따른 콘택저항의 증가를 피할 수 없다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 자연산화막에 의한 콘택저항 증가를 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 깨끗한 콘택 계면을 제공함으로써 소자 특성 및 제조수율을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 다른 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 2는 종래의 기술에 따른 다른 반도체 소자의 제조방법을 설명하기 위한 단면도.
도 3은 종래 문제점을 설명하기 위한 단면도.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
41 : 실리콘 기판 42 : 접합영역
43 : 층간절연막 45 : 콘택홀
46 : 금속배선
상기와 같은 목적을 달성하기 위하여, 본 발명은, 접합영역을 포함한 소정의 하부 구조물이 형성된 반도체 기판을 마련하는 단계; 상기 기판 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 접합영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀에 의해 노출된 기판 표면을 차례로 건식 및 습식 세정하는 단계; 상기 세정된 콘택 표면을 환원성 가스 분위기에서 전처리하여 콘택 표면에 형성된 자연산화막을 제거하는 단계; 상기 전처리된 콘택 표면에서의 불순물 손실이 보상되도록 인-시튜로 접합영역 표면에 불순물을 추가 도핑하는 단계; 및 상기 콘택홀 및 층간절연막 상에 인-시튜로 도전막을 증착하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 환원성 가스는 수소 또는 암모니아 가스이고, 이러한 환원성 가스 분위기에서의 전처리는 저온 플라즈마 처리 또는 고온 열처리로 행하며, 상기저온 플라즈마 처리는 수소 가스를 1∼1000sccm으로 흘리면서 1∼1000mTorr의 압력 및 상온∼600℃의 온도 하에서 수행하고, 상기 고온 열처리는 수소 가스를 1∼5slm으로 흘리면서 1∼300mTorr의 압력 및 700∼1000℃의 온도 하에서 수행한다.
또한, 상기 콘택 표면에 불순물을 추가 도핑하는 단계는 손실된 불순물을 내포하는 물질을 장비내에 공급한 후, 저온 플라즈마 처리 또는 고온 열처리하는 것에 의해 이루어진다.
본 발명에 따르면, 콘택홀 세정후에 콘택 도전막을 형성하는 장비에서 수소가스 또는 기타 환원성 가스를 흘려주어 콘택 표면에 형성된 자연산화막을 제거하고, 인-시튜로 콘택 도전막을 증착해 줌으로써, 상기 자연산화막이 제거된 깨끗한 콘택 계면을 제공할 수 있으며, 이에 따라, 자연산화막에 의한 콘택저항의 증가를 효과적으로 방지할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 4a를 참조하면, 접합영역(42)을 포함한 소정의 하부 구조물이 형성된 실리콘 기판(41)을 마련한다. 상기 접합영역(42)은 불순물 종류, 농도 및 깊이에 따라 반도체의 전도도를 조절하게 된다.
도 4b를 참조하면, 접합영역(42)을 포함한 하부 구조물을 덮도록 기판(41)의전면 상에 층간절연막(43)을 증착한다. 그런다음, 공지의 공정에 따라 상기 층간절연막(43)을 식각하여 접합영역(42)을 노출시키는 콘택홀(45)을 형성한다.
다음으로, 기판 콘택 표면에 대해 식각 잔류물 및 실리콘 격자결함 등의 식각 손상을 회복시키기 위해 NF3/O2, SF6/O2, CF4/O2 또는 Ar/O2 등을 이용한 플라즈마 건식 세정을 행하고, 연이어 실리콘산화막 식각용액으로 습식 세정을 행한다.
여기서, 실리콘 콘택의 경우, 플라즈마 건식 세정에 의해 주로 건식식각에서의 물리적 손상이 제거되며, 카본계열의 식각잔류물이 산화되어 제거된 후, 남은 산화막은 불산 계열의 화학용액을 사용하는 습식 세정에 의해 제거되고, 이 결과로, 깨끗한 콘택 표면이 얻어진다.
도 4c를 참조하면, 상기 기판 결과물을 시간 지연없이 콘택 도전막, 즉, 금속막을 증착하는 스퍼터 장비 또는 다결정실리콘막을 증착하는 화학기상증착 장비에 장입(loading)시킨다. 이때, 상기 기판 결과물을 장비 내에 장입시키는 과정에서 콘택 표면에는 자연산화막이 생성된다. 따라서, 이러한 자연산화막을 제거하기 위해 본 발명은 기판 결과물을 장비 내에 장입시킨 후, 우선, 수소 또는 암모니아 가스와 같은 환원성 가스, 바람직하게, 수소 가스 분위기에서 전처리를 행한다.
여기서, 상기 수소 전처리는 수소가스를 1∼1000sccm 정도 흘리면서 1∼1000 mTorr 압력하에서 상온∼600℃의 저온 플라즈마 처리로 행하거나, 또는, 수소 가스를 1∼5slm 정도 흘리면서 1∼300mTorr 압력하에서 600℃ 이상, 바람직하게 700∼ 1000℃의 고온 열처리로 행한다. 상기 수소 처리시, 수소의 강한 환원특성으로 인해 기판 표면, 즉, 접합영역(42)의 불순물이 수소화합물의 형태로 결합하여 가스형태로 빠져나가게 된다. 예컨데, 인(P) 도핑 접합영역인 경우, 인(P)과 수소가 결합하여 PH3 형태의 가스로 빠져나가게 되며, 이에 따라, 콘택 계면에 형성된 자연산화막은 제거되고, 그래서, 깨끗한 콘택 표면을 얻을 수 있게 된다.
한편, 이와 같이 접합영역(42)의 불순물과 수소가 결합하여 빠져나가게 되면, 상기 접합영역(42)의 전도도 이상 또는 접촉저항의 상승이 유발될 수 있다. 따라서, 본 발명은 상기 수소 처리 후 인-시튜로 해당 불순물을 내포하는 물질을 장비 내에 공급한 후, 저온 플라즈마 처리를 행하거나 또는 고온 열처리를 행하여 접합영역(42)에서의 불순물 손실을 보상해준다. 예컨데, 인(P) 도핑 접합영역의 경우, PH3 가스를 10∼1000sccm 정도 흘리고 1∼1000mTorr 압력 및 상온∼600℃의 온도에서 플라즈마를 형성해 주거나, 또는, PH3 가스를 1∼5slm 정도 흘리고 1∼300 mTorr 압력 및 700∼ 1000℃ 온도 하에서 열분해시켜 콘택 표면에 추가로 인(P)이 도핑되도록 한다.
도 4d를 참조하면, 콘택 계면에 대한 전처리를 행한 기판 결과물 상에 인-시튜로 콘택홀(45)을 매립하도록 금속막을 증착한다. 그런다음, 상기 금속막을 패터닝하여 접합영역(42)과 콘택되는 금속배선(46)을 형성한다.
이후, 공지의 후속 공정들을 차례로 진행하여 본 발명에 따른 반도체 소자를 완성한다.
한편, 상기 금속배선과 접합영역간의 콘택은 직접이 아닌 다결정실리콘막으로된 중간 플러그 물질을 개재하여 이룰 수도 있다. 이 경우, 다결정실리콘막의 증착 후에 에치백(etchback) 또는 CMP(Chemical Mechanical Polishing) 공정을 통해플러그를 형성하고, 그런다음, 산화막의 증착 및 식각을 통해 콘택홀을 형성하며, 그리고나서, 중간 플러그 물질과 콘택되는 금속배선을 형성한다.
전술한 바와 같은 본 발명의 방법에 따르면, 금속배선은 수소 등 환원성 가스를 이용한 전처리, 손실된 불순물을 보상하기 위한 추가 도핑 및 콘택 도전막의 증착을 동일 장비에서 연속하여 인-시튜로 진행하는 것에 의해 형성되므로, 이상적인 오믹(ohmic) 콘택 계면을 가진 상태로 형성될 수 있다.
그러므로, 본 발명의 반도체 소자는 콘택 계면에서의 자연산화막을 완전히 제거할 수 있는 바, 콘택저항을 낮게 유지할 수 있다.
이상에서와 같이, 본 발명은 콘택홀 세정후에 콘택 도전막을 형성하는 장비에서 수소가스 또는 기타 환원성 가스를 흘려주어 콘택 표면에 형성된 자연산화막을 제거하고, 인-시튜로 콘택 도전막을 증착해 줌으로써, 상기 자연산화막이 제거된 깨끗한 콘택 계면을 제공할 수 있으며, 이에 따라, 자연산화막에 의한 콘택저항의 증가를 효과적으로 방지할 수 있다. 또한, 본 발명은 인-시튜 전처리 과정에서 손실된 불순물을 보충한 후, 콘택 도전막을 증착해주기 때문에 소자 특성 저하도 방지할 수 있다.
그러므로, 본 발명은 이상적인 오믹 콘택을 형성할 수 있으므로, 소자 특성 및 제조수율을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 접합영역을 포함한 소정의 하부 구조물이 형성된 반도체 기판을 마련하는 단계;
    상기 기판 전면 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 접합영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀에 의해 노출된 기판 표면을 차례로 건식 및 습식세정하는 단계;
    상기 세정된 콘택 표면을 환원성 가스 분위기에서 전처리하여 콘택 표면에 형성된 자연산화막을 제거하는 단계;
    상기 전처리된 콘택 표면에서의 불순물 손실이 보상되도록 인-시튜로 접합영역 표면에 불순물을 추가 도핑하는 단계; 및
    상기 콘택홀 및 층간절연막 상에 인-시튜로 도전막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 환원성 가스는 수소 가스 또는 암모니아 가스인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서, 상기 환원성 가스 분위기에서의 전처리는 저온 플라즈마 처리 또는 고온 열처리로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서, 상기 저온 플라즈마 처리는 수소 가스를 1∼1000sccm으로 흘리면서 1∼1000mTorr의 압력 및 상온∼600℃의 온도 하에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 3 항에 있어서, 상기 고온 열처리는 수소 가스를 1∼5slm으로 흘리면서 1∼300mTorr의 압력 및 700∼1000℃의 온도 하에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 콘택 표면에 불순물을 추가 도핑하는 단계는
    손실된 불순물을 내포하는 물질을 장비내에 공급한 후, 저온 플라즈마 처리 또는 고온 열처리하는 것에 의해 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
KR10-2003-0032210A 2003-05-21 2003-05-21 반도체 소자의 제조방법 KR100518228B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0032210A KR100518228B1 (ko) 2003-05-21 2003-05-21 반도체 소자의 제조방법
US10/704,231 US6979633B2 (en) 2003-05-21 2003-11-07 Method of manufacturing semiconductor device
TW092131157A TWI234203B (en) 2003-05-21 2003-11-07 Method of manufacturing semiconductor device
JP2003383104A JP4508607B2 (ja) 2003-05-21 2003-11-12 半導体素子の製造方法
CNB2003101181947A CN1282999C (zh) 2003-05-21 2003-11-25 制造半导体元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0032210A KR100518228B1 (ko) 2003-05-21 2003-05-21 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20040100015A true KR20040100015A (ko) 2004-12-02
KR100518228B1 KR100518228B1 (ko) 2005-10-04

Family

ID=36592766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0032210A KR100518228B1 (ko) 2003-05-21 2003-05-21 반도체 소자의 제조방법

Country Status (5)

Country Link
US (1) US6979633B2 (ko)
JP (1) JP4508607B2 (ko)
KR (1) KR100518228B1 (ko)
CN (1) CN1282999C (ko)
TW (1) TWI234203B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114063320A (zh) * 2020-07-31 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593678B (zh) * 2008-05-30 2012-05-16 中芯国际集成电路制造(北京)有限公司 掺杂区形成方法
CN101969048B (zh) * 2009-07-27 2012-07-25 中芯国际集成电路制造(上海)有限公司 存储器件的制作方法
CN101724896B (zh) * 2009-11-26 2012-08-08 上海宏力半导体制造有限公司 一种非选择性生长锗硅外延的方法
KR101062862B1 (ko) * 2010-07-07 2011-09-07 주식회사 하이닉스반도체 측벽접합을 구비한 반도체장치 제조 방법
CN103346126A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 闪存存储单元的形成方法
US20150093889A1 (en) * 2013-10-02 2015-04-02 Intermolecular Methods for removing a native oxide layer from germanium susbtrates in the fabrication of integrated circuits
CN104091762A (zh) * 2014-07-16 2014-10-08 上海先进半导体制造股份有限公司 双极型晶体管的制备方法
CN108538780A (zh) * 2018-04-18 2018-09-14 睿力集成电路有限公司 位线/存储节点接触栓塞和多晶硅接触薄膜的制造方法
US11088147B2 (en) 2019-06-26 2021-08-10 Micron Technology, Inc. Apparatus with doped surfaces, and related methods with in situ doping
CN111446156A (zh) * 2020-04-03 2020-07-24 合肥晶合集成电路有限公司 半导体结构的形成方法及半导体结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618236B2 (ja) 1987-07-01 1994-03-09 富士電機株式会社 半導体素子の製造方法
JPH0669152A (ja) * 1992-08-20 1994-03-11 Matsushita Electron Corp 半導体装置およびその製造方法
JP2978748B2 (ja) 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
JP4663038B2 (ja) * 1997-05-28 2011-03-30 三菱電機株式会社 コンタクトホールの形成方法
JPH11204455A (ja) * 1998-01-13 1999-07-30 Sony Corp 半導体装置の製造方法
US6242331B1 (en) * 1999-12-20 2001-06-05 Taiwan Semiconductor Manufacturing Company Method to reduce device contact resistance using a hydrogen peroxide treatment
JP2003115462A (ja) * 2001-10-05 2003-04-18 Kawasaki Microelectronics Kk コンタクト構造の形成方法
KR100451504B1 (ko) * 2001-10-08 2004-10-06 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100431295B1 (ko) * 2001-10-12 2004-05-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114063320A (zh) * 2020-07-31 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
JP2004349676A (ja) 2004-12-09
CN1282999C (zh) 2006-11-01
TWI234203B (en) 2005-06-11
US20040235282A1 (en) 2004-11-25
JP4508607B2 (ja) 2010-07-21
KR100518228B1 (ko) 2005-10-04
US6979633B2 (en) 2005-12-27
TW200426942A (en) 2004-12-01
CN1574290A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
KR20030078562A (ko) 반도체장치의 콘택플러그 형성 방법
KR100518228B1 (ko) 반도체 소자의 제조방법
KR100523618B1 (ko) 반도체 장치의 콘택트 홀 형성 방법
US6847085B2 (en) High aspect ratio contact surfaces having reduced contaminants
US11551924B2 (en) Semiconductor structure and method for forming the same
KR100616187B1 (ko) 반도체 소자의 절연막 형성 방법
KR19990003495A (ko) 반도체 소자의 베리어 금속층 형성방법
KR100414564B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100698742B1 (ko) 반도체 소자 제조방법
KR100414947B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
KR100291439B1 (ko) 반도체소자의제조방법
KR100415542B1 (ko) 반도체 소자의 콘택 형성 방법
KR100197652B1 (ko) 반도체소자의 도전배선 형성방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
KR100237029B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100419879B1 (ko) 반도체 소자의 제조방법
KR20030078548A (ko) 반도체장치의 콘택플러그 형성 방법
KR20070036300A (ko) 반도체 소자의 제조방법
KR20030049901A (ko) 반도체 소자 제조 방법
CN112635395A (zh) 半导体器件的制备方法及半导体器件
KR20020045266A (ko) 커패시터의 유전체막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee