KR20030078562A - 반도체장치의 콘택플러그 형성 방법 - Google Patents

반도체장치의 콘택플러그 형성 방법 Download PDF

Info

Publication number
KR20030078562A
KR20030078562A KR1020020017679A KR20020017679A KR20030078562A KR 20030078562 A KR20030078562 A KR 20030078562A KR 1020020017679 A KR1020020017679 A KR 1020020017679A KR 20020017679 A KR20020017679 A KR 20020017679A KR 20030078562 A KR20030078562 A KR 20030078562A
Authority
KR
South Korea
Prior art keywords
forming
thin film
silicon thin
contact plug
contact
Prior art date
Application number
KR1020020017679A
Other languages
English (en)
Other versions
KR100446316B1 (ko
Inventor
정우석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0017679A priority Critical patent/KR100446316B1/ko
Priority to US10/331,724 priority patent/US6844259B2/en
Priority to CNB031017304A priority patent/CN100338736C/zh
Publication of KR20030078562A publication Critical patent/KR20030078562A/ko
Application granted granted Critical
Publication of KR100446316B1 publication Critical patent/KR100446316B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 콘택 크기가 작아지더라도 콘택 저항이 증가하는 것을 방지하고, 스텝커버리지가 취약해지는 것을 방지하여 콘택저항의 균일도 저하를 억제하는데 적합한 반도체장치의 콘택플러그 형성 방법을 제공하기 위한 것으로, 반도체기판상의 절연막을 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀을 세정하는 단계, 상기 콘택홀내의 상기 반도체기판상에 상기 콘택홀을 부분적으로 채우는 제1농도의 제1실리콘박막을 형성하는 단계, 상기 제1실리콘박막 표면에 도핑 가스를 플러싱하는 단계, 및 상기 제1실리콘박막상에 상기 콘택홀을 채울때까지 상기 제1농도보다 높은 제2농도를 갖는 제2실리콘박막을 형성하는 단계를 포함한다.

Description

반도체장치의 콘택플러그 형성 방법{Method for forming a contact plug in semiconductor device}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 실리콘 박막으로 이루어진 반도체 장치의 콘택플러그 형성 방법에 관한 것이다.
최근 들어, 반도체 장치의 집적도가 향상됨에 따라 콘택 플러그의 사이즈가 감소되어, 종래에 사용되어온 실리콘 플러그(Silicon Plug)의 접촉 저항이 증가된다. 특히, 콘택 플러그 계면에 형성된 산화물(Oxide) 성분은 다결정 실리콘 플러그의 접촉저항(Contact resistance)을 증가시키는 원인 중의 하나이다. 따라서, 다결정 실리콘 플러그의 저항을 낮추기 위하여 산화물 성분을 제거하기 위한 세정(Cleaning) 공정을 실시한다.
그러나, 엑스-시투 세정(Ex-situ cleaning) 방법으로 반도체 기판을 세정하여 산화막 성분의 층을 제거할 경우 세정 이후에 반도체 기판이 증착 장비로 이동하는 동안 자연 산화막(Native oxide)이 형성된다. 이 때문에, 플러그 계면의 산화막 성분을 완벽하게 제거할 수 없다. 따라서, 자연 산화막이 존재하는 상태에서 콘택 사이즈가 줄어든다면, 콘택 저항은 더욱 더 증가하게 된다. 자연 산화막이 생성되는 것을 최대한 억제하기 위해서는 인-시투(In-situ) 세정을 실시해야 한다.
종래의 폴리실리콘 플러그(Poly silicon Plug) 공정은 대부분 튜브 타입(Tube type) 증착 장비에서 실시되거나, 싱글 웨이퍼 타입(Single wafer type)의 증착 장비에서 실시된다.
튜브 타입의 증착 장비에서 실리콘 박막을 증착하여 콘택 플러그를 형성할 경우, 실리콘 박막의 스텝 커버리지(Step coverage) 특성은 우수하나, 장비 구조상 인-시투 세정을 실시할 수 없다. 따라서, 엑스-시투로 세정 공정을 실시한 후 실리콘 박막을 증착해야 하는데, 실리콘 박막을 증착하기 위하여 튜브 타입의 증착 장비로 웨이퍼가 이동하는 과정에서 자연 산화막이 형성되어 콘택 저항을 증가시킨다.
싱글 웨이퍼 타입의 증착 장비는 세정 기능이 있으므로, 세정 공정(In-situ cleaning)을 실시한 후 인-시투로 실리콘 박막을 증착하여 자연 산화막이 발생되는 것을 방지할 수 있다.
그러나, 싱글 웨이퍼 타입의 실리콘 증착 장비에서 콘택 플러그를 형성할 경우 장비 내에서 수소 베이크(Hydrogen bake)나 RTP 세정(Cleaning) 등을 실시하여 콘택 플러그 계면의 자연 산화막을 제거할 수 있으나, 콘택의 크기가 작은 조건에서는 튜브 타입 실리콘 증착 장비에 비하여 균일성(Uniformity)과 스텝 커버리지 특성이 취약하여 콘택저항 균일도가 저하되는 문제점이 있다.
또한, 싱글웨이퍼 타입의 실리콘증착장비는 콘택의 크기 축소와 종횡비(aspect ratio) 증가에 따른 실리콘 증착의 갭필(gap-fill) 능력면에서 튜브타입의 실리콘증착장비에 비해 취약하다.
도 1은 종래 콘택크기에 따른 콘택플러그의 콘택저항 변화를 도시한 그래프이다.
도 1을 참조하면, 왼쪽 그래프들은 각각 콘택크기 0.18㎛에서 콘택저항을 얻은 결과로서, SEG(Selective Epitaxial Growth)나 튜브 시스템인 DF33에 비해 크게 나쁘지 않은 저항 특성과 균일도 특성을 보이고 있다.
그러나, 콘택크기가 0.14㎛로 작아질 경우에는 SPE(Solid Phase Epitaxy)나 APP(Advanced Poly Proecess)는 저항이 커져 전체적으로 균일도가 나빠지고, 평균 콘택저항도 급상승하는 문제가 있다.
본 발명은 상기 종래기술의 제반 문제점을 해결하기 위해 안출한 것으로서, 콘택의 크기가 작아지더라도 콘택저항이 감소하는 것을 방지하고, 스텝커버리지의 취약성으로 인해 콘택저항의 균일도가 열악해지는 것을 방지하는데 적합한 반도체장치의 콘택플러그의 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래 콘택크기에 따른 콘택플러그의 콘택저항 변화를 도시한 그래프,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 콘택플러그의 형성 방법을 도시한 공정 단면도,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 콘택플러그의 콘택저항값을 나타낸 그래프,
도 4는 종래 튜브타입의 폴리실리콘플러그와 본 발명의 더블폴리실리콘플러그를 구비하는 반도체장치에서의 I-V 특성을 비교한 도면,
도 5는 본 발명의 온도에 따른 켈빈콘택저항특성을 도시한 그래프.
*도면의 주요 부분에 대한 부호의 설명
11 : 반도체 기판 12 : 접합 영역
13 : 층간 절연막 14 : 콘택홀
15 : 자연산화막 16a : 제1실리콘박막
16b : 도펀트흡착층 16c : 제2실리콘박막
상기의 목적을 달성하기 위한 본 발명의 반도체장치의 콘택플러그 형성 방법은 반도체기판상의 절연막을 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀을 세정하는 단계, 상기 콘택홀내의 상기 반도체기판상에 상기 콘택홀을 부분적으로 채우는 제1농도의 제1실리콘박막을 형성하는 단계, 상기 제1실리콘박막 표면에 도핑 가스를 플러싱하는 단계, 및 상기 제1실리콘박막상에 상기 콘택홀을 채울때까지 상기 제1농도보다 높은 제2농도를 갖는 제2실리콘박막을 형성하는 단계를 포함함을 특징으로 하고, 상기 도핑가스를 플러싱하는 단계는 상기 제1실리콘박막 형성후인-시투로 진행됨을 특징으로 하고, 상기 도핑가스를 플러싱하는 단계는 수소에 소량의 PH3가 함유된 도핑가스를20sccm∼500sccm의 유량으로 흘려주면서 5초∼20초동안 실시하는 것을 특징으로 하고, 상기 도핑가스를 플러싱하는 단계는 상기 제1실리콘박막의 형성과 동일한 온도 및 압력하에서 실시하는 것을 특징으로 한다.
그리고, 상기 콘택홀을 세정하는 단계는, 엑스-시투로 1차 세정하는 단계, 및 인-시투로 2차 세정하는 단계를 포함하여 이루어짐을 특징으로 하고, 상기 2차 세정하는 단계는 싱글웨이퍼 타입의 증착장비에서 이루어짐을 특징으로 하며, 상기 2차 세정하는 단계는 수소(H2) 분위기에서 10℃/sec∼100℃/sec의 히팅률로 900℃∼950℃까지 순간적으로 상승시킨 상태에서 하강시켜 실시하는 것을 특징으로 한다.
그리고, 상기 제1실리콘 박막은 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 인-시투로 형성되는 것을 특징으로 하며, SiH4, H2및 H2에 1%의 PH3가 혼합된 혼합 가스를 공급하면서 5torr∼50torr의 압력과 550℃∼650℃의 온도에서 증착되는 것을 특징으로 하며, 상기 제1실리콘박막의 제1농도는 1×1019∼2 1×1020atoms/cm3인 것을 특징으로 한다.
그리고, 상기 제2실리콘 박막은 튜브 타입의 화학 기상 증착 장비에서 형성되는 것을 특징으로 하고, SiH4, H2및 H2에 1%의 PH3가 혼합된 혼합 가스를 공급하면서 0.1torr∼1torr의 압력과 510℃∼610℃의 온도에서 증착되는 것을 특징으로하고, 상기 제2실리콘박막의 제2농도는 1×1020∼3 1×1021atom/cm3인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 더블 폴리실리콘(Double polysilicon; DPS) 박막으로 이루어진 콘택플러그를 제안한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 장치의 콘택 플러그 형성 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 장치를 형성하기 위하여 접합영역(12)을 포함하는 여러 구성요소가 형성된 반도체 기판(11)상에 층간절연막(13)을 형성한 후, 층간절연막(13)의 소정 영역을 식각하여 반도체 기판(11)의 접합영역(12)을 노출시키는 콘택홀(14)을 형성한다.
이때, 콘택홀(14)이 형성되면서 노출된 접합 영역(12)의 표면에는 자연산화막(15)이 형성되고, 콘택홀(14) 형성시 식각가스에 의해 접합영역(12)에 식각 잔류물 및 식각 손상층이 발생한다. 이러한 식각손상층 및 식각잔류물은 소자의 누설 전류 특성을 저하시키며, 자연산화막(15)은 콘택 저항을 증가시켜 소자의 전기적 특성을 저하시키는 요인이 된다.
먼저 자연산화막(15)을 제거하기 전에, 층간 절연막(13)의 소정 영역을 식각하여 콘택홀(14)을 형성하는 과정에서 발생된 식각 잔류물이나 식각 손상층(도시되지 않음)을 제거하는데, 식각잔류물이나 식각손상층은 열산화법(thermal oxidation), 수소 어닐링(H2-annealing), 플라즈마 세정법(plasma cleaning)으로 제거한다.
첫 번째, 열산화법이라 함은, 콘택홀내 접합영역상에 900℃∼1000℃의 온도에서 열산화층을 형성한 후, 희석된 HF 수용액(50:1)으로 얕은 웨트딥(wet dip) 처리를 하여 열산화층을 제거하는 과정이다. 즉, 식각잔류물이나 식각손상층을 산화층으로 소모시킨후 제거하는 것이다. 두 번째, 수소 어닐링이라 함은, 900℃∼1000℃의 온도에서 5분∼10분동안 수소처리하는 과정이다. 세 번째, 플라즈마 세정법이라 함은, NF3또는 SiF6(H2가 포함)으로 낮은 파워(1W∼50W)로 진행하는 과정이다.
상술한 바와 같은 방법들을 이용하여 식각잔류물 및 식각손상층을 제거한 후실리콘 플러그를 증착하기전에 웨트딥(wet-dip)으로 엑스-시투로 1차 세정을 실시하는데, 이는 카본(carbon), 산화물과 같은 오염원에 의한 오염을 제거하기 위한 것으로, 카본오염물을 제거하기 위해 H2SO4:H2O2를 10:1∼50:1로 희석한 용액을 80℃∼120℃에서 5분∼10분동안 처리한다. 이후 산화물 오염물을 제거하기 위해 희석된 HF 수용액(H2O에서 50:1∼500:1로 희석)에서 10초∼60초동안 실시한다.
엑스-시투 세정이 진행된 후, 도 2b에 도시된 바와 같이, 반도체기판을 싱글웨이퍼 타입의 증착장비에 로딩시켜 인-시투로 2차 세정을 진행한다. 인-시투 세정은, 수소-급속어닐링을 실시하여 접합 영역(12) 상부 표면의 자연 산화막(15)을 제거하기 위한 것이다.
자연산화막(15)을 제거하기 위한 수소-급속어닐링은 수소(H2) 분위기에서 10℃/sec∼100℃/sec의 히팅률(heating rate)로 900℃∼950℃까지 순간적으로 상승시킨 상태에서 하강시켜 실시한다.
도 2c를 참조하면, 인-시투 세정이 진행된 싱글웨이퍼 타입의 증착장비내에서 콘택홀(14)내 접합영역(12)상에 제1농도의 제1실리콘박막(16a)을 증착한다. 여기서, 제1실리콘 박막(16a)은 인-시투 세정이 완료된 후 대기중에 드러남이 없이 바로 싱글 웨이퍼 타입의 증착장비에서 증착된다.
한편, 제1실리콘박막(16a)은 전체 콘택홀 크기의 5%∼30%까지 증착되는데, 바람직하게는 40Å 내지 400Å의 두께로 증착된다.
그리고, 제1실리콘박막(16a)의 증착은, SiH4, H2및 H2에 약 1%의 PH3가 혼합된 혼합 가스를 공급하면서 5torr∼50torr의 압력과 550℃∼650℃의 온도에서 이루어진다. 이때 SiH4의 유량은 50sccm∼300sccm이고, H2의 유량은 500sccm∼10000sccm이고, 혼합가스의 유량은 10sccm∼50sccm이다.
상기의 조건에 의해, 제1실리콘박막(16a)의 제1농도가 1×1019∼2 1×1020atoms/cm3가 되도록 증착한다. 제1실리콘 박막(16a)을 저농도로 얇게 증착하는 이유는, 접합 영역(12)의 세정(Cleaning) 상태를 보호하고, 후속 열공정에 따른열 부담(Thermal budget)에 의해 접합 영역(12)에 도핑된 불순물(Phosphorus)이 외부확산(Out-diffusion)되는 것을 방지하기 위함이다.
일반적으로, 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 증착된 막은 기타 다른 장비에서 증착된 막에 비하여 균일성 및 스텝 커버리지 특성이 저하되는 문제점이 있다. 그러나, 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 증착된 제 1 실리콘 박막(16a)은 40Å∼400Å 정도의 얇은 두께로 형성되므로 이러한 영향을 받지 않는다. 오히려, 싱글 웨이퍼 타입의 화학 기상 증착 장비는 세정 기능이 있기 때문에, 세정 공정을 실시한 후 인-시투로 제1실리콘박막(16a)을 증착할 수 있어 제1 실리콘박막(16a)과 접합영역(12)의 계면에 자연 산화막이 발생되는 것을 방지할 수 있다. 따라서, 자연 산화막에 의해 콘택 저항이 증가되는 것을 방지할 수 있다.
도 2d를 참조하면, 제1실리콘박막(16a) 증착후 인-시투로 도핑가스로서 수소가스에 포함된 PH3를 플러싱(flushing)한다. 이는, 제1실리콘박막(16a) 표면에 도펀트흡착층(16b)을 형성하기 위한 것으로, 도펀트 흡착층(16b)을 형성하면 후속 제2실리콘박막과의 접촉저항 상승효과를 감소시킨다.
엑스-시투로 제2실리콘박막을 증착할때 제1실리콘박막(16a)과의 계면에 얇은 산화막이 생성되는 것을 방지하기 어려운데, 제1실리콘박막(16a)의 증착 완료 과정에 고농도로 표면을 플러싱시켜주면 접촉저항 증가를 억제할 수 있다.
상술한 도펀트 흡착층(16b)을 형성하기 위한 플러싱 과정은, 수소(H2)에 PH3가 10% 함유된 도핑가스를 20sccm∼500sccm의 유량으로 흘려주면서제1실리콘박막(16a)의 증착공정과 동일한 온도 및 압력하에서 5초∼20초동안 실시한다.
다음으로, 도 2e에 도시된 바와 같이, 콘택홀(14)을 완전히 채울때까지 제1실리콘박막(16a), 특히 도펀트흡착층(16b)상에 제2농도의 제2실리콘박막(16c)을 증착한다.
이로써, 제1 및 제2실리콘박막(16a 및 16c)으로 이루어진 콘택플러그(16)가 형성된다. 제2실리콘박막(16c)은 제1실리콘박막(16a)이 증착완료된후 시간지연없이 튜브 타입의 화학 기상 증착 장비에서 연속적으로 증착한다.
한편, 제2실리콘박막(16c)은 SiH4가스, H2가스 및 H2에 약 1%의 PH3가 혼합된 혼합 가스를 공급하면서 0.1torr∼1torr의 압력과 510℃∼610℃의 온도에서 증착되며, SiH4의 유량은 200sccm∼2000sccm이고, H2의 유량은 500sccm∼5000sccm이며, 혼합 가스의 유량은 100sccm∼1000sccm이다. 이때, 제2실리콘박막(115b)을 증착할 때, 갭필 특성이 향상되도록 증착 속도를 약 50Å/min 이하로 유지한다.
상기의 조건에 의해, 제2실리콘박막(16c)의 제2농도가 1×1020∼3 1×1021atoms/cm3가 되도록 증착한다.
상기에서, 제2실리콘 박막(16c)을 튜브 타입의 화학 기상 증착 장비에서 형성함으로써, 스텝 커버리지 특성을 향상시켜 높은 종횡비를 갖는 콘택홀에서도 심(Seam)이나 보이드(Void)가 발생되지 않도록 형성할 수 있다.
그리고, 제2실리콘 박막(16c)은 제1실리콘박막(16a)을 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 형성한 후 튜브 타입의 화학 기상 증착 장비로 옮겨져 형성되는데, 제1실리콘 박막(16a)을 형성한 후 시간 지연 없이 제 2 실리콘 박막(16c)을 형성하여 자연 산화막이 형성되는 것을 최대한 억제한다. 이렇게, 시간 지연 없이 제2실리콘박막(16c)을 형성하는 과정에서도 자연 산화막이 발생될 수 있지만, 후속 열처리에 의해 계면의 연속성이 깨지므로 콘택 저항을 증가시키지는 않는다.
이후, 소정의 평탄화 공정으로 통해 층간절연막(13) 상부의 제2실리콘 박막(16c)을 제거하여 각각의 플러그를 전기적으로 독립시킨다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 콘택플러그의 콘택저항값을 분석한 것이다. 콘택 자체의 저항을 분석하기 위해 켈빈(Kelvin) 콘택저항(Rc) 분석 패턴을 활용한 것과 콘택저항의 균일도를 평가하기 위해 체인(chain) 콘택저항(Rc)을 활용하였다.
도 3a는 콘택크기가 0.18㎛인 경우의 켈빈 콘택저항을 나타내고 있는 것으로, 기존 튜브타입에서 증착된 폴리실리콘플러그(DF33) 대비 본 발명(TMW1-A+DF333)은 약50%의 콘택 저항 감소 효과를 나타내고 있다. 한편, 엑스-시투로 수소어닐링 세정만 진행한 시편(RTP-cln+DF33)것도 30%∼40%정도의 콘택저항 감소 효과를 보인다.
도 3b는 콘택크기 0.18㎛에서 체인콘택저항을 얻은 결과로서, 도 3a와 동일한 콘택저항 감소 효과를 보이고 있다.
도 3c는 콘택크기가 0.14㎛인 경우의 체인콘택저항을 얻은 결과로서, 도 3a, 3b의 결과와 비교해보면, 콘택저항의 균일도는 켈빈콘택저항보다도 체인콘택저항에서 더 우수하고, 튜브타입의 폴리실리콘플러그보다도 더블폴리실리콘플러그가 더 우수한 콘택저항 특성을 보이고 있음을 알 수 있다. 콘택저항은 10% 수준이고 균일도 역시 우수하다.
상술한 바와 같이, 튜브타입의 폴리실리콘플러그보다도 더블폴리실리콘플러그의 저항특성이 우수한 이유는 계면의 단결정 특성 때문이다. I-V 특성 평가로서 이를 확인할 수 있다.
도 4는 튜브타입의 폴리실리콘플러그와 본 발명의 더블폴리실리콘플러그를 구비하는 반도체장치에서의 I-V 특성을 비교한 도면으로서, 저전류 포싱(forcing)에서 더블폴리실리콘플러그(DPS plug)는 단결정 계면임을 나타내는 오믹콘택특성을 보이고 있고, 튜브타입의 폴리실리콘플러그는 계면에 절연체가 존재함을 나타내는 비오믹콘택 특성을 보이고 있다.
특히, 저전류에서의 저항 급상승은 소자 동작 특성을 열화시킬 수 있다. 계면에 절연체가 존재하는 것은 온도에 따른 켈빈콘택저항특성 평가에서도 증명된다
도 5는 온도에 따른 켈빈콘택저항특성을 도시한 그래프이다.
도 5를 참조하면, 더블폴리실리콘플러그(DPS)는 전형적인 실리콘플러그의 특성을 나타낸다. 즉, 온도가 증가함에 따라 콘택저항이 점진적으로 증가하는 양상을 보이고 있다.
반면, 폴리실리콘플러그는 온도가 증가함에 따라 콘택저항값이 낮아지는 경향을 보이고 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 폴리실리콘 증착 방법으로 단결정실리콘플러그를 형성시키므로 콘택저항을 최소화시킬 수 있는 효과가 있다.
그리고, 폴리실리콘 공정이기 때문에 공정 열부하가 적어 소자의 열적 열화현상을 방지할 수 있고, 튜브타입의 실리콘 증착장비를 사용하므로 스텝커버리지 특성의 열화를 방지하여 콘택저항값의 균일도를 향상시킬 수 있는 효과가 있다.

Claims (16)

  1. 반도체기판상의 절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 세정하는 단계;
    상기 콘택홀내의 상기 반도체기판상에 상기 콘택홀을 부분적으로 채우는 제1농도의 제1실리콘박막을 형성하는 단계;
    상기 제1실리콘박막 표면에 도핑 가스를 플러싱하는 단계; 및
    상기 제1실리콘박막상에 상기 콘택홀을 채울때까지 상기 제1농도보다 높은 제2농도를 갖는 제2실리콘박막을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  2. 제1항에 있어서,
    상기 도핑가스를 플러싱하는 단계는,
    상기 제1실리콘박막 형성후 인-시투로 진행됨을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  3. 제1항에 있어서,
    상기 도핑가스를 플러싱하는 단계는,
    수소에 소량의 PH3가 함유된 도핑가스를20sccm∼500sccm의 유량으로 흘려주면서 5초∼20초동안 실시하는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  4. 제1항에 있어서,
    상기 도핑가스를 플러싱하는 단계는,
    상기 제1실리콘박막의 형성과 동일한 온도 및 압력하에서 실시하는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  5. 제1항에 있어서,
    상기 콘택홀을 세정하는 단계는,
    엑스-시투로 1차 세정하는 단계; 및
    인-시투로 2차 세정하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  6. 제5항에 있어서,
    상기 2차 세정하는 단계는,
    싱글웨이퍼 타입의 증착장비에서 이루어짐을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  7. 제5항에 있어서,
    상기 2차 세정하는 단계는,
    수소(H2) 분위기에서 10℃/sec∼100℃/sec의 히팅률로 900℃∼950℃까지 순간적으로 상승시킨 상태에서 하강시켜 실시하는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  8. 제5항에 있어서,
    상기 1차 세정하는 단계는,
    웨트딥으로 실시하는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  9. 제1항에 있어서,
    상기 제1실리콘 박막은 싱글 웨이퍼 타입의 화학 기상 증착 장비에서 인-시투로 형성되는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  10. 제1항에 있어서,
    상기 제1실리콘 박막은 SiH4, H2및 H2에 1%의 PH3가 혼합된 혼합 가스를 공급하면서 5torr∼50torr의 압력과 550℃∼650℃의 온도에서 증착되는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  11. 제10항에 있어서,
    상기 SiH4의 유량은 50sccm∼300sccm이고, 상기 H2의 유량은 500sccm∼10000sccm이고, 상기 혼합가스의 유량은 10sccm∼50sccm인 것을 특징으로 하는 반체장치의 콘택 플러그 형성 방법.
  12. 제1항에 있어서,
    상기 제 1 농도는 1×1019∼2 1×1020atoms/cm3인 것을 특징으로 하는 반도체장치의 콘택 플러그 형성 방법.
  13. 제1항에 있어서,
    상기 제2실리콘 박막은 튜브 타입의 화학 기상 증착 장비에서 형성되는 것을 특징으로 하는 반도체장치의 콘택 플러그 형성 방법.
  14. 제1항에 있어서,
    상기 제2실리콘박막은 SiH4, H2및 H2에 1%의 PH3가 혼합된 혼합 가스를 공급하면서 0.1torr∼1torr의 압력과 510℃∼610℃의 온도에서 증착되는 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  15. 제 16 항에 있어서,
    상기 SiH4의 유량은 200sccm∼2000sccm이고, 상기 H2의 유량은 500sccm∼5000sccm이며, 상기 혼합 가스의 유량은 100sccm∼1000sccm인 것을 특징으로 하는 반도체장치의 콘택플러그 형성 방법.
  16. 제1항에 있어서,
    상기 제2농도는 1×1020∼3 1×1021atoms/cm3인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
KR10-2002-0017679A 2002-03-30 2002-03-30 반도체장치의 콘택플러그 형성 방법 KR100446316B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0017679A KR100446316B1 (ko) 2002-03-30 2002-03-30 반도체장치의 콘택플러그 형성 방법
US10/331,724 US6844259B2 (en) 2002-03-30 2002-12-31 Method for forming contact plug in semiconductor device
CNB031017304A CN100338736C (zh) 2002-03-30 2003-01-21 在半导体器件中形成接触插塞的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0017679A KR100446316B1 (ko) 2002-03-30 2002-03-30 반도체장치의 콘택플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR20030078562A true KR20030078562A (ko) 2003-10-08
KR100446316B1 KR100446316B1 (ko) 2004-09-01

Family

ID=28450112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0017679A KR100446316B1 (ko) 2002-03-30 2002-03-30 반도체장치의 콘택플러그 형성 방법

Country Status (3)

Country Link
US (1) US6844259B2 (ko)
KR (1) KR100446316B1 (ko)
CN (1) CN100338736C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605585B1 (ko) * 2005-06-20 2006-07-31 주식회사 하이닉스반도체 이중층 고상에피택시실리콘을 패드플러그로서 갖는 반도체소자 및 제조방법
US8110501B2 (en) 2009-06-26 2012-02-07 Hynix Semiconductor Inc. Method of fabricating landing plug with varied doping concentration in semiconductor device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475122B1 (ko) * 2002-12-20 2005-03-10 삼성전자주식회사 실리콘 접촉저항을 개선할 수 있는 반도체 소자 형성방법
US7049230B2 (en) * 2003-11-26 2006-05-23 Hynix Semiconductor Inc. Method of forming a contact plug in a semiconductor device
US20050164469A1 (en) * 2004-01-28 2005-07-28 Infineon Technologies North America Corp. Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches
US7138307B2 (en) * 2004-08-04 2006-11-21 Intel Corporation Method to produce highly doped polysilicon thin films
US20060182993A1 (en) * 2004-08-10 2006-08-17 Mitsubishi Chemical Corporation Compositions for organic electroluminescent device and organic electroluminescent device
US7144808B1 (en) * 2005-06-13 2006-12-05 Texas Instruments Incorporated Integration flow to prevent delamination from copper
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
JP4249765B2 (ja) * 2006-07-05 2009-04-08 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP2009200384A (ja) * 2008-02-25 2009-09-03 Elpida Memory Inc 単結晶層含有基板、ｓｏｉ基板、半導体装置およびそれらの製造方法
EP2416350A1 (en) * 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
CN102479923B (zh) * 2010-11-30 2014-04-02 中芯国际集成电路制造(北京)有限公司 相变存储器的制作方法
US8815735B2 (en) * 2012-05-03 2014-08-26 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
CN108538780A (zh) * 2018-04-18 2018-09-14 睿力集成电路有限公司 位线/存储节点接触栓塞和多晶硅接触薄膜的制造方法
CN110896669B (zh) 2018-12-18 2021-01-26 长江存储科技有限责任公司 多堆叠三维存储器件以及其形成方法
CN110896668B (zh) * 2018-12-18 2021-07-20 长江存储科技有限责任公司 多堆栈三维存储器件以及其形成方法
CN109768050B (zh) * 2018-12-18 2020-11-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN114695266A (zh) * 2020-12-30 2022-07-01 长鑫存储技术有限公司 存储节点接触结构的形成方法及半导体结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
JP2808965B2 (ja) * 1992-02-19 1998-10-08 日本電気株式会社 半導体装置
JP2699921B2 (ja) * 1995-04-21 1998-01-19 日本電気株式会社 半導体装置の製造方法
JP2685028B2 (ja) * 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
US5599736A (en) * 1995-06-28 1997-02-04 Vanguard International Semiconductor Corporation Fabrication method for polysilicon contact plugs
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5759905A (en) * 1995-12-29 1998-06-02 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
JPH1027847A (ja) * 1996-07-09 1998-01-27 Mitsubishi Electric Corp 集積化半導体素子
JP2877108B2 (ja) * 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
KR100426492B1 (ko) * 1996-12-28 2004-06-11 주식회사 하이닉스반도체 반도체소자의전하저장전극형성방법
US5994211A (en) * 1997-11-21 1999-11-30 Lsi Logic Corporation Method and composition for reducing gate oxide damage during RF sputter clean
US6249010B1 (en) * 1998-08-17 2001-06-19 National Semiconductor Corporation Dielectric-based anti-fuse cell with polysilicon contact plug and method for its manufacture
KR100322536B1 (ko) * 1999-06-29 2002-03-18 윤종용 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
US6187659B1 (en) * 1999-08-06 2001-02-13 Taiwan Semiconductor Manufacturing Company Node process integration technology to improve data retention for logic based embedded dram
US6268281B1 (en) * 1999-11-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Method to form self-aligned contacts with polysilicon plugs
JP2002009038A (ja) * 2000-06-21 2002-01-11 Asm Japan Kk 半導体基板の処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605585B1 (ko) * 2005-06-20 2006-07-31 주식회사 하이닉스반도체 이중층 고상에피택시실리콘을 패드플러그로서 갖는 반도체소자 및 제조방법
US8110501B2 (en) 2009-06-26 2012-02-07 Hynix Semiconductor Inc. Method of fabricating landing plug with varied doping concentration in semiconductor device
US8324099B2 (en) 2009-06-26 2012-12-04 Hynix Semiconductor Inc. Method of fabricating a landing plug in a semiconductor device

Also Published As

Publication number Publication date
KR100446316B1 (ko) 2004-09-01
CN100338736C (zh) 2007-09-19
US20030186533A1 (en) 2003-10-02
CN1448992A (zh) 2003-10-15
US6844259B2 (en) 2005-01-18

Similar Documents

Publication Publication Date Title
KR100446316B1 (ko) 반도체장치의 콘택플러그 형성 방법
KR100637690B1 (ko) 고상에피택시 방식을 이용한 반도체소자 및 그의 제조 방법
KR100637689B1 (ko) 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법
KR20040105194A (ko) 플래시 메모리 소자의 제조 방법
KR20020029531A (ko) 다마신 금속게이트를 이용한 반도체소자의 제조방법
KR20020083770A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100529395B1 (ko) 이중 에피층 콘택 플러그 구조를 구비하는 반도체 소자 및그 제조 방법
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
US7060577B2 (en) Method for forming metal silicide layer in active area of semiconductor device
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
KR100407683B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20050000059A (ko) 반도체 소자의 제조방법
KR100903470B1 (ko) 반도체 소자 및 그의 제조 방법
US6713387B2 (en) Method for forming contact plug in semiconductor device
KR100603510B1 (ko) 반도체 소자의 제조 방법
KR100414564B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100376258B1 (ko) 반도체 소자의 플러그 형성 방법
KR100611473B1 (ko) 반도체 소자 제조 방법
KR100414947B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20080029574A (ko) 인시츄 식각 방식에 의한 반도체소자의 리세스된 콘택플러그 형성 방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100668821B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100368305B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR101068150B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20030056114A (ko) 선택적 에피택셜 성장법을 이용한 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee