KR100668821B1 - 반도체 소자의 콘택 플러그 형성방법 - Google Patents

반도체 소자의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR100668821B1
KR100668821B1 KR1020030084313A KR20030084313A KR100668821B1 KR 100668821 B1 KR100668821 B1 KR 100668821B1 KR 1020030084313 A KR1020030084313 A KR 1020030084313A KR 20030084313 A KR20030084313 A KR 20030084313A KR 100668821 B1 KR100668821 B1 KR 100668821B1
Authority
KR
South Korea
Prior art keywords
silicon layer
substrate
interlayer insulating
gas
hydrogen
Prior art date
Application number
KR1020030084313A
Other languages
English (en)
Other versions
KR20050050713A (ko
Inventor
박성언
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030084313A priority Critical patent/KR100668821B1/ko
Priority to US10/984,494 priority patent/US7049230B2/en
Publication of KR20050050713A publication Critical patent/KR20050050713A/ko
Application granted granted Critical
Publication of KR100668821B1 publication Critical patent/KR100668821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 콘택 플러그 형성방법을 개시한다. 개시된 본 발명의 방법은, 소정의 하부 구조물을 덮도록 전면 상에 층간절연막이 형성된 실리콘 기판을 제공하는 단계와, 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀에 의해 노출된 기판 표면을 건식 및 습식 세정하는 단계와, 상기 세정된 기판 결과물을 200∼600℃의 온도 및 1mTorr∼9Torr의 압력에서 수소 플라즈마 처리하여 기판 계면에 있는 자연산화막을 제거하는 단계와, 상기 층간절연막 상에 콘택홀을 매립하도록 실리콘층을 증착함과 동시에 열에 의해 기판 계면에 에피 실리콘층을 성장시키는 단계와, 상기 층간절연막이 노출되도록 상기 실리콘층을 에치백하는 단계를 포함한다.

Description

반도체 소자의 콘택 플러그 형성방법{Method for forming contact plug of semicondutor device}
도 1a 내지 도 1e는 본 발명의 실시예에 따른 콘택 플러그 형성방법을 설명하기 위한 공정별 단면도.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 콘택 플러그 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 실리콘 기판 2 : 소자분리막
3 : 게이트 4 : 접합영역
5 : 층간절연막 6 : 콘택홀
7 : 실리콘층 7a : 하부 도프트 에피 실리콘층
7b : 상부 도프트 실리콘층 8 : 에피 실리콘층
10 : 콘택 플러그
본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 보다 상세하 게는, 써멀 버짓이 낮으면서도 플러그와 기판간의 계면 특성을 향상시킬 수 있는 콘택 플러그 형성방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 게이트 길이가 작아지게 되었고, 이와 관련해서, 적절한 문턱전압(Vt)을 얻기 위해 필연적으로 과도한 문턱전압 조절 이온주입을 요구하게 되었다. 그런데, 이러한 과도한 문턱전압 조절 이온주입은 리프레쉬(refresh) 특성을 열화시키는 것으로 잘 알려져 있다. 또한, 소자의 미세화에 따라 리프레쉬 특성에 큰 영향을 미치는 캐패시턴스 확보가 점점 어려워지고 있기 때문에 리프레쉬 마진이 점점 줄어들고 있는 실정이다.
여기서, 상기 리프레쉬 특성에 영향을 미치는 요소는 여러가지가 있으며, 예컨데, 플러그 물질로서 폴리실리콘을 사용하는 경우, 적절한 접촉저항을 얻기 위해서 대략 ∼1E20 오더(order)의 인(P) 도핑을 하는 것이 일반적인데, 이러한 인(P)이 후속 열 공정에 의하여 접합영역이나 셀 트랜지스터로 확산됨에 따라 리프레쉬 특성에 악영향을 미치게 된다.
또한, 리프레쉬 특성을 향상시키기 위하여 플러그 이온주입과 같은 추가 이온주입을 행하는 경우도 있는데, 이 또한 플러그 이온주입된 인(P)의 외방확산으로 인해 오히려 리프레쉬 특성에 악영향을 미치게 된다.
반면, 콘택 플러그 형성시, 인(P)의 도핑농도를 무조건 낮추면, 접촉저항이 증가하여 전류구동능력이 크게 감소하게 된다. 따라서, 적절한 공정 조건의 확보가 필수적이다.
한편, 콘택 플러그를 형성함에 있어, 기판 표면과 콘택 플러그의 계면에 디 펙트(defect)가 존재하는 경우에는 소자 신뢰성이 저하된다.
따라서, 이와 같은 문제를 해결하기 위해서 선택적 에피택셜 성장(Selective Epitaxial Growth)을 이용한 에피 실리콘층을 플러그 물질로 이용하는 방법이 제안되었다. 상기 에피 실리콘층을 플러그 물질로 이용하면, 인(P)의 도핑 농도가 낮더라도 계면 특성이 향상되기 때문에 콘택저항을 낮출 수 있다.
그러나, 종래 기술에 따른 에피 실리콘층의 성장 공정은 써멀 버짓(thermal budget)이 높기 때문에 도핑 농도에 따라서는 폴리실리콘 보다 낮은 도핑농도를 가짐에도 불구하고 인(P)이 기판 접합영역으로 확산하는 양상이 크게 나타날 수 있으며, 그래서, 오히려 리프레쉬 특성을 악화시킬 소지를 안고 있다.
결국, 택 공정에 대한 새로운 기술은 리프레쉬 특성 향상 및 전류구동능력을 높이기 위해 써멀 버짓(thermal budget)이 낮으면서도 기판과의 계면 특성이 우수한 플러그 구조가 요구된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 써멀 버짓이 낮으면서도 플러그와 기판간의 계면 특성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 소정의 하부 구조물을 덮도록 전면 상에 층간절연막이 형성된 실리콘 기판을 제공하는 단계; 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀에 의해 노출된 기판 표면을 건식 및 습식 세정하는 단계; 상기 세정된 기판 결과물을 200∼ 600℃의 온도 및 1mTorr∼9Torr의 압력에서 수소 플라즈마 처리하여 기판 계면에 있는 자연산화막을 제거하는 단계; 상기 층간절연막 상에 콘택홀을 매립하도록 실리콘층을 증착함과 동시에 열에 의해 기판 계면에 에피 실리콘층을 성장시키는 단계; 및 상기 층간절연막이 노출되도록 상기 실리콘층을 에치백하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법을 제공한다.
여기서, 상기 수소 플라즈마 처리는 수소 가스에 질소 가스를 함께 첨가하여 수행하며, 상기 수소 가스와 질소 가스의 유량은 각각 20∼500sccm 및 0∼2000sccm 정도로 한다. 상기 수소 플라즈마 처리는 파워로서 마이크로웨이브를 500∼2000W 정도 인가하고, 기판 바이어스(bias)는 20V 이하로 인가하여 수행한다.
상기 수소 플라즈마 처리는 수소 가스에 아르곤(Ar), 헬륨(He) 및 네온(Ne)으로 구성된 그룹으로부터 선택되는 어느 하나의 불활성 가스를 함께 첨가하여 수행할 수도 있다.
상기 실리콘층을 증착하는 단계는, 상기 수소 플라즈마 처리하는 단계 후 진공도를 유지하여 진행하며, 530∼650℃의 온도에서 DCS와 H2 및 PH3 가스를 사용하여 수행한다.
또한, 본 발명은, 소정의 하부 구조물을 덮도록 전면 상에 층간절연막이 형성된 실리콘 기판을 제공하는 단계; 상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀에 의해 노출된 기판 표면을 건식 및 습식 세정하는 단계; 상기 세정된 기판 결과물을 200∼600℃의 온도 및 1mTorr∼9Torr의 압력에서 수소 플라즈마 처리하여 기판 계면에 있는 자연산화막을 제거하는 단계; 상기 콘택홀을 포함한 층간절연막 상에 소정 두께로 하부 도프트 에피 실리콘층을 증착하는 단계; 상기 콘택홀을 매립하도록 상기 하부 도프트 에피 실리콘층 상에 상부 도프트 실리콘층을 증착하는 단계; 및 상기 층간절연막이 노출되도록 상기 상부 도프트 실리콘층과 하부 도프트 에피 실리콘층을 에치백하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법을 제공한다.
여기서, 상기 수소 플라즈마 처리는 수소 가스에 질소 가스를 함께 첨가하여 수행하며, 상기 수소 가스와 질소 가스의 유량은 각각 20∼500sccm 및 0∼2000sccm 정도로 한다. 상기 수소 플라즈마 처리는 파워로서 마이크로웨이브를 500∼2000W 정도 인가하고, 기판 바이어스(bias)는 20V 이하로 인가하여 수행한다.
상기 수소 플라즈마 처리는 수소 가스에 아르곤(Ar), 헬륨(He) 및 네온(Ne)으로 구성된 그룹으로부터 선택되는 어느 하나의 불활성 가스를 함께 첨가하여 수행할 수 있다.
상기 하부 도프트 에피 실리콘층을 증착하는 단계는, 상기 수소 플라즈마 처리하는 단계 후 진공도를 유지하여 진행한다.
상기 하부 도프트 에피 실리콘층은 530∼650℃의 온도에서 DCS와 H2 및 PH3 가스를 사용하여 50∼300Å 두께로 증착하며, 상기 PH3 가스 유량은 10∼200sccm 정도로 한다.
상기 상부 도프트 실리콘층은 600∼700℃의 온도에서 1500∼2500Å의 두께로 증착한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면 다음과 같다.
에피 실리콘층을 콘택 물질로 사용할 경우, 써멀 버짓 문제의 해결이 반드시 필요하다. 따라서, 본 발명은 에피 실리콘층의 성장 전, 자연산화막을 제거하기 위한 전처리 공정을 종래의 수소 베이크, 즉, 수소 열처리에서 수소 플라즈마 처리로 대체한다.
이 경우, 플라즈마에 의하여 활성화된 수소에 의해 계면의 자연산화막을 효과적으로 제거할 수 있을 뿐만 아니라, 공정 온도를 종래의 800℃ 이상에서 600℃ 이하로 낮출 수 있어서 본 발명은 써멀 버짓의 문제를 해결할 수 있게 된다.
또한, 기판과의 계면에 에피 실리콘층을 성장시킴으로써 본 발명은 계면 특성을 개선시켜 콘택저항을 감소시킬 수 있고, 그리고, 리프레쉬 특성 저하를 방지할 수 있다.
자세하게, 도 1a 내지 도 1e는 본 발명의 실시예에 따른 콘택 플러그 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 액티브 영역을 한정하는 소자분리막(2)과 게이트(3) 및 접합영역(4)이 형성되고, 그리고, 이들을 덮도록 전면 상에 층간절연막(5)이 형성된 실리콘 기판(1)을 마련한다. 그런다음, 상기 층간절연막(5)을 식각하여 비트라인 콘택 및 스토리지 노드 콘택을 형성하기 위한 콘택홀(6)을 형성한다.
도 1b를 참조하면, 기판 결과물에 대해 건식 및 습식 세정을 차례로 행하여 콘택홀(6)에 의해 노출된 기판 표면에 존재하는 잔류산화물이나 식각 잔류물 등을 제거한다.
도 1c를 참조하면, 상기 기판 결과물을 반응기 내에 장입시킨 상태에서 200∼600℃ 정도의 온도 및 1mTorr∼9Torr의 압력에서 수소 및 질소의 혼합 가스로 플라즈마 처리하여 기판 결과물을 반응기 내에 장입시키는 과정에서 기판 표면에 발생된 자연산화막을 제거한다. 이때, 상기 수소 가스 및 질소 가스의 유량은 각각 20∼500sccm 및 0∼2000sccm 정도로 하며, 파워로서 마이크로웨이브를 500∼2000W 정도 인가하고, 그리고, 기판 바이어스(bias)는 기판 손상을 방지하기 위해 20V 이하로 낮게 인가한다.
여기서, 상기 플라즈마 처리는 수소만을 사용하여 플라즈마를 형성하여도 효과적이지만, 플라즈마 밀도를 높이기 위해 질소를 혼합하여 플라즈마를 형성하는 경우, 비슷한 세정 효과를 보이면서 더 효율적이다.
특히, 종래의 수소 열처리는 800℃ 이상의 높은 온도를 필요로 하기 때문에 써멀 버짓을 낮추는 데 한계가 있지만, 본 발명은 수소 및 질소의 혼합 가스를 이용한 플라즈마 처리를 행함으로써 공정 온도를 200∼600℃ 정도로 낮출 수 있고, 그래서, 써멀 버짓을 줄일 수 있다.
도 1d를 참조하면, 플라즈마 처리가 이루어진 상기 기판 결과물을 Si 증착 반응기로 이동시킨다. 이때, 수소 및 질소 플라즈마 반응기에서 Si 증착 반응기로 이동하는 동안에는 진공도가 유지되도록 한다.
그런다음, Si 증착 반응기 내에서 콘택홀(6) 및 층간절연막(5) 상에 실리콘층(7)을 증착한다. 이때, 상기 실리콘층(7)의 증착은 530∼650℃의 온도에서 소오스 가스로서 DCS(dichlorosilane : SiCl2H2) 가스를 이용하고, 반응 가스로서 H2 가스를 이용하며, 도핑 가스로서 PH3 가스를 이용하여 증착한다. 도핑 가스인 PH3 가스의 유량은 0∼100sccm 정도로 조절한다.
여기서, 상기 실리콘층(7)이 증착되는 동안 열(thermal)에 의하여 상기 실리콘층(7)의 하부, 즉, 기판 접합영역(4) 표면 상에는 에피 실리콘층(8)이 형성되며, 상기 에피 실리콘층(8)은 열에 의해 계속적으로 성장하게 된다. 반면, 상기 층간절연막(5) 상에서는 다결정 실리콘층이 성장하게 되는데, 이러한 다결정 실리콘층은 후속에서 에치백(etchback)에 의해 제거된다.
도 1e를 참조하면, 층간절연막(5)이 노출되도록 실리콘층을 에치백 또는 CMP (Chemical Mechanical Polishing)하고, 이를 통해, 콘택 플러그(10)를 형성한다.
전술한 본 발명의 방법에 따르면, 플러그 물질로서 실리콘층을 이용하되, 플러그와 기판간의 계면에 에피 실리콘층이 형성되어져 있으므로, 계면 특성의 향상을 통해 콘택저항을 낮출 수 있고, 아울러, 리프레쉬 특성 또한 향상시킬 수 있다.
또한, 계면 산화막을 제거하기 위한 전처리 공정을 수행함에 있어, 본 발명은 800℃ 이상의 공정 온도를 필요로하는 수소 베이크, 즉, 수소 열처리 대신에 수소와 질소의 혼합 가스를 이용하여 플라즈마 열처리를 수행함으로써 공정 온도를 200∼600℃ 정도로 낮출 수 있으며, 따라서, 써멀 버짓을 줄일 수 있어 소자 특성 및 신뢰성 또한 확보할 수 있다.
결국, 본 발명의 방법은 계면 특성을 유지하면서도 써멀 버짓을 낮출 수 있으므로, 콘택저항 및 리프레쉬 특성을 크게 향상시킬 수 있다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 콘택 플러그 형성방법을 설명하기 위한 공정 단면도들이다. 여기서, 각 도면에 대한 설명은 이전 실시예와 상이한 부분에 대해서만 하도록 한다.
도 2a를 참조하면, 수소 및 질소의 혼합 가스를 이용하여 플라즈마 열처리를 수행한 기판 결과물을 Si 증착 반응기 내에 장입시킨다. 그런다음, 콘택홀(6)을 포함한 층간절연막(5) 상에 DCS와 H2 및 PH3 가스를 이용하여 530∼650℃의 온도에서 하부 도프트 에피 실리콘층(7a)을 얇게, 바람직하게, 50∼300Å 두께로 증착시킨다. 이때, 상기 PH3 가스의 유량은 저항 감소를 위해 10∼200sccm 정도로 한다.
여기서, 상기 하부 도프트 에피 실리콘층(7a)의 증착시에는 공정 온도가 비교적 낮으므로, 증착된 에피 실리콘층 전체가 단결정화되지 않을 수도 있으며, 증착 속도는 낮다.
도 2b를 참조하면, DCS 가스와 H2 가스 및 PH3 가스를 이용하여 600∼700℃의 온도에서 하부 도프트 에피 실리콘층(7a) 상에 상부 도프트 에피 실리콘층(7b)을 콘택홀(6)을 매립시키는 두께, 바람직하게, 1500∼2500Å 두께로 증착한다. 이때, 상대적으로 높은 증착 온도로 인해 하부 에피 실리콘층(7a)의 일부 남아있는 비정질층은 고상결정화를 통해 단결정의 에피 실리콘층으로 변화된다. 상기 상부 도프트 에피 실리콘층(7b)은 증착 온도가 높은 것과 관련해서 높은 증착 속도를 나타내며, 완전한 다결정 실리콘층으로 형성된다.
이후, 도시하지는 않았으나, 층간절연막(5)이 노출되도록 상부 도프트 에피 실리콘층(7b)과 하부 도프트 에피 실리콘층(7a)을 에치백 또는 CMP하고, 이를 통해, 콘택플러그(10a)를 형성한다.
이 실시예에 따른 콘택 플러그 형성방법 또한 기본적으로 전처리 공정을 수소와 질소의 혼합 가스를 이용하여 플라즈마 처리하므로, 이때의 공정 온도를 종래 보다 낮은 600℃ 이하로 낮출 수 있으며, 이에 따라, 써멀 버짓을 줄일 수 있다.
또한, 기판과의 계면에 에피 실리콘층을 성장시키는 것과 관련해서 계면 특성을 높일 수 있어서 콘택저항을 낮출 수 있음은 물론 리프레쉬 특성 저하도 방지할 수 있다.
한편, 전술한 실시예들에서는 수소와 질소의 혼합 가스를 이용하여 플라즈마 처리를 수행하였지만, 상기 질소 가스 대신에 다른 불활성 가스(inert gas), 예컨데, 아르곤(Ar), 헬륨(He) 또는 네온(Ne) 등을 사용하여 플라즈마 처리를 수행하는 것도 가능하다.
이상에서와 같이, 본 발명은 기판과의 계면에 에피 실리콘층이 성장되도록 함으로써 콘택저항을 낮출 수 있으며, 이에 따라, 리프레쉬 특성 또한 향상시킬 수 있다.
또한, 본 발명은 계면 산화막을 제거하기 위한 전처리 공정을 600℃ 이하의 비교적 낮은 온도에서 진행함으로써 써멀 버짓을 줄일 수 있으며, 이에 따라, 소자 특성 및 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있으며, 그러므로, 이하 특허청구범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (17)

  1. 소정의 하부 구조물을 덮도록 전면 상에 층간절연막이 형성된 실리콘 기판을 제공하는 단계;
    상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀에 의해 노출된 기판 표면을 건식 및 습식 세정하는 단계;
    상기 세정된 기판 결과물을 200∼600℃의 온도 및 1mTorr∼9Torr의 압력에서 수소 플라즈마 처리하여 기판 계면에 있는 자연산화막을 제거하는 단계;
    상기 층간절연막 상에 콘택홀을 매립하도록 실리콘층을 증착함과 동시에 열에 의해 기판 계면에 에피 실리콘층을 성장시키는 단계; 및
    상기 층간절연막이 노출되도록 상기 실리콘층을 에치백하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  2. 제 1 항에 있어서, 상기 수소 플라즈마 처리는 수소 가스에 질소 가스를 함께 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  3. 제 2 항에 있어서, 상기 수소 가스와 질소 가스의 유량은 각각 20∼500sccm 및 0∼2000sccm으로 하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  4. 제 1 항에 있어서, 상기 수소 플라즈마 처리는 파워로서 마이크로웨이브를 500∼2000W 정도 인가하고, 기판 바이어스(bias)는 20V 이하로 인가하여 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  5. 제 1 항에 있어서, 상기 수소 플라즈마 처리는 수소 가스에 아르곤(Ar), 헬륨(He) 및 네온(Ne)으로 구성된 그룹으로부터 선택되는 어느 하나의 불활성 가스를 함께 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  6. 제 1 항에 있어서, 상기 실리콘층을 증착하는 단계는, 상기 수소 플라즈마 처리하는 단계 후 진공도를 유지하여 진행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  7. 제 1 항에 있어서, 상기 실리콘층은 530∼650℃의 온도에서 DCS와 H2 및 PH3 가스를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  8. 소정의 하부 구조물을 덮도록 전면 상에 층간절연막이 형성된 실리콘 기판을 제공하는 단계;
    상기 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀에 의해 노출된 기판 표면을 건식 및 습식 세정하는 단계;
    상기 세정된 기판 결과물을 200∼600℃의 온도 및 1mTorr∼9Torr의 압력에서 수소 플라즈마 처리하여 기판 계면에 있는 자연산화막을 제거하는 단계;
    상기 콘택홀을 포함한 층간절연막 상에 소정 두께로 하부 도프트 에피 실리콘층을 증착하는 단계;
    상기 콘택홀을 매립하도록 상기 하부 도프트 에피 실리콘층 상에 상부 도프트 실리콘층을 증착하는 단계; 및
    상기 층간절연막이 노출되도록 상기 상부 도프트 실리콘층과 하부 도프트 에피 실리콘층을 에치백하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  9. 제 8 항에 있어서, 상기 수소 플라즈마 처리는 수소 가스에 질소 가스를 함께 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  10. 제 9 항에 있어서, 상기 수소 가스와 질소 가스의 유량은 각각 20∼500sccm 및 0∼2000sccm으로 하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  11. 제 8 항에 있어서, 상기 수소 플라즈마 처리는 파워로서 마이크로웨이브를 500∼2000W 정도 인가하고, 기판 바이어스(bias)는 20V 이하로 인가하여 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  12. 제 8 항에 있어서, 상기 수소 플라즈마 처리는 수소 가스에 아르곤(Ar), 헬륨(He) 및 네온(Ne)으로 구성된 그룹으로부터 선택되는 어느 하나의 불활성 가스를 함께 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  13. 제 8 항에 있어서, 상기 하부 도프트 에피 실리콘층을 증착하는 단계는, 상기 수소 플라즈마 처리하는 단계 후 진공도를 유지하여 진행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  14. 제 8 항에 있어서, 상기 하부 도프트 에피 실리콘층은 530∼650℃의 온도에서 DCS와 H2 및 PH3 가스를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  15. 제 14 항에 있어서, 상기 하부 도프트 에피 실리콘층은 50∼300Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  16. 제 14 항에 있어서, 상기 PH3 가스 유량은 10∼200sccm으로 하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  17. 제 8 항에 있어서, 상기 상부 도프트 실리콘층은
    600∼700℃의 온도에서 1500∼2500Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
KR1020030084313A 2003-11-26 2003-11-26 반도체 소자의 콘택 플러그 형성방법 KR100668821B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030084313A KR100668821B1 (ko) 2003-11-26 2003-11-26 반도체 소자의 콘택 플러그 형성방법
US10/984,494 US7049230B2 (en) 2003-11-26 2004-11-09 Method of forming a contact plug in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084313A KR100668821B1 (ko) 2003-11-26 2003-11-26 반도체 소자의 콘택 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20050050713A KR20050050713A (ko) 2005-06-01
KR100668821B1 true KR100668821B1 (ko) 2007-01-16

Family

ID=38666044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084313A KR100668821B1 (ko) 2003-11-26 2003-11-26 반도체 소자의 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100668821B1 (ko)

Also Published As

Publication number Publication date
KR20050050713A (ko) 2005-06-01

Similar Documents

Publication Publication Date Title
TWI255012B (en) Method of manufacturing a flash memory cell
US6933228B2 (en) Method of manufacturing of contact plug in a contact hole on a silicon substrate
KR100637689B1 (ko) 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법
KR100446316B1 (ko) 반도체장치의 콘택플러그 형성 방법
KR100637690B1 (ko) 고상에피택시 방식을 이용한 반도체소자 및 그의 제조 방법
KR100460066B1 (ko) 반도체소자의 제조방법
KR100603588B1 (ko) 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
KR20020083770A (ko) 반도체 소자의 콘택 플러그 형성방법
US20020179996A1 (en) Semiconductor device having a nitride barrier for preventing formation of structural defects
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
US6720233B2 (en) Process for producing trench insulation in a substrate
KR100517328B1 (ko) 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100668821B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20050000059A (ko) 반도체 소자의 제조방법
KR101162258B1 (ko) 반도체소자의 콘택 형성 방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100650715B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
KR100681208B1 (ko) 이중층 구조의 랜딩플러그콘택을 구비하는 반도체 소자 및그의 제조 방법
KR20050104824A (ko) 반도체 소자의 금속 실리사이드 콘택 형성방법
KR100854896B1 (ko) 플래시 메모리 소자의 제조 방법
KR20010066393A (ko) 박막 트랜지스터의 제조방법
KR20060000585A (ko) 반도체 소자의 콘택플러그 형성방법
KR100691937B1 (ko) 반도체 소자의 제조 방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee