JP2002134747A - ホットキャリアエージング緩和のための低温プロセス - Google Patents

ホットキャリアエージング緩和のための低温プロセス

Info

Publication number
JP2002134747A
JP2002134747A JP2001223727A JP2001223727A JP2002134747A JP 2002134747 A JP2002134747 A JP 2002134747A JP 2001223727 A JP2001223727 A JP 2001223727A JP 2001223727 A JP2001223727 A JP 2001223727A JP 2002134747 A JP2002134747 A JP 2002134747A
Authority
JP
Japan
Prior art keywords
layer
hydrogen
semiconductor
forming
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001223727A
Other languages
English (en)
Inventor
Yi Ma
マ イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2002134747A publication Critical patent/JP2002134747A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 本発明はホットキャリヤ注入を軽減する構造
及びプロセスを提供する。 【解決手段】 半導体デバイスは、１パーセント以上の
拡散しうる水素をその中に有する絶縁性材料の層を含
む。一実施例において、半導体デバイスは第１の表面を
有する単結晶シリコン半導体材料の第１の層を有する。
第１の表面に沿って形成された第２の層は、シリコン酸
化物を含む。第１及び第２の層間の界面は、１０１０ｃ
ｍ−２ｅＶより低い界面トラップ密度を持つことを特徴
とする。デバイスはシリコン窒化物及び少なくとも５原
子パーセントの水素を含む第３の層を含んでもよい。

Description

【発明の詳細な説明】
【０００１】本発明の分野 本発明は半導体デバイス中への絶縁性材料の低温形成及
びホットキャリヤ劣化の軽減法に関する。
【０００２】本発明の背景 金属−酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）
は、半導体製品で、広く用いられている。これらデバイ
スの信頼性が高く安定な動作は、導電性チャネル領域上
の高品質ゲート誘電体の不活性化に、一部分依存する。
従来、大きな関心は、界面で十分不活性化されたシリコ
ン結合を有する能動半導体デバイス層上の高品質熱成長
二酸化シリコンゲート層の形成に向けられてきた。すな
わち、界面に沿って使えるシリコン結合の全てが、酸素
及び水素と結合すべきである。そうでなければ、いわゆ
る未結合手が界面トラップ欠陥を形成し、それらがデバ
イス速度を下げ、閾値電圧を上げ、デバイス寿命を短く
する。これらの未結合手を終端するプロセスは、不活性
化として知られる。一般に、たとえば窒素雰囲気中１０
パーセントの水素中、４２５Ｃにおいて２時間といった
フォーミングガスアニールが効果がある。水素の同位元
素はゲート誘電体及びチャネル領域の界面におけるより
安定な構成要素と信じられているが、質量が大きいた
め、そのような物質を拡散させることは、より困難であ
った。たとえば、重水素を基本としたフォーミングガス
での不活性化は、４５０Ｃで１０時間のアニールを必要
とする可能性がある。
【０００３】最近、そのようなアニールを圧力下で行う
と、水素又は重水素を酸化物−チャネル界面により効果
的に拡散させられることが、決定的となった。本出願人
に権利がある３／８／００出願の米国特許出願第０９／
５２１，２６８号を参照のこと。得られる拡散により、
たとえば数分といった比較的速い不活性化手段が実現す
る。ゲート誘電体−チャネル界面における適切な不活性
化により、未結合手に付随した目前の問題は除かれる
が、ホットキャリヤ（電子又は正孔）がチャネル領域を
通ってトランジスタソース領域から移動するにつれ、不
活性化された酸化物層が劣化することは除かない。すな
わち、動作中、ゲート誘電体−チャネル界面に沿って著
しく動的なホットキャリヤの衝突が起るため、Ｓｉ−Ｈ
結合の切断と先に述べた界面トラップ欠陥の生成が起
る。そのような水素の脱離によって、トランジスタ動作
は徐々に劣化する。一般に、ホットキャリヤ注入は半導
体デバイスの有用な寿命を制限し続ける。
【０００４】本発明の要約 本発明に従うと、半導体デバイスは中に拡散可能な水素
を１パーセント以上有する絶縁性材料の層を含む。
【０００５】また、第１の表面を有し、シリコンを含む
単結晶半導体材料の第１の層を有する半導体デバイス
も、明らかにされている。第１の表面に沿って形成され
た第２の層は、主としてシリコン酸化物を含む。第１及
び第２の層間の界面は、１０１ ０ｃｍ−２ｅＶより低い
継続的な界面トラップ密度を特徴とする。デバイスはシ
リコン窒化物及び少なくとも５原子パーセントの水素を
含む第３の層を含んでもよい。
【０００６】好ましい実施例において、半導体デバイス
は電界効果トランジスタ導電性領域を有する半導体材料
の第１の層を含み、導電層が電界効果トランジスタゲー
トとして動作するよう、チャネル領域上に配置される。
チャネル領域を少なくとも導電層の一部から、電気的に
絶縁するために、誘電体層が配置され、第１の層上に形
成された絶縁性領域は、１原子パーセント以上の水素を
含む。水素は重水素を含んでもよく、絶縁性領域はシリ
コン及び窒素を含んでよい。
【０００７】高温プロセス及びホットキャリヤ注入に付
随した問題を解決するために、半導体材料及び絶縁性材
料で形成される型の１ないし複数の電界効果トランジス
タを有する半導体デバイスを動作させるための方法が、
明らかにされている。本発明の一実施例において、絶縁
性材料は主としてシリコン、窒素及び少なくとも１パー
セントの水素から成る層を堆積させるため、シランをア
ンモニアと反応させることにより、半導体デバイス上に
形成する。
【０００８】半導体デバイス中のホットキャリヤ劣化を
軽減する１つの方法は、１パーセント以上の水素を含む
材料の層をデバイス上に形成し、層から水素をある程度
拡散させるため、活性化エネルギーを与えることを含
む。活性化エネルギーにより、デバイス中の半導体層を
通って電流が流れる可能性がある。
【０００９】詳細な記述 本発明の説明を容易にするため、いくつかの付随した考
え及び関連する用語について議論する。
【００１０】半導体デバイスというのは、バイポーラ又
は電界効果トランジスタの形成に適した任意の型の半導
体材料を含む基体を意味し、基体は１ないし複数のトラ
ンジスタが全体又は一部を果す電気的機能をもつ。半導
体デバイスには、すべての種類の集積回路とともに、個
別のトランジスタが含まれる。
【００１１】ここで用いられるシリコン窒化物層という
のは、主としてＳｉ３Ｎ４の形である母体中にシリコン
及び窒素を含む層を意味する。しかし、そのような層は
保持されている水素に対し、弱い結合位置を作りうる欠
陥領域を含む可能性がある。
【００１２】能動領域というのは、半導体デバイスの活
性部分を意味する。電界効果トランジスタ（ＦＥＴ）の
場合、これはソース、ドレイン又はチャネル領域あるい
はこれらの任意の組合せでよい。
【００１３】水素というのは任意のあるいはすべての分
子となっている元素水素及び１の原子番号をもつすべて
の同位元素を含む原子形を意味する。記号Ｈは約１原子
質量単位の原子質量をもつ水素の同位体を意味する。記
号Ｄは約２原子質量単位の原子質量をもつ同位体重水素
を意味する。
【００１４】拡散可能な水素というのは、活性化エネル
ギーを与えることにより、固体層から放出できる水素を
意味する。そのような活性化エネルギーは、電磁的、化
学的あるいは固体層中及び周囲の温度を上げるといった
熱的なものでよい。活性化の機構は弱い結合から拡散物
質を分解するか、熱拡散速度を増すため、単に十分なエ
ネルギーを供給することでよい。十分な活性化エネルギ
ーによる固体層からゲート誘電体とチャネル領域の界面
への水素のそのような拡散は、界面を最初に不活性化す
るのに十分で、あるいはデバイス動作中、ホットキャリ
ヤ劣化から生じるトラップを除去する。一般に、ＦＥＴ
を有するデバイスの製造中、本発明はチャネル領域とゲ
ート誘電体の界面における正味のトラップを減少させ
る。
【００１５】従来、ゲート誘電体とチャネル領域の界面
又はその近くに蓄積できる水素の量は、実際に未結合手
を不活性化する原子の数に、本質的に限られてきた。こ
の界面又はその近くにより高濃度の水素を供給すること
により、デバイス動作中（ホットキャリヤ衝突による）
界面トラップ欠陥の生成を打ち消すため、不活性化を続
け、それによって半導体デバイスの寿命は、より長くな
る。たとえば高圧水素アニールによる高温処理の後、界
面に水素原子を拡散させる従来の技術は、最初の不活性
化の目的に対しては効果的であるが、界面周辺に形成さ
れる各種層中の最小の体積割合（恐らく１パーセント以
下）の水素を供給するだけである。
【００１６】図１を参照すると、本発明の一実施例に従
って作製される半導体構造（１０）の部分的な断面図が
示されている。ＦＥＴ（１２）が、一対の分離領域（１
６）間で、単結晶シリコン層（１４）に沿って形成され
ている。ＦＥＴは一対のソース／ドレイン領域（１
８）、チャネル領域（２０）、ゲート誘電体（２２）、
たとえば多結晶シリコンを含むゲート導電体（２４）及
び層（２４）上にその場形成されたタングステンシリサ
イドである金属シリサイド層（２６）を含む。従来、ゲ
ート誘電体（２２）は熱成長させた二酸化シリコンを含
む。あるいは、誘電体（２２）は以下の任意のものを含
んでよい。ＳｉｘＮｙ，ＳｉＯ２／Ｓｉ３Ｎ ２．又はＳ
ｉＯ２／ＳｉＯｘＮｙ．他の酸化物の変形も適する可能
性があり、誘電体材料は層の物理的又は電気的特性を変
える物質をドープしてもよい。
【００１７】層（２２，２４）及び（２６）は図中で一
般的に参照数字（３０）で示したゲート構造を含む。ゲ
ート構造（３０）は更に、それぞれ酸化物層（３６）及
び窒化物層（３８）を含む従来のように形成された一対
の側壁スペーサ要素（３４）を含む。誘電体層（４０）
がトランジスタ（１２）上に堆積され、ソース／ドレイ
ン領域（１８）の１つの対する接触（４２）の例が、示
されている。そのような接触は、Ｗを含む金属系で従来
通りに形成されるが、たとえばＣｏＳｉのような他の金
属も適している。
【００１８】メタライゼーション層の形成には、たとえ
ば金属削減エッチング又は電解メッキ及び不活性化によ
るダマシン形成が続く。デュアルダマシン構造が図１に
示されており、たとえば電解メッキ銅の複数の金属レベ
ル（４４）を有し、部分（４６）を通して相互に接続さ
れ、誘電体材料のレベル（４８）は金属レベル（４４）
間の分離をしている。誘電体レベル（４８）はそれぞれ
堆積させた誘電体材料の複数の部分層を含んでよく、こ
れら誘電体材料のあるもの又は全ては、従来の高密度シ
リコン酸化物に比べ、比較的低い誘電率をもつ型でよ
い。ダマシンメタライゼーション構造の従来の形成につ
いての詳細は、ジェイ・エル・イエー（Ｊ．Ｌ．Ｙｅ
ｈ）ら、“逆ピラープロセス：１ ＶＬＳＩにおける相
互接続の新しい方式、”エイティーアンドティー・テク
ニカル・メモランダム（ＡＴ＆Ｔ Ｔｅｃｈｎｉｃａｌ
Ｍｅｍｏｒａｎｄｕｍ）５２１６８−８７１２０４−
３０ＴＭ，１９８７：シー・ダヴリュ・カアンタ（Ｃ．
Ｗ．Ｋａａｎｔａ）ら、“デュアル・ダマシン：ＵＬＳ
Ｉワイヤ技術，”１９９１ ＩＥＥＥ ＶＬＳＩ マル
チレベル相互接続コンファレンス，１４４頁；イー・バ
ース（Ｅ．Ｂａｒｔｈ）ら，“０．１８相互接続用銅及
びフッ化シリケートガラスの集積，”２０００国際相互
接続技術コンファレンス，２１９頁．ここに具体的に述
べられていない作製上の点については、構造（１０）を
生成するために、各種の良く知られた作製工程の任意の
組合せを選択してよい。プロセス設計についての具体的
な選択は、特にデバイス形状、充填密度及び動作要件に
依存する。
【００１９】作製の詳細の以下の記述は、構造（１０）
の例である。図２において、シリコン酸化物の層（５
０）が、ゲート構造（３０）及びシリコン層（１４）の
部分上に、低圧化学気相堆積（ＬＰＣＶＤ）により堆積
されている。次に、層（５０）を非等方的にエッチング
すると、第１のスペーサ要素（３６）が形成される。図
３を参照のこと。これは従来のＣＦ４／ＣＨＦ３／Ａｒ
を含むプラズマエッチングで行ってよい。層（５０）の
部分（５２）が分離領域（１６）の周囲に残っているこ
とに注意すべきである。次に、低温でシリコン窒化物層
（５６）を堆積させる。図４を参照のこと。これは以下
のように、シラン又は重水素化シラン（ＳｉＤ４）で堆
積させるのが好ましい。
【表１】 より一般的には、反応は以下の範囲のいずれかに従って
進むが、なお他の変更も考えられる。
【表２】
【００２０】シリコン窒化物層（５６）中の水素濃度を
高くするためには、ＮＨ３濃度はシランに対し高くし、
反応温度は７５０Ｃ以下にすべきである。この方式によ
ると、得られる窒化物層中の水素濃度は、原子重量で５
原子パーセントを越すことができる。ＳｉＨｘＤｙ又は
ＳｉＨ４とＳｉＨｘＤｙの混合物も反応するが、窒化物
層中の最大重水素濃度は、十分重水素を加えたシランを
用いることによって得られる。
【００２１】一般に、反応は次のように表わされる。 ＳｉＨｘＤｙ＋ＮＨ３→Ｓｉ３Ｎ４＋（Ｘ＋３）Ｈ＋Ｄ
ｙ
【００２２】反応プロセス中のアンモニアに対するＳｉ
ＨｘＤｙの相対的な比率は、得られるシリコン窒化物層
中の拡散種の正味の体積濃度に影響を与える。反応物質
の相対的な流れを変えることにより、堆積した層中の拡
散種の濃度は、本質的に上昇する。１０ないし１５原子
パーセント又はそれ以上のＳｉ３Ｎ４層中の水素濃度を
実現することが可能である。表３参照
【表３】
【００２３】あるいは、反応はシランの複数の物質を含
んでもよい。 ＳｉＮ４＋ＳｉＤ４＋ＮＨ３→Ｓｉ３Ｎ４＋Ｈ＋Ｄ
【００２４】たとえば、シランの６％を十分重水素化す
ると、シリコン窒化物中の正味の水素濃度は、３ないし
５原子パーセントで、一方シリコン窒化物中の正味の重
水素濃度は、２ないし５原子パーセントになる。シラン
の７６パーセントを十分重水素化すると、堆積したシリ
コン窒化物層中の水素及び重水素の濃度は、たとえば５
原子パーセントと等しくなる。
【００２５】反応には１ないし複数の重水素化アンモニ
ア種を加えることもできる。たとえば、 ＳｉＨｘＤ４−ｘ＋ＮＨｙＤ３−ｙ→Ｓｉ３Ｎ４＋Ｈ２
＋Ｄ２ 得られるシリコン窒化物層中の水素は、Ｓｉ及びＮ原子
に弱く結合する。
【００２６】シリコン窒化物層（５６）はたとえばＣ２
Ｆ６／Ｏ２とそれに続くＡｒ／ＣＨＦ３で非等方的にエ
ッチングされ、層（５６）の一部分（５８）を有する第
２の側壁要素（３８）ができ、分離領域（１４）及び部
分（５２）上には残る。図５参照
【００２７】図１−５の実施例に関して、本発明の利点
は、５５０ないし７００Ｃの範囲の温度で、上述の化学
により、窒化物層（５６）が形成され、要素（３８）が
得られることである。この反応はたとえばジクロルシラ
ン及びアンモニアの７５０−８００Ｃ、４００ｍＴｏｒ
ｒ、約２時間という従来のＬＰＣＶＤ炉プロセスより、
本質的に低い温度で、より短い時間で行われる。低い反
応温度のため、ソース／ドレインドーパントの好ましく
ない拡散が避けられる。たとえば多層メタライゼーショ
ンプロセス中の誘電体層の形成といったその後のより低
温（４００Ｃ−５００Ｃ）プロセス中、堆積した層（５
６）からゲート誘電体（２２）及び層（１４）の能動電
界効果トランジスタ領域へ、自由な水素が本質的に拡散
する十分な活性化エネルギーがある。その結果、ゲート
誘電体（２２）は別のアニールの必要なく、不活性化さ
れる。より一般的には、ゲート誘電体とチャネル領域間
の界面は、半導体デバイス中の層から、拡散しうる水素
を放出する活性化エネルギーを与えることにより、不活
性化される。
【００２８】シリコン窒化物層中の拡散しうる水素を有
する本発明の実施例について、特定の理論に限定されな
いが、原子水素は層中の欠陥に付随した比較的弱い結合
位置に保持されていると確信される。シリコン窒化物層
及び能動デバイス領域中の５０Ｃ以上の温度で、拡散し
うる水素がチャネル領域とゲート誘電体の界面へ、たと
えば２０ｎｍ以下といった最小の熱的移動を確実に起さ
せる十分な熱エネルギーがある。
【００２９】図１−５の実施例に従うと、シリコン窒化
物側壁スペーサ要素は、この低温反応で形成されるが、
他のシリコン窒化物層は、ゲート誘電体（２２）への水
素の本質的な拡散を起させるために、同じ又は同様の化
学で形成してもよい。たとえば、マイクロプロセッサを
含む回路デバイスの集積された要素として一般的に形成
される高密度ＳＲＡＭ回路において、トランジスタ構造
間の間隔は、しばしばいわゆる窒化物ライナの形成によ
り、減少させる。これはゲート構造に短絡することな
く、接触（４２）の形成を確実にするエッチング特性を
もつ。これは時には、自己整合接触と呼ばれる。図６を
参照。これは図１のトランジスタが、そのようなデバイ
ス構造（６０）中に組込まれたものを示す。ここで、同
様の参照数字は、他の図に関してすでに述べたものと同
様の要素又は形状を指すために、用いられている。加え
て、スペーサ形成後、半導体層（１４）上にシリコン酸
化物層（６０）が形成されており、シリコン窒化物層
（６２）がシリコン酸化物層（６０）上に形成されてい
る。
【００３０】層（６０）及び（６２）の適切な場所に、
窒化物層（６２）及び酸化物層（６０）をソース／ドレ
イン領域（１８）まで下へ貫いて、接触（４２）用の窓
がエッチングされる。本発明は表１の反応に従って、窒
化物層（６２）を堆積させることにより、図６の構造
（６０）に適用できる。
【００３１】同様に、図６の構造（６０）の作製工程
は、層（６０）及び（６２）の一連の堆積により、図５
の構造を形成する工程に続いてもよい。層（６０）はＴ
ＥＯＳ（テトラエチルオルトシリケート）の低圧化学気
相堆積（ＬＰＣＶＤ）により、約１００オングストロー
ム堆積させてよい。ＴＥＯＳは６５０Ｃ、４００ｍＴｏ
ｒｒで堆積してよい。次に、表１の仕様に従って、窒化
物層（６２）を堆積させる。層（６０）及び（６２）の
堆積の間に、ソース／ドレイン領域（１８）中にドーパ
ントを拡散させる目的で、急速熱アニールを行うのが一
般的である。次に、ホウ素及びリンドープシリケートガ
ラス（ＢＰＳＧ）を含む層（４０）を、４８０Ｃで堆積
させる。ＢＰＳＧは２００Ｔｏｒｒの反応容器圧力、酸
素中１０ないし１４パーセントオゾンで形成してよいＴ
ＥＯＳ堆積薄膜である。層（４０）は炉処理（窒素中７
７５Ｃで、３０分）で高密度化し、続いて化学−機械研
磨を行ってもよい。
【００３２】接触（４２）用開口を生成するエッチング
工程は、従来のフォトレジスト堆積、パターン形成及び
たとえばＣ２Ｆ６による反射防止被膜の除去で始る。Ｃ
４Ｆ ８／ＣＯ／Ａｒエッチング化学で、層（４０）を貫
いて、垂直な接触が形成される。これは窒化物層（６
２）上約１５００ｎｍで停止するよう時間を測ったエッ
チングである。残りの酸化物は、Ｃ４Ｆ８／ＣＨ２Ｆ２
／Ａｒ化学で貫通される（選択比＞３０：１）。開口は
ＣＨ２Ｆ２／Ｏ２／Ａｒ化学でシリコン窒化物層（６
２）を貫いて延びる。
【００３３】従来、従来の炉中でシラン及びアンモニア
からシリコン窒化物を形成すると、たとえば気体状態で
形成されたシリコン窒化物のクラスタのような気相反応
生成物の堆積を生じることが、知られている。本発明の
１つの特徴は、そのような堆積したクラスタを含まない
シリコン窒化物層が形成されることである。表に示され
た反応は、従来の炉の５パーセント以下のチャンバ体積
を通して行うのが、最も好ましい。望ましい反応流速で
は、アプライドマテリアルズ社、サンタクララ、カリフ
ォルニアから入手できるような単一ウエハプロセス装置
で行うと、そのようなクラスタ又は欠陥は堆積しない。
【００３４】より一般的には、シリコン窒化物層中のク
ラスタ形成を避けるため、チャンバ体積に対する反応流
量の比は、そのような反応生成物がチャンバから確実に
排気され、堆積表面又はその付近に形成された生成物の
みが、シリコン窒化物層を構成するように十分なもので
ある必要がある。このようにして、シラン及びアンモニ
アで、高品質の絶縁性薄膜が形成できる。表１の反応に
対する好ましいチャンバ体積は、２５００ｃｍ３であ
る。これによって、０．０４ｓｃｃｍ／ｃｍ３のチャン
バ体積に対するシラン流量比になる。より一般的には、
チャンバ体積に対するシラン流量比は、０．００２ｓｃ
ｃｍ／ｃｍ３ないし０．２ｓｃｃｍ／ｃｍ ３の範囲で、
チャンバ体積に対するアンモニアの流量比は、０．４ｓ
ｃｃｍ／ｃｍ３ないし２ｓｃｃｍ／ｃｍ３の範囲であ
る。
【００３５】固体層から能動領域へ水素を拡散させるこ
とにより、能動デバイス領域に付随した末結合手を不活
性化するための方法及び構造を示してきた。固体はシリ
コン窒化物ではなく（プラズマ促進化学気相堆積によ
り）シリコン酸化物で形成してもよい。 ＳｉＤ４＋２Ｎ２Ｏ→ＳｉＯ２＋２Ｎ２＋４Ｄ より一般的には ＳｉＨｘＤｙ＋２Ｎ２Ｏ→ＳｉＯ２＋２Ｎ２＋ＸＨ＋ｙ
Ｄ で、２００−４００Ｃで反応する。図１又は図６のＨＤ
Ｐ酸化物層（４０）を適当に形成してもよく、得られる
酸化物は１５体積パーセントと多くの重水素を含むこと
ができる。あるいは、たとえば図１の層（３６）のよう
な酸化物側壁スペーサを、上述の反応に従って形成して
よく、重水素を多く含む酸化物スペーサ要素が得られ
る。十分な活性化エネルギーで、重水素はいずれかの酸
化物からチャネル領域（２０）へ拡散できる。
【００３６】特定の理論には制限されないが、開示され
た実施例の場合、拡散しうる水素は活性化エネルギーを
熱的に与えることにより、固体層から解放されると確信
される。しかし、他の手段も考えられる。特に、その後
の低温プロセスが熱拡散により不活性化するのに不十分
な時に、考えられる。活性化エネルギーは最初、電磁
的、化学的、熱的又は他の形でよい。熱拡散は絶縁領域
及び能動領域が、５０Ｃないし１００Ｃの範囲の温度に
上ることにより起るが、１５０Ｃ又はそれ以上に達する
ことが好ましい。
【００３７】固体層に拡散しうる水素を与える重要な点
は、水素を解放する活性化エネルギーが、通常のデバイ
ス動作中得られることである。従って、チャネル領域と
ゲート誘電体層間の不活性化された界面のホットキャリ
ヤ劣化と反対の機構がある。ホットキャリヤ界面は、１
０１０ｃｍ−２ｅＶ以下の界面トラップ密度を持つと期
待できる。
【００３８】本発明について、わずか二、三の実施例を
あげて述べてきたが、ここで述べた原理は、各種の半導
体構造上に各種の方法で、本発明を実施するための基本
となるものである。ここでは述べられていないが、他の
構成も本発明の視野から離れない。本発明は特許請求の
範囲によってのみ、限定される。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第１の実施例を示す図である。
【図３】本発明の第１の実施例を示す図である。
【図４】本発明の第１の実施例を示す図である。
【図５】本発明の第１の実施例を示す図である。
【図６】本発明の別の実施例を示す図である。
【符号の説明】
１０ 半導体構造，構造 １２ ＦＥＴ，トランジスタ １４ シリコン層，層 １６ 分離領域 １８ ソース／ドレイン領域 ２０ チャネル領域 ２２ ゲート誘電体，層 ２４ ゲート導電体，層 ２６ 金属シリサイド層，層 ３０ ゲート構造 ３４ スペーサ要素 ３６ 酸化物層，スペーサ要素 ３８ 窒化物層，側壁要素，要素，層 ４０ 誘電体層，層 ４２ 接触 ４４ 金属レベル ４６ 部分 ４８ レベル ５０ 層 ５２ 部分 ５６ シリコン窒化物層，層 ５８ 一部分 ６０ シリコン酸化物層，層 ６２ シリコン窒化物層，層，窒化物層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA06 AA13 BA24 BA40 BA44 CA04 JA05 JA06 JA10 LA15 4M104 AA01 BB01 CC05 EE03 EE09 EE12 EE17 FF14 GG09 GG10 GG14 HH20 5F058 BA20 BD02 BD04 BD10 BF04 BF25 BJ02 BJ07 5F140 AA23 AC32 BA01 BD01 BD05 BD07 BD09 BD10 BE07 BF04 BF11 BF18 BG09 BG12 BG14 BG52 BG53 BJ07 BK21 BK27 CB01 CC07 CC12 CE07

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 材料の１つの層の一部から、水素を開放
    する工程を含み、前記１つの層は少なくとも１原子パー
    セントの水素を含む材料の複数の層を有する半導体デバ
    イス中の２つの材料間の界面を不活性化する方法。
  2. 【請求項２】 ２又はそれ以上の原子パーセント水素を
    含む絶縁層を堆積させるために、シランをアンモニアと
    反応させることにより、前記材料の１つの層を形成する
    工程を更に含む請求項１記載の方法。
  3. 【請求項３】 シランをアンモニアと反応させる工程
    は、ＳｉＨｘＤｙをＮＨ３と反応させ、ｘ及びｙはそれ
    ぞれゼロないし４で、ｘ＋ｙ＝４であることによって得
    られる請求項２記載の方法。
  4. 【請求項４】 反応は絶縁性材料の層中に、少なくとも
    ５原子パーセントの水素を与えるよう制御される請求項
    ２記載の方法。
  5. 【請求項５】 絶縁性材料の一部が、５原子パーセント
    以上の水素を保持するように、表２の条件に従って絶縁
    性材料を形成する工程を更に含む請求項２記載の方法。
  6. 【請求項６】 半導体材料上に電界効果トランジスタゲ
    ート誘電体層を作製した後、デバイスに対して行い、水
    素の解放工程は、絶縁性材料の層から、熱的に水素を拡
    散させ、誘電体層と半導体材料間の界面における未結合
    手を不活性化することを含む請求項１記載の方法。
  7. 【請求項７】 水素の解放工程は、水素をデバイス中の
    異なる層へ拡散するため、１つの層に熱的活性化エネル
    ギーを与えることを含む請求項１記載の方法。
  8. 【請求項８】 主としてシリコン、窒素及び少なくとも
    １パーセントの水素を含む層を堆積させるため、シラン
    をアンモニアと反応させる工程を含む半導体デバイス中
    の絶縁体の形成方法。
  9. 【請求項９】 反応はあらかじめ決められた体積のチャ
    ンバ内で行われ、チャンバ体積に対するシラン流量の比
    は、０．００２ｓｃｃｍ／ｃｍ３ないし０．２ｓｃｃｍ
    ／ｃｍ３の範囲にある請求項８記載の方法。
  10. 【請求項１０】 チャンバ体積に対するアンモニアの流
    量比は、０．４ｓｃｃｍ／ｃｍ３ないし２ｓｃｃｍ／ｃ
    ｍ３の範囲にある請求項８記載の方法。
  11. 【請求項１１】 絶縁体の形成工程は、６００Ｃないし
    ７５０Ｃの温度で、単一ウエハプロセス装置で行われる
    請求項８記載の方法。
  12. 【請求項１２】 少なくとも１原子パーセントの水素を
    含む層を形成するために、８００Ｃ以下の温度でＳｉＨ
    ｘＤｙをＮＨ３と反応させる工程を含む半導体デバイス
    中の層の形成方法。
  13. 【請求項１３】 ＳｉＨｘＤｙの複数の種を反応させる
    請求項１２記載の方法。
  14. 【請求項１４】 能動トランジスタ領域の形成に適した
    半導体層を形成すること；デバイス上に１パーセント以
    上の水素を含む第２の材料の層を形成すること；及び第
    ２の材料からある程度の水素を拡散させるため、活性化
    エネルギーを与えることを含む半導体デバイス中のホッ
    トキャリア劣化の軽減方法。
  15. 【請求項１５】 デバイスは能動トランジスタ領域を含
    み、活性化エネルギーを与える工程は、半導体層を通し
    て十分な電流を流し、半導体層中の温度を上昇させ、第
    ２の材料層を、水素が活性化し、能動トランジスタ領域
    に拡散させるレベルにすることを含む請求項１４記載の
    方法。
  16. 【請求項１６】 第２の材料層の形成工程は、絶縁性材
    料の堆積を含む請求項１４記載の方法。
  17. 【請求項１７】 第２の材料の形成工程は、非半導体材
    料の形成を含む請求項１４記載の方法。
  18. 【請求項１８】 デバイス動作中、能動領域に水素を拡
    散する工程を含む能動電界効果トランジスタ、トランジ
    スタ領域上に形成されたゲート誘電体層及び拡散しうる
    水素を含む層を有する半導体デバイス中のホットキャリ
    ヤ劣化軽減方法。
  19. 【請求項１９】 拡散した水素は、能動領域中又は周囲
    の未結合手を不活性化する請求項１８記載の方法。
  20. 【請求項２０】 半導体層の表面周辺に複数のドープ半
    導体領域を形成する工程；及びシリコン酸化物及びシリ
    コン窒化物から成るグループからの１ないし複数の複合
    体と組合せ、元素状又は分子状水素を含む絶縁領域を、
    半導体層上に堆積させるため、シランを反応させる工程
    を含むゲート及びチャネル領域間に配置されたゲート誘
    電体層を有する型の電界効果トランジスタを含む半導体
    デバイスの作製方法。
  21. 【請求項２１】 堆積させた絶縁領域中の正味の水素濃
    度は、高圧アニール下で半導体デバイス中に水素を拡散
    させることによって得られる濃度を越える請求項２０記
    載の方法。
  22. 【請求項２２】 中に１パーセント以上の拡散しうる水
    素を有する絶縁性材料の層を含む半導体デバイス。
  23. 【請求項２３】 絶縁性材料はシリコン窒化物を含む請
    求項２２記載のデバイス。
  24. 【請求項２４】 絶縁性材料はシリコン酸化物を含む請
    求項２２記載のデバイス。
  25. 【請求項２５】 絶縁性材料は拡散しうる重水素を含む
    請求項２２記載のデバイス。
  26. 【請求項２６】 中に形成された電界効果トランジスタ
    導電性チャネル領域を有する半導体材料の第１の層；電
    界効果トランジスタゲートとして動作させるため、チャ
    ネル領域上に配置された導電層；導電層の少なくとも一
    部から、チャネル領域を電気的に分離するために配置さ
    れた誘電体層；及び１原子パーセント以上の水素を含む
    第１の層上に形成された絶縁領域を含む半導体デバイ
    ス。
  27. 【請求項２７】 水素は第１の層の一部に拡散すること
    ができる請求項２６記載のデバイス。
  28. 【請求項２８】 水素は重水素を含む請求項２６記載の
    デバイス。
  29. 【請求項２９】 絶縁領域はシリコン、窒素及び水素を
    含む請求項２６記載のデバイス。
  30. 【請求項３０】 絶縁層は少なくとも５原子パーセント
    の水素を含む請求項２６記載のデバイス。
  31. 【請求項３１】 第１の表面を有し、シリコンを含む単
    結晶半導体材料の第１の層；第１の表面に沿って形成さ
    れ、第１及び第２の層間の界面は、１０１０／ｃｍ ２ｅ
    Ｖより低い界面トラップ密度を保持することを特徴とす
    る主としてシリコン酸化物を含む第２の層を含む半導体
    デバイス。
  32. 【請求項３２】 シリコン窒化物を含み、更に少なくと
    も５原子パーセントの水素を含む第３の層を含む請求項
    ３１記載のデバイス。
  33. 【請求項３３】 第３の層中の水素は重水素を含む請求
    項３１記載のデバイス。
  34. 【請求項３４】 第３の層中の水素は少なくとも５原子
    パーセントの重水素を含む請求項３１記載のデバイス。
JP2001223727A 2000-07-25 2001-07-25 ホットキャリアエージング緩和のための低温プロセス Pending JP2002134747A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62512900A 2000-07-25 2000-07-25
US09/625129 2000-07-25

Publications (1)

Publication Number Publication Date
JP2002134747A true JP2002134747A (ja) 2002-05-10

Family

ID=24504704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001223727A Pending JP2002134747A (ja) 2000-07-25 2001-07-25 ホットキャリアエージング緩和のための低温プロセス

Country Status (3)

Country Link
JP (1) JP2002134747A (ja)
KR (1) KR20020009515A (ja)
GB (1) GB2370416A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009539231A (ja) * 2006-02-10 2009-11-12 プンサン マイクロテック カンパニー リミティッド 高圧ガスアニーリング装置及び方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786552B2 (en) 2005-06-10 2010-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having hydrogen-containing layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2932569C2 (de) * 1979-08-10 1983-04-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen
US4857976A (en) * 1987-06-30 1989-08-15 California Institute Of Technology Hydrogen-stabilized semiconductor devices
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
JP3865145B2 (ja) * 1996-01-26 2007-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1070123A (ja) * 1996-06-17 1998-03-10 Siemens Ag 表面状態の不動態化を容易にする層を有する装置構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009539231A (ja) * 2006-02-10 2009-11-12 プンサン マイクロテック カンパニー リミティッド 高圧ガスアニーリング装置及び方法

Also Published As

Publication number Publication date
GB2370416A (en) 2002-06-26
KR20020009515A (ko) 2002-02-01
GB0118019D0 (en) 2001-09-19

Similar Documents

Publication Publication Date Title
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
US7443032B2 (en) Memory device with chemical vapor deposition of titanium for titanium silicide contacts
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
JP2978748B2 (ja) 半導体装置の製造方法
US20060246714A1 (en) Method of forming a conductive contact
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US5236869A (en) Method of producing semiconductor device
JP2000188333A (ja) 半導体装置及びその製造方法
US6444556B2 (en) Chemistry for chemical vapor deposition of titanium containing films
US6083817A (en) Cobalt silicidation using tungsten nitride capping layer
US6433434B1 (en) Apparatus having a titanium alloy layer
US5830802A (en) Process for reducing halogen concentration in a material layer during semiconductor device fabrication
TW201001550A (en) Adhesion and electromigration improvement between dielectric and conductive layers
JP2002134747A (ja) ホットキャリアエージング緩和のための低温プロセス
US6335282B1 (en) Method of forming a titanium comprising layer and method of forming a conductive silicide contact
KR0124489B1 (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR100414229B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
JPH1197439A (ja) 半導体装置及びその製造方法
KR20030078548A (ko) 반도체장치의 콘택플러그 형성 방법
JPH10163128A (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法
JPH06224419A (ja) 半導体装置の製造方法
JPH03237728A (ja) 半導体装置の製造方法