KR100667423B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100667423B1
KR100667423B1 KR1019990045307A KR19990045307A KR100667423B1 KR 100667423 B1 KR100667423 B1 KR 100667423B1 KR 1019990045307 A KR1019990045307 A KR 1019990045307A KR 19990045307 A KR19990045307 A KR 19990045307A KR 100667423 B1 KR100667423 B1 KR 100667423B1
Authority
KR
South Korea
Prior art keywords
insulating film
layer
organic sog
usg
concave portion
Prior art date
Application number
KR1019990045307A
Other languages
English (en)
Other versions
KR20000029182A (ko
Inventor
미후지미치히코
가게야마사토시
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20000029182A publication Critical patent/KR20000029182A/ko
Application granted granted Critical
Publication of KR100667423B1 publication Critical patent/KR100667423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

절연성이 우수한 평탄한 상면을 갖는 절연막을 저비용으로 또한 짧은 리드타임(lead time)으로 형성하는 반도체장치의 제조방법을 제공하는것을 목적으로 하는 것으로서, 필드산화막(field oxide film)(22)상에 배치된 알루미늄 배선(24)을 피복하도록 USG(비도핑 규산유리)층(26)을 형성하고, USG층(26)의 표면의 오목한부에 두께를 형성하기 쉬운 유기SOG(spin on glass)층(28)을 형성한다.
이에 의해 USG층(26)의 표면의 요철(凹凸)을 어느 정도 완화시킬수가 있다.
이 위에 매립성이 양호한 고밀도 플라즈마를 이용한 기상성장법(氣相成長法)을 사용해서 USG층(30)을 형성하므로서 상면이 평탄한 배선간 절연막(32)을 얻을수가 있다.
또, SOG공정을 유기SOG층(28) 형성 공정만으로 하고 있기 때문에 제조비용을 내릴수가 있다.
또한, 양호한 막질의 USG층(26)과 USG층(30)에 의해 유기SOG층(28)을 둘러쌀수 있기 때문에 유기 SOG층(28)의 재질이 별로 좋지 않아도 절연성이 우수한 배선간 절연막(32)을 얻을수가 있다.

Description

반도체장치의 제조방법 {METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1내지 도 6은 본 발명의 실시예에 따른 반도체장치의 제조를 위한 공정에서 배선간 절연막을 형성하는 방법을 설명하기 위한 단면도.
도 7a내지 도 7b는 본 발명의 실시예에 따른 반도체장치의 제조를 위한 공정에서 배선간 절연막을 형성하는 방법을 설명하기 위한 단면도.
도 8은 고밀도 플라즈마 CVD법을 사용하는 고밀도 플라즈마 CVD 장치의 예를 나타내는 단면도.
도 9내지 도 13은 종래의 배선간 절연막 평탄화 기술을 이용한 반도체장치의 제조를 위한 특수한 공정을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
22. 필드산화막
24. 알루미늄 배선
26. USG층
28. 유기SOG층
30. USG층
32. 배선간 절연막
본 발명은 반도체장치의 제조방법에 관한 것이며, 특히 요철상(凹凸狀) 표면을 갖는 하부층상에 절연막을 형성하는 방법에 관한 것이다.
VLSI(초 대규모 집적회로)와 같은 반도체장치를 제조하는 때에 배선간 절연막의 상부 표면을 평탄화하기 위한 각종의 기술이 제안되어 있다.
도 9내지 도 13에 종래의 배선간 절연막 평탄화 기술을 사용해서 반도체장치를 제조하는 수순의 일예를 나타낸다.
도 9에 나타내는 바와 같이 종래의 제조방법에 따르면 반도체기판(1)상에 필드산화막(2)이 형성된 것을 준비하고, 필드산화막(2)이나 반도체기판(1)상에 폴리 실리콘 게이트(5)를 구비한 MOSFET(금속 산화물 실리콘 전계 효과형 트랜지스터)(7)를 형성한다.
이어서 이들을 피복하도록 전치금속절연막(pre-metal dielectric film)(PMD)(3)을 형성한다.
전치금속절연막(3)은 예를들면 PSG(인을 도핑한 실리콘 산화막)이나 BPSG(보론 및 인을 도핑한 실리콘 산화막)에 의해 구성된다.
이어서 층간 절연막(3)상에 알루미늄 배선(4)을 형성한다.
이 위에 CVD법(기상성장법) 등에 의해 USG(비도핑 규산 유리)를 퇴적시키므로서 USG층(6)을 형성하고 그 위에 SOG(spin on glass)법을 사용해서 USG층(6)의 상면의 오목한부를 매립하도록 두께를 형성하기 쉬운 유기절연물로 구성된 유기SOG층(8)을 도포에 의해 형성한다.
다음에 도 10에 나타내는 바와 같이 에치백(etch back)에 의해 불필요 부분의 유기SOG층(8)을 제거한다.
그 에치백 공정에 있어서는 알루미늄 배선층(4)의 바로 위에 유기SOG층(8)이 잔존하지 않도록 과잉 부식되게 행한다.
이 때문에 도 10에 나타내는 바와 같이 USG층(6)의 상면의 오목한부에 남겨진 유기SOG층(8)의 상면도 약간 낮게 되어 있다.
여기서 이 낮은 부분을 메우기 위해 도 11에 나타내는 바와 같이 패턴 추종성이 높은 무기절연물로 구성된 무기SOG층(10)을 도포에 의해 형성한다.
또, 도 12에 나타내는 바와 같이 에치백에 의해 불필요 부분의 무기SOG층(10)을 제거한다.
이에 의해 USG층(6)의 상면의 오목한부는 거의 완전히 메워진다.
이 위에 도 13에 나타내는 바와 같이 CVD법 등에 의해 USG를 퇴적시키므로서 USG층(12)을 형성한다.
이와 같이 해서 배선간 절연막(inter metal dielectric layer)(14)을 형성한다.
이와 같이 두께를 형성하기 쉬운 유기절연물로 구성된 유기SOG층(8)과 패턴추종성이 높은 무기절연물로 구성된 무기SOG층(10)을 사용해서 USG층(6)의 상면의 오목한부를 메움과 동시에, 치밀하고 막질이 양호한 USG층(6),(12)을 사용해서 치 밀성이 결핍되고 재질이 별로 좋지 않은 SOG층(8),(10)을 둘러싸므로서 절연성이 우수한 평탄한 상면을 갖는 배선간 절연막(14)을 얻는 것이 가능하게 된다.
그러나 상기와 같은 종래의 배선간 절연막(14)을 형성하는 방법에는 다음과 같은 문제점이 있었다.
SOG공정에 있어서는 많은 공정, 작업을 요한다.
예를들면 SOG층을 도포한후 에치백에 의해 불필요 부분을 제거하기까지에 도포한 SOG층의 막의 두께의 측정작업, 및 도포한 SOG층의 소둔 공정이 필요하며 SOG층의 에치백 공정에서는 잔여막 측정작업이 필요하다.
또, 에치백 공정후에는 에치백 공정에 있어서 생긴 입자(먼지)를 제거하기 위해 O2 플라즈마 처리공정, 및 브러시를 사용한 세정공정 등이 필요하게 된다.
또한, SOG공정에는 절연재료로서 규소화합물[일반적으로 RnSi(OH)4-n]이 사용되지만 이들은 비교적 고가라고 하는 문제도 있다.
이 때문에 이와 같은 SOG공정을 2회나 행하지 않으면 안되는 상기와 같은 종래의 배선간 절연막(14)을 형성하는 방법은 리드타임이 길고, 제조비용도 높게 된다고 하는 문제가 있었다.
본 발명은 이와 같은 문제점을 해결하고 절연성이 우수하고 평탄한 상면을 갖는 절연막을 저비용으로 또한 짧은 리드타임으로 형성하는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
청구항 1의 반도체장치의 제조방법에 있어서는, 요철상 표면을 갖는 하부 배선층상에 제1의 절연막을 형성하고, 형성된 제1의 절연막상에 유기SOG를 도포하고, 도포한 유기SOG를 에치백하므로서 제1의 절연막의 표면의 오목한부에 유기SOG를 잔존시켜 잔존하는 유기SOG를 포함하는 제1의 절연막상에 고밀도 플라즈마를 이용한 기상성장법을 사용해서 절연재료를 퇴적시켜서 제2의 절연막을 형성하므로서, 제1의 절연막과 제2의 절연막을 구비한 배선간 절연막을 형성하는 것을 특징으로 하고 있다.
따라서, 제1의 절연막의 표면의 오목한부에 두께를 형성하기 쉬운 유기SOG를 잔존시키므로서 제1의 절연막의 표면의 요철을 어느 정도 완화시키고 이 위에 매립성이 양호한 고밀도 플라즈마를 이용한 기상성장법을 사용해서 제2의 절연막을 형성하므로서 상면이 평탄한 배선간 절연막을 효율적으로 형성할 수가 있다.
또, 제조비용이 높은 SOG공정을 유기SOG공정만으로 하고 있다.
이 때문에 무기SOG공정이 불필요하게 되는 분만큼 제조비용을 내릴수가 있다.
또, 제조를 위한 리드타임을 단축시킬수가 있다.
따라서, 배선간 절연막의 형성에 요하는 비용을 저감시킬수가 있음과 동시에 제조 리드타임의 단축을 도모할 수가 있다.
또한, 실리콘 산화막으로 구성된 제1의 절연막과 제2의 절연막에 의해 제1의 절연막의 표면의 오목한부에 남는 유기SOG를 둘러쌀수가 있기 때문에 제1의 절연막 및 제2의 절연막을 구성하는 실리콘 산화물의 재질을 양호한 것으로 해두면 제1의 절연막의 표면의 오목한부에 남는 유기SOG의 재질이 별로 좋지 않아도 절연성이 우수한 배선간 절연막을 얻는 것이 가능하게 된다.
즉, 절연성이 우수한 평탄한 상면을 갖는 배선간 절연막을 저비용으로 또한 짧은 리드타임으로 형성하는 것이 가능해진다.
본 발명의 청구항 2에 의하면, 청구항 1에 기재된 반도체장치의 제조방법에 있어서, 상기한 제1의 절연막을 형성하는 공정은 CVD법에 의해 산화실리콘막을 형성하는 공정인 것을 특징으로 한다.
본 발명의 청구항 3에 의하면, 청구항 1에 기재된 반도체장치의 제조방법에 있어서, 상기한 제2의 절연막을 형성하는 공정은, 고밀도 플라즈마를 이용한 기상성장법에 의해 산화실리콘막을 형성하는 공정인 것을 특징으로 한다.
산화실리콘막은 막질이 양호하기 때문에 보다 신뢰성의 향상을 도모하는 것이 가능하게 된다.
본 발명의 청구항 4에 의하면, 유기SOG를 잔존시키는 공정은 개방구 직경 0.1㎛이상의 범위에 있는 오목한부를 포함하도록 유기SOG를 에치백하는 공정이며, 제2의 절연막은 상기한 오목한부내를 충전시키도록 고밀도 플라즈마를 이용한 기상성장법에 의해 산화실리콘막을 형성하는 공정인 것을 특징으로 한다.
청구항 5의 반도체장치의 제조방법에 있어서는 요철상 표면을 갖는 하부층상에 절연물을 퇴적시켜서 제1의 절연막을 형성하고, 형성된 제1의 절연막의 표면의 오목한부에 절연물을 충전시키며, 충전된 절연물을 포함하는 제1의 절연막상에 고 밀도 플라즈마를 이용한 기상성장법을 사용해서 제2의 절연막을 형성하므로서, 제1의 절연막과 제2의 절연막을 구비한 절연막을 형성하는 것을 특징으로 한다.
따라서, 제1의 절연막의 표면의 오목한부에 절연물을 충전시키므로서 제1의 절연막의 표면의 요철을 어느정도 완화시키고, 그 위에 매립성이 양호한 고밀도 플라즈마를 이용한 기상성장법을 사용해서 제2의 절연막을 형성하므로서 상면이 평탄한 절연막을 얻을수가 있다.
또, 제1의 절연막의 표면의 오목한부에 절연물을 충전시키는 공정을 한번만으로 할 수가 있다.
이 때문에 절연막의 형성에 요하는 비용을 저감시킬수 있음과 동시에 제조를 위한 리드타임을 단축하는 것이 가능해진다.
또한, 제1의 절연막과 제2의 절연막에 의해 제1의 절연막의 표면의 오목한부에 충전된 절연물을 둘러쌀수가 있기 때문에 제1의 절연막 및 제2의 절연막의 막질을 양호한 것으로 해두면 제1의 절연막의 표면의 오목한부에 충전된 절연물의 재질이 별로 좋지 않아도 절연성이 우수한 절연막을 얻는 것이 가능해진다.
즉, 절연성이 우수한 평탄한 상면을 갖는 절연막을 저비용으로 또한 짧은 리드타임으로 형성하는 것이 가능해진다.
본 발명의 청구항 6에 의하면, 청구항 5에 기재된 반도체장치의 제조방법에 있어서, 상기한 절연물은 HSQ(hydrogen Silses Quioxne를 사용한 SOG)인 것을 특징으로 한다.
그러한 구성에 의하면 유전율이 낮기 때문에 기생용량을 저감시킬수가 있는 효과가 있다.
본 발명의 청구항 7에 의하면, 청구항 5에 기재된 반도체장치의 제조방법에 있어서, 상기한 절연물이 HSG(tetra alkoxy sylane ＋ alkyl alkoxy silane)인 것을 특징으로 한다.
그러한 구성에 의하면 유전율이 낮기 때문에 기생용량을 저감시킬수가 있는 효과가 있다.
본 발명의 청구항 8에 의하면, 청구항 5에 기재된 반도체장치의 제조방법에 있어서, 상기한 제1의 절연막 및 제2의 절연막중 적어도 한쪽이 FSG(불소첨가 SiO2)인 것을 특징으로 한다.
그러한 구성에 의하면 유전율이 낮기 때문에 기생용량을 저감시킬수가 있는 효과가 있다.
(실시예)
도 1내지 도 5에 본 발명의 1실시형태에 의한 반도체장치의 제조방법인 배선간 절연막을 형성하는 방법을 설명하기 위한 도면을 나타낸다.
도 1내지 도 5에 나타내는 도면은 각 제조공정에 있어서의 VLSI 등의 반도체장치의 단면 구성의 일부를 나타낸 것이다.
우선, 도 1에 나타내는 바와 같이 반도체기판(21)상에 필드산화막(22)을 형성한 것을 준비하고 필드산화막(22)이나 반도체기판(21)상에 폴리실리콘게이트(25)를 구비한 MOSFET(27)를 형성한다.
다음에 이 표면을 피복하도록 층간 절연막(23)을 형성한다.
층간 절연막(23)은 예를들면 PSG나 BPSG에 의해 구성된다.
다음에 층간 절연막(23)상에 알루미늄 배선(24)을 형성한다.
이와 같이 해서 반도체기판(1)상에 알루미늄 배선까지 형성한 도 1에 나타내는 상태의 것이 하부 배선층(하부층)에 해당한다.
다음에 도 2에 나타내는 바와 같이 그 위에 플라즈마CVD법 등을 사용해서 실리콘 산화물(절연물)인 USG를 퇴적시키므로서 제1의 절연막인 USG층(26)을 형성한다.
또한, 이 공정에 있어서, 알루미늄 배선(24)상에 퇴적한 USG층(26)의 막의 두께 t1(도 7a참조)의 측정 및 표면의 검사가 행해진다.
다음에 도 3에 나타내는 바와 같이 퇴적한 USG층(26)상에 SOG법을 사용해서 두께를 형성하기 쉬운 규소화합물로 된 유기절연물(유기SOG)로 구성된 유기SOG층(28)을 도포에 의해 형성한다.
이에 의해 USG층(26)의 상면의 오목한부를 메우는 것이다.
또한, 이 공정에 있어서 유기SOG층(28)의 막의 두께의 측정이 행해진다.
다음에 유기SOG층(28)에 대한 소둔처리를 행하고, 그후 도 4에 나타내는 바와 같이 에치백(etch back)에 의해 불필요 부분의 유기SOG층(28)을 제거한다.
에치백 공정에 있어서는 알루미늄 배선(24)의 바로 위에 유기SOG층(28)이 잔존하지 않도록 과잉 부식을 행한다.
이 때문에 도 4에 나타내는 바와 같이 USG층(26)의 상면의 오목한부에 남겨 진 유기SOG층(28)의 상면(28a)이 USG층(26)의 정상부(26a)보다 약간 낮게 되어 얕은 오목한부(29)가 형성되어 있다.
또한, 이 공정에 있어서, 알루미늄 배선(24)상에 있어서의 USG층(26)의 잔존막의 두께 t2(도 7b참조)의 측정이 행해진다.
USG층(26)의 본래의 막의 두께 t1과 잔존막의 두께 t2와의 차이(t1－t2)를 아는 것에 의해 USG층(26)의 막의 두께의 감소분을 파악할 수가 있다.
또, 그 차이가 (t1－t2) ＞ 0 이면, 알루미늄 배선(24)상에 유기SOG층(28)이 남아 있지 않은 것을 알 수가 있다.
에치백 공정후에 에치백 공정에서 생긴 중합체나 입자(먼지)를 제거하기 위해 O2플라즈마 처리공정, 및 브러시를 사용한 세정공정이 실시된다.
그후 도 5에 나타내는 바와 같이 남겨진 유기SOG층(28)을 포함하는 USG층(26)의 상면에 고밀도 플라즈마CVD법을 사용해서 실리콘 산화물인 USG를 퇴적시키므로서 제2의 절연막인 USG층(30)을 형성한다.
후술하는 바와 같이 고밀도 플라즈마CVD법은 매립성이 양호하기 때문에 USG층(30)의 상면(30a)을 평탄하게 유지하면서 오목한부(29)를 메울수가 있다.
즉, 알루미늄의 스트링거를 일으키는 것과 같은 국부적인 오목한부(29)를 선택적으로 메우면서 서서히 평탄한 표면(30a)을 형성한다.
그후 수세공정, SOG소둔공정 등을 거쳐서 막질이 양호한 USG층(26),(30)으로 SOG층(28)을 둘러싼 구조를 갖는 절연성이 높은 배선간 절연막(32)이 형성된다.
도 8에 고밀도 플라즈마CVD법에 사용되는 고밀도 플라즈마CVD장치의 일예를 나타낸다.
고밀도 플라즈마CVD장치는 CVD법에 의한 막형성과 스퍼터링에 의한 에칭을 동시에 행하므로서 매립성이 우수한 막형성을 행할 수가 있다.
고밀도 플라즈마CVD장치의 플라즈마원으로서는 ECR(electron cyclotron resonance)를 사용한 것이나 ICP(inductively coupled plasma)를 사용한 것 등이 알려져 있다.
도 8에 나타내는 고밀도 플라즈마CVD장치(40)는 플라즈마원으로서 ICP를 사용한 것이다.
고밀도 플라즈마CVD장치(40)는 반구형의 세라믹돔(ceramic dome)(42)을 구비하고 있고, 세라믹돔(42)의 외부 원주에는 동으로 구성된 코일(44)이 배치되어 있다.
코일(44)에는 300KHz∼2MHz정도의 저주파 전력이 인가된다.
고밀도 플라즈마(1011∼1012[이온/cm3])는 이 저주파 전력에 기초한 유도결합에너지에 의해 형성된다.
고밀도 플라즈마CVD장치(40)의 챔버(chamber)내에는 반도체장치가 형성되는 웨이퍼(W)를 탑재시키기 위한 정전 척(electrostatic chuck)(46)이 설치되어 있다.
정전 척(46)의 표면과 웨이퍼(W)의 이면과의 사이에는 냉각용의 헬륨(He)가스가 공급된다.
챔버내에서 발생한 플라즈마의 온도와 헬륨가스의 압력을 조정하므로서 직접 웨이퍼(W)의 온도를 조정하도록 하고 있다.
고밀도 플라즈마CVD장치에는 실란(SiH4), 산소(O2),아르곤(Ar)이 공급된다.
산소(O2)과 아르곤(Ar) 가스는 균일한 혼합가스를 얻기 위해 이들 가스는 미리 혼합된다.
실란(SiH4)가스와 혼합된 가스는 주입구(48)로부터 챔버내로 도입된다.
웨이퍼(W)에 퇴적되는 산화막(USG층 30)은 실란과 산소와의 반응에 의해 형성된다.
산화막의 퇴적율을 좌우하는 주된 요인은 실란유량과 상술한 저주파 전력이다.
산화막의 퇴적율은 실란유량의 증가에 수반해서 직선적으로 증가함과 동시에 저주파 전력의 증가에 수반해서도 증가한다.
한편 상술한 조건하에 있어서는 챔버내의 압력, 온도, 아르곤 유량은 산화막의 퇴적율에 주는 영향은 작다.
또, 산소유량에 대해서도 실란의 산화에 필요한 양만큼 공급되고 있으면 문제는 없고, 산화막의 퇴적율에 주는 영향은 작다.
도 8에 나타내는 바와 같이 웨이퍼(W)는 정전 척(46)에 탑재되어 있고, 정전 척(46)을 거쳐서 용량결합에 의해 13.56MHz의 고주파로 바이어스 되어 있다.
따라서, 형성된 전술한 플라즈마와 웨이퍼(W)와의 사이에 DC자기바이어스 전 압이 발생하게 된다.
이 DC자기바이어스 전압에 의해 플라즈마중의 아르곤 이온이 가속된다.
가속된 아르곤 이온에 의해 웨이퍼(W)에 일단 퇴적한 산화막(USG층 30)이 스퍼터 에칭(sputter etching)되고, 그 상면이 평탄화되는 것이다.
스퍼터 에칭 공정에서는 13.56MHz의 바이어스 전압과 마찬가지로 산소유량 및 아르곤 유량이 중요한 요인이 된다.
스퍼터 에칭율은 13.56MHz의 바이어스 전압의 증가에 수반해서 직선적으로 증가하고, 그 구배는 이 실시형태에 있어서는 13.56MHz의 바이어스 전력 1W당 0.05∼0.10nm/min였다.
단, 스퍼터 에칭을 가능하게 하기 위해서는 플라즈마 전력(저주파 전력)레벨에 의존한 최소의 바이어스 전력(고주파 전력)레벨, 즉 임계치가 존재하고, 이 실시형태에 있어서는 임계치는 DC자기바이어스 전압이 -30V가 되는 것과 같은 바이어스 전력 레벨이었다.
또한, 이 실시형태에 있어서는 코일(44)에 인가되는 저주파 전력의 주파수를 2MHz로 하고, 전력을 1∼3KW정도로 하고 있다.
또, 정전 척(46)에 인가되는 13.56MHz의 고주파 전력을 3∼4KW정도로 하고 있다.
웨이퍼(W)상에서의 균일한 이온분포를 실현하거나 스퍼터 에칭된 산화막의 막재 형성을 저감시키거나 하기 위해 챔버내의 압력은 10mTorr 이하로 유지된다.
챔버내의 압력을 조정하기 위해 터보펌프(50)가 설치되어 있다.
이와 같이 고밀도 플라즈마CVD장치(40)의 각종의 설정조건을 조정하므로서 CVD에 의한 막형성과 스퍼터에 의한 에칭을 소망의 비율로 행하게 할 수가 있다.
따라서 도 5에 나타내는 오목한부(29)의 깊이나 형상에 따라 상기한 설정조건을 조정하므로서 오목한부(29)를 매립과 동시에 상면(30a)이 평탄하게 되는 것과 같은 USG층(30)을 형성할 수가 있는 것이다.
또한, 이와 같이 해서 형성된 상면이 평탄한 배선간 절연막(32)상에 도 6에 나타내는 바와 같이, 다시 또 2층째의 알루미늄 배선(64) 및 배선간 절연막(62)을 형성할 수도 있다.
배선간 절연막(62)을 형성하기 위해서는 상술한 배선간 절연막(32)을 형성하는 공정과 같은 수순으로 USG층(56), 유기SOG층(58), USG층(60)을 형성하면 된다.
또, 그 위에 3층째 이후의 알루미늄 배선 및 배선간 절연막(도시생략)을 형성할 수도 있다.
이와 같이 이 실시형태에서는 필드산화막(22)및 그 위에 형성된 알루미늄 배선(24)을 피복하도록 USG를 퇴적시켜서 USG층(26)을 형성하고, 형성된 USG층(26)상에 유기SOG를 도포해서 유기SOG층(28)을 형성하며, 유기SOG층(28)을 에치백하므로서 USG층(26)의 표면의 오목한부에 유기SOG층(28)의 일부를 잔존시켜 잔존하는 유기SOG층(28)을 포함하는 USG층(26)상에 고밀도 플라즈마를 이용한 기상성장법을 사용해서 USG층을 퇴적시켜서 USG층(30)을 형성하므로서, USG층(26)과 USG층(30)을 구비한 배선간 절연막(32)을 형성하도록 하고 있다.
따라서, USG층(26)의 표면의 오목한부에 두께를 형성하기 쉬운 유기SOG층(28)을 잔존시키므로서 USG층(26)의 표면의 요철을 어느 정도 완화시키고, 그 위에 매립성이 양호한 고밀도 플라즈마를 이용한 기상성장법을 사용해서 USG층(30)을 형성하므로서 상면이 평탄한 배선간 절연막(32)을 형성할 수가 있다.
또, 제조비용이 높은 SOG공정을 유기SOG층(28)형성 공정만으로 하고 있다.
이 때문에 무기SOG층을 형성하는 공정이 불필요하게 되는 만큼 제조비용을 낮출수가 있다.
또, 제조에 요하는 리드타임을 단축시킬수가 있다.
따라서, 배선간 절연막(32)의 형성에 요하는 비용을 저감시킬수 있음과 동시에 제조 리드타임을 단축시킬수가 있다.
또한, 양호한 막질의 USG층(26)과 USG층(30)에 의해 USG층(26)의 표면의 오목한부에 남는 유기SOG층(28)을 둘러쌀수가 있기 때문에, 유기SOG층(28)의 재질이 별로 좋지 않아도 절연성이 우수한 배선간 절연막(32)을 얻는 것이 가능하게 된다.
즉, 절연성이 우수한 평탄한 상면을 갖는 배선간 절연막(32)을 저비용으로 또한 짧은 리드타임으로 형성하는 것이 가능해진다.
또한, 상술한 실시형태에서는 제1의 절연막의 표면의 오목한부에 절연물을 충전시키는 방법으로서 제1의 절연막의 위에 유기SOG를 도포하고, 도포한 유기SOG를 에치백하므로서 제1의 절연막의 표면의 오목한부에 유기SOG를 잔존시키도록 했으나 이 발명은 이에 한정되는 것은 아니다.
요는 제1의 절연막의 표면의 오목한부에 절연물을 충전시키는 공정을 구비하고 있으면 된다.
또한, 고밀도 플라즈마를 이용한 기상성장법을 사용하는데 있어서, 하부는 개방구 직경 0.1μm 이상의 범위에 있는 오목한부를 갖는 것이면 보다 양호한 제2의 절연막을 충전시키는 것이 가능해진다.
제1의 절연막의 표면의 오목한부에 충전시키는 절연물로서 예를들면 유전율ε
Figure 111999013258212-pat00001
3 정도의 무기 실리콘계 막으로서 HSQ(hydrogen silses quioxane를 사용한 SOG)나 실리콘계 막으로서 HSG(tetra-alkoxy sylane ＋ alkyl alkoxy silane) 등의 저유전율 도포막을 사용할 수가 있다.
또, 상술한 실시형태에 있어서는 제1의 절연막 및 제2의 절연막으로서 USG(undoped silicate glass)를 사용한 경우를 예로들어 설명했으나 제1의 절연막 및 제2의 절연막은 이에 한정되는 것은 아니다.
예를들면, 제1의 절연막 및 제2의 절연막중 양쪽 또는 한쪽을 FSG 등을 사용해서 형성할 수가 있다.
FSG를 사용하므로서 기생용량을 저감가능하다고 하는 효과를 나타낸다.
또, 상술한 실시형태에 있어서는 하부층으로서 필드산화막(22) 및 그 위에 형성된 알루미늄 배선(24)에 의해 구성되는 하부 배선층을 예로 설명했으나 하부층은 이에 한정되는 것은 아니다.
본 발명에 있어서의 하부층이란 요철상 표면을 갖는 층의 전반을 의미하는 것이다.
본 발명에 의하면, 절연성이 우수한 평탄한 상면을 갖는 절연막을 저비용으 로 또한 짧은 리드타임으로 형성하는 반도체장치의 제조방법을 제공하는 것이다.

Claims (8)

  1. 제1의 절연막과 제2의 절연막을 구비한 배선간 절연막을 갖는 반도체장치의 제조방법에 있어서,
    요철상 표면을 갖는 하부 배선층상에 제1의 절연막을 형성하는 공정;
    상기 제1의 절연막상에 유기SOG를 도포하고, 도포한 유기SOG를 에치백하되,
    개방구 직경 0.1㎛ 이상의 범위에 있는 오목한부가 형성됨과 동시에 에치백 후 상기 오목한부에 남겨진 유기SOG의 상면이 상기 제1의 절연막의 정상부보다 약간 낮게 된 얕은 오목한부가 형성되도록, 상기 유기SOG를 에치백함으로써 상기 제1의 절연막의 표면의 오목한부에 유기SOG를 잔존시키는 공정; 및
    잔존하는 유기SOG를 포함하는 제1의 절연막상에 고밀도 플라즈마를 이용한 기상성장법에 의해 절연재료를 퇴적시켜서 제2의 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서,
    상기 제1의 절연막을 형성하는 공정이 CVD법에 의해 산화실리콘막을 형성하는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서,
    상기 제2의 절연막을 형성하는 공정이 고밀도 플라즈마를 이용한 기상성장법에 의해 산화실리콘막을 형성하는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 삭제
  5. 절연막을 갖는 반도체장치를 제조하는 방법에 있어서,
    요철상 표면을 갖는 하부층 위에 절연물을 퇴적시켜서 제1의 절연막을 형성하고, 상기 제1의 절연막 위에 절연물을 도포하고 도포한 절연물을 에치백하되 개방구 직경 0.1㎛ 이상의 범위에 있는 오목한부가 형성됨과 동시에 에치백 후 상기 오목한부에 남겨진 유기SOG의 상면이 상기 제1의 절연막의 정상부보다 약간 낮게 된 얕은 오목한부가 형성되도록 상기 절연물을 에치백하여 상기 제1의 절연막의 표면의 오목한부에 절연물을 충전하고, 충전된 절연물을 포함하는 제1의 절연막 위에 고밀도 플라즈마를 이용한 기상성장법으로 제2의 절연막을 형성함으로써, 제1의 절연막과 제2의 절연막을 포함한 절연막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서,
    상기 절연물이 HSQ인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제5항에 있어서,
    상기 절연물이 HSG인 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제5항에 있어서,
    상기 제1의 절연막 및 제2의 절연막중 적어도 한쪽이 FSG인 것을 특징으로 하는 반도체장치의 제조방법.
KR1019990045307A 1998-10-20 1999-10-19 반도체장치의 제조방법 KR100667423B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-297821 1998-10-20
JP29782198 1998-10-20

Publications (2)

Publication Number Publication Date
KR20000029182A KR20000029182A (ko) 2000-05-25
KR100667423B1 true KR100667423B1 (ko) 2007-01-10

Family

ID=17851602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990045307A KR100667423B1 (ko) 1998-10-20 1999-10-19 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US6169040B1 (ko)
KR (1) KR100667423B1 (ko)
TW (1) TW494546B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893983B2 (en) * 2001-09-13 2005-05-17 Tech Semiconductor Singapore Pte Ltd. Method for depositing a very high phosphorus doped silicon oxide film
JP2008502165A (ja) * 2004-06-08 2008-01-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ｌｏｗ−ｋスピンオン誘電体膜におけるクラッキングの減少
JP2006173179A (ja) * 2004-12-13 2006-06-29 Toshiba Corp 半導体装置の製造方法
DE102007041220B3 (de) * 2007-08-31 2009-01-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen von Halbleiterbauelementen mit Feldeffekttransistoren, die seitlich von einem dielektrischen Zwischenschichtmaterial mit einer erhöhten kompressiven Verspannung umschlossen sind

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866945A (en) * 1997-10-16 1999-02-02 Advanced Micro Devices Borderless vias with HSQ gap filled patterned metal layers
TW405209B (en) * 1998-04-20 2000-09-11 United Microelectronics Corp Method for improving the gassing of spin coating type glass

Also Published As

Publication number Publication date
US6169040B1 (en) 2001-01-02
KR20000029182A (ko) 2000-05-25
TW494546B (en) 2002-07-11

Similar Documents

Publication Publication Date Title
KR100353104B1 (ko) 절연막증착을위한고밀도플라즈마강화화학기상증착방법및절연막형성방법
US6214719B1 (en) Method of implementing air-gap technology for low capacitance ILD in the damascene scheme
US6255233B1 (en) In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
KR100274307B1 (ko) 플라즈마 처리장치
US5728631A (en) Method for forming a low capacitance dielectric layer
US7705431B1 (en) Method of improving adhesion between two dielectric films
KR100529663B1 (ko) 반도체 장치 및 그 제조 방법
JP4633348B2 (ja) 積層構造体の形成方法及び絶縁膜の集積方法
EP1120822A1 (en) Method of manufacturing semiconductor device
US20020052117A1 (en) Chemical-mechanical polishing method
US6274933B1 (en) Integrated circuit device having a planar interlevel dielectric layer
TWI229918B (en) Method of forming an inter-metal dielectric layer in an interconnect structure
KR100667423B1 (ko) 반도체장치의 제조방법
JP3601988B2 (ja) 絶縁膜の形成方法
US20020001876A1 (en) Method of making an integrated circuit device having a planar interlevel dielectric layer
US20040259384A1 (en) Integrated circuit insulator and method
US6423653B1 (en) Reduction of plasma damage for HDP-CVD PSG process
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
JP2000195946A (ja) 半導体装置の製造方法
KR100248159B1 (ko) 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
KR100476371B1 (ko) 금속층간의평탄화절연막형성방법
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
KR100547243B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee