KR20000022742A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20000022742A
KR20000022742A KR1019990034588A KR19990034588A KR20000022742A KR 20000022742 A KR20000022742 A KR 20000022742A KR 1019990034588 A KR1019990034588 A KR 1019990034588A KR 19990034588 A KR19990034588 A KR 19990034588A KR 20000022742 A KR20000022742 A KR 20000022742A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
barrier metal
conductive film
metal film
Prior art date
Application number
KR1019990034588A
Other languages
English (en)
Other versions
KR100307985B1 (ko
Inventor
우사미다쓰야
다께와끼도시유끼
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000022742A publication Critical patent/KR20000022742A/ko
Application granted granted Critical
Publication of KR100307985B1 publication Critical patent/KR100307985B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배리어 금속막(9)은 접속홀의 내벽에 형성된다. 배리어 금속막(9) 위에는 접속홀을 매립하도록 도전막(10)을 형성한다. 도전막(10)과 배리어 금속막(9)의 상부표면은 에치백 또는 화학적 기계적 연마로 평탄화된다. 도전막(10)과 배리어 금속막(9)은 에치백의 에칭속도 또는 화학적 기계적 연마의 연마속도가 거의 동일하다.

Description

반도체 장치 및 그 제조방법 { A SEMICONDUCTOR DEVICE AND A MANUFACTURING PROCESS THEREFOR }
본 발명은 접속홀을 경유하여 상부배선과 하부배선이 연결된 다층배선구조의 반도체 장치와 그 제조방법에 관한 것이다.
반도체 장치의 동작속도는 배선저항(R)과 배선간 기생커패시턴스(C)의 곱(RC; 시정수)이 증가함에 따라 감소한다. 따라서, 반도체 장치의 동작속도를 개선하기 위해서는 배선간 기생커패시턴스를 감소시키는 것이 중요하다. 이러한 관점에서, 배선간의 비유전율이 작은 SOG(spin on glass)막을 형성하는 수법이 널리 사용되어 왔다.
한편, 무경계 배선구조가 최근 보편적으로 되었는데, 그 방식에서는 장치를 축소하기 위해서 홀의 직경을 금속배선폭과 일치시킨다.
이하, 층간절연막으로서 SOG막이 사용되는 종래의 무경계 배선형 반도체 장치 제조 방법을 설명한다. 먼저 도 7부터 도 9를 참조하여, 스루홀 내의 배리어 금속막이 비교적 두껍게 되는 제조방법을 설명한다.
도 7에 도시한 바와 같이, 하부배선을 형성하는 구조는 다음과 같이 제작될 수 있다. 첫째, 표면에 실리콘 산화막이 500nm의 두께로 형성되어 있는 기판 위에 순차적인 스퍼터링을 이용하여 TiN막(32)(두께:50nm), Al-Cu막(33)(두께:600nm) , TiN/Ti막(34)(두께:50/30nm)을 형성하고, 그 표면은 소정의 형태로 패터닝한다. 전체 표면에 플라즈마 CVD에 의해 50nm 두께의 실리콘 산화막(35)을 형성한 후 SOG막(36)을 도포한다.
SOG막(36)의 두께는 평탄화된 부분에서는 400nm가 된다. SOG막이 도포된 후 기판은 가열판(hot plate) 위에서 150℃, 200℃, 350℃의 순서로 열처리 된다. 모든 열처리는 1분 동안 진행된다. 그리고 나서 기판은 질소 분위기하에서 60분동안 400℃에서 가열된다.
그리고 나서, 전체 표면 위에 플라즈마 CVD에 의해서 실리콘 산화막(37)(두께: 1800nm)이 형성되고, 그 표면은 화학적 기계적 연마(CMP)에 의해 평탄화된다. 평탄화가 끝나면, 도 7(a)에서 보는 바와 같이, TiN/Ti막(34) 위에는 700nm 두께의 층간절연막이 남게 된다.
그리고 나서 소정의 영역에 개구를 갖는 포토레지스트(도시하지 않음)를 형성하고, 고밀도의 플라즈마 에칭을 이용하여 하부 배선에 연결되는 스루홀(38)을 형성한다. 그리고 나서, 산소 플라즈마로 애싱(ashing)한 후 아민(amine)베이스의 에칭용액으로 기판을 습식에칭한다. 스루홀(38)의 직경은 하부배선막의 폭과 동일하게 되고, 즉 소위 말하는 무경계 배선구조가 형성된다(도 7(b)). 이 도면은 스루홀(38)을 형성하는 동안 미스얼라인먼트(misalignment)가 발생한 형태를 나타낸다. 홀을 형성하는 과정에서 층간절연막이 잔존하는 것을 피하기 위해서 기판을 과도하게 에칭하면, 비어홀과 금속부분 사이에 미스얼라인먼트가 발생한 영역에 있는 홀 내부의 하부배선 금속막 측벽의 SOG막(36)이 에칭되어 그 영역에 슬릿이 생기게 된다 (도 7(b)).
그 후, TiN으로 구성된 배리어 금속막(39)이 150℃에서 80nm의 두께로 증착된다(도 8(c)). 그 후, 전체 표면에 텅스텐으로 구성된 도전막(40)이 450℃에서 CVD에 의해 500nm의 두께로 증착된다(도 8(d)).
그 후, 표면은 CMP(도 8(e))에 의해 평탄화가 되는데, 텅스텐으로 구성된 도전막(40)보다 TiN으로 구성된 배리어 금속막(39)의 CMP 연마속도가 현저하게 낮아 접속홀 주위에 배리어 금속막(39)이 남게 된다. 그 후, 그 표면에는 순차적인 스퍼터링에 의해 TiN막(41)(두께:50nm), Al-Cu막(42)(두께:600nm), TiN/Ti막(43)(두께:50/30nm)이 형성된다(도 9(f)). 표면은 패터닝되어 상부배선을 형성한다. 따라서 이층배선구조의 반도체 장치가 제작될 수 있다(도 9(g)).
그러나, 상술한 방법에서는 연마속도가 TiN에서 보다 W에서 상당히 높기 때문에 도 8(e)에서와 같이 평탄화 과정이 끝날 때 두꺼운 TiN막(39)이 비어홀 주변에 남게 된다. 그러므로, 비어홀 주변의 잔존 TiN막(39)은 TiN막(39)과 상부배선 사이의 에칭속도의 상당한 차이로 인해 상부배선 형성 단계에서 다양한 문제를 유발할 수 있다; 예를 들면, 도 9(g)에 나타낸 바와 같이 상부배선이 순(順)테이퍼 (normally tapered) 형상으로 되거나 배리어 금속막의 에칭 잔존물로 인하여 다층배선구조가 충분히 평탄화되지 않는 문제가 발생한다.
비어홀 주변의 TiN막(39)을 완전히 제거하도록 하면, TiN막(39)에 대한 연마가 끝나기 전에 텅스텐막(40)이 과도하게 연마되어 오목한 형상으로 된다. 그러한 오목 형태로 인해 국소저항 증가 및 일렉트로 마이그레이션(electromigration)에 의한 장치의 신뢰성 감소와 같은 다양한 문제들이 야기될 수 있다.
더 나아가, 스루홀 내부의 두꺼운 배리어 금속막(39)은 홀 내부의 저항을 증가시킨다.
상술한 바와 같이, 두꺼운 배리어 금속막(39)은 충분히 제어되지 못한 평탄화를 야기시킬 수 있는데, 그로 인해 다음과 같은 문제들이 발생한다. 다음은, 도 10과 도 11을 참조하여 얇은 배리어 금속막(39)을 이용한 종래의 반도체 장치 제조방법을 설명한다.
도 10(a)와 (b)에서의 단계들은 도 7에서 도시한 종래기술과 마찬가지로 수행된다. 그 후, TiN으로 구성된 배리어 금속막(39)이 스퍼터링에 의해 150℃에서 30nm의 두께로 증착되는데(도 10(c)), 그 과정이 진행되는 동안에 홀내부의 하부배선 금속막의 측벽에는 배리어 금속막(39)이 증착되지 않아, SOG막이 노출된다.
그 후, 전체 표면에는 텅스텐으로 구성된 도전막(40)이 CVD에 의해 450℃에서 500nm의 두께로 증착된다(도 11). 평탄화 및 상부배선을 형성하는 단계가 상술한 바와 같이 수행되어 반도체 장치를 완성한다.
그러나, 이 제조방법의 경우에는, 상술한 바와 같이 무경계 배선구조의 슬릿이 충분히 매립되지 못한다. 따라서, 그 슬릿에서는 텅스텐막의 CVD성장에 사용되는 텅스텐 불화물(WF6)의 불소 원자들이 도전막과 기초 금속면 사이의 계면에서 티타늄 또는 알루미늄과 반응을 할 수도 있다는 문제가 있었다. 또한, 층간절연막으로서 SOG막을 사용하고 있으므로, 도전막을 매립하는 단계에서 SOG막으로부터 발생한 가스로 인해 도 11에서와 같이 홀 내부에 공극이 발생할 수도 있게 되고, 그로 인해 도전막을 충분히 매립하지 못하게 된다. 그러한 가스발생은 SOG막이 노출되어 있는 슬릿에서 뿐만 아니라, TiN으로 구성된 배리어 금속막이 더 얇은 영역에서도 발생할 수 있는데, 이것은 TiN막 단독으로는 충분히 효과적으로 SOG막에서 가스가 발생하는 것을 막지 못하기 때문이다. 도전막이 불충분하게 매립되는 문제는 많은 양의 가스를 발생시키는 유기 SOG막 또는 HSQ막이 사용되었을 때 더욱 심각하게 된다.
위에서 설명한 바와 같이, 종래의 기술에서는 TiN막이 두꺼우면, 순테이퍼 (normally tapered) 형상의 상부배선, 에칭 잔존물의 발생 및 홀저항의 증가 같은 것들이 문제가 되어 왔다.
다른 한 편으로는, 얇은 TiN막이 형성되면 슬릿에 대한 불충분한 커버리지 및/또는 TiN막 그 자체의 불량한 가스 배리어 특성에 기인하여 도전막에 공극이 발생하는 것들이 문제가 되어 왔다. 본 발명의 목적은 상기의 문제들을 해결하는 것으로, 특히 상부배선과 하부배선이 접속홀을 통해 서로 접속된 다층배선구조를 갖는 반도체 장치에서 다층배선구조의 평탄성을 개선하고 접속홀 내부의 도전막의 매립 특성을 개선하는 것이다.
도 1은 본 발명에 따른 반도체 장치의 단면도.
도 2는 본 발명에 따른 반도체 장치를 제조하는 방법의 첫 번째 공정 단면도.
도 3은 본 발명에 따른 반도체 장치를 제조하는 방법의 두 번째 공정 단면도.
도 4는 본 발명에 따른 반도체 장치를 제조하는 방법의 마지막 공정 단면도.
도 5는 본 발명에 따른 반도체 장치를 제조하는 방법의 또다른 공정 단면도.
도 6은 본 발명에 따른 반도체 장치를 제조하는 방법의 또다른 공정 단면도.
도 7은 종래의 기술에 따라 반도체 장치를 제조하는 방법의 첫 번째 공정 단면도.
도 8은 종래의 기술에 따라 반도체 장치를 제조하는 방법의 두 번째 공정 단면도.
도 9는 종래의 기술에 따라 반도체 장치를 제조하는 방법의 마지막 공정 단면도.
도 10은 종래의 기술에 따라 반도체 장치를 제조하는 방법의 또 다른 공정의 단면도.
도 11은 종래의 기술에 따라 반도체 장치를 제조하는 방법의 또다른 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 31: 실리콘 기판 2, 11, 32, 41: TiN막
3, 12, 33, 42: Al-Cu막 4, 13, 34, 43: TiN/Ti막
5, 35: 실리콘 산화막 6: HSQ막
7: 층간절연막 8, 38: 스루홀
9, 14, 39: 배리어 금속막 10, 15, 40: 도전막
36: SOG막
본 발명은,
반도체 기판;
상기 반도체 기판 상의 하부배선;
상기 하부배선을 매립하도록 형성되고 그 하부배선에 도달하는 접속홀을 갖는 층간절연막;
상기 접속홀 내벽에 형성된 배리어 금속막;
상기 접속홀을 매립하도록 배리어 금속막 위에 형성된 도전막; 및
상기 도전막에 접속하고 소정의 형상으로 패터닝된 상부배선을 구비하며, 상기 도전막과 상기 배리어 금속막의 상부 표면은 에치백 또는 화학적 기계적 연마에 의해 평탄화되고,
상기 에치백에 의한 에칭속도와 상기 화학적 기계적 연마에 의한 연마속도가 상기 도전막과 상기 배리어 금속막에서 거의 동일한 것을 특징으로 하는 반도체 장치를 제공한다.
본 발명의 반도체 장치에서 배리어 금속막의 에칭속도나 연마속도는 도전막의 경우와 거의 동일하기 때문에, 도전막 형성 이후 평탄화 공정이 끝나면, 접속홀 주변에 배리어 금속막이 남지 않게되어, 평탄성이 양호한 구조가 만들어질 수 있다. 특히, 순테이퍼(normally tapered)형상의 상부배선 및 배리어 금속막의 에칭 또는 연마 잔존물로 인해 평탄성이 불량한 다층배선구조와 같은 문제들을 해결할 수 있다.
이 반도체 장치에서는 배리어 금속막을 비교적 더 두껍게 하면서 배리어 금속막의 에칭 또는 연마 잔존물을 효과적으로 차단할 수 있다. 따라서, 접속홀 내부 커버리지가 향상될 수 있고 접속홀 내부의 공극발생을 막을 수 있다. 특히, 무경계 배선구조에서는 슬릿이 적당히 커버되어 상기의 공극발생을 효과적으로 방지할 수 있다.
상기 반도체 장치에서 상부배선은 에칭으로 패터닝될 수 있고, 그 과정에서 상부배선의 에칭속도는 배리어 금속막의 경우와 거의 동일하다.
그러한 접근방법을 통하여 상부배선과 배리어 금속막의 에칭속도의 차이로 인한 문제들, 즉 순테이퍼(normally tapered)형상의 상부배선과 배리어 금속막의 에칭 또는 연마 잔존물로 인해 평탄성이 불량한 다층배선구조와 같은 문제들을 더욱 효과적으로 방지할 수 있다.
본 발명은 또한,
(A) 반도체 기판 위에 하부배선을 형성하는 단계,
(B) 상기 하부배선을 매립하도록 전체 표면 위에 층간절연막을 형성하는 단계,
(C) 상기 층간절연막의 소정의 영역에 상기 하부배선에 도달하는 접속홀을 형성하는 단계,
(D) 상기 접속홀의 내벽에 배리어 금속막을 형성하는 단계,
(E) 상기 배리어 금속막 위에 상기 접속홀을 매립하도록 기판 전체표면에 제 1 도전막을 형성하는 단계,
(F) 에치백 또는 화학적 기계적 연마에 의해 상기 접속홀의 외부에 형성된 상기 제 1 도전막과 상기 배리어 금속막을 제거하여 기판 표면을 평탄화하는 단계,
(G) 전체 기판 표면에 상기 제 1 도전막과 접속되는 제 2 도전막을 형성하는 단계, 및
(H) 에칭에 의해 상기 제 2 도전막을 패터닝하여 상부배선을 형성하는 단계를 구비하고,
상기 제 1 도전막과 상기 배리어 금속막은 (F)단계에서의 에칭 또는 연마속도가 거의 동일한 것을 특징으로 하는 반도체 장치의 제조 방법을 제시한다.
본 발명에 따른 반도체 장치 제조 방법의 단계(F)에서 배리어 금속막과 제1 도전막의 재료는 두 막의 에칭 또는 연마속도가 거의 동일하도록 선택된다. 따라서, 단계(F)에서의 평탄화 절차를 거친 후 접속홀 주위에는 배리어 금속막이 남지 않게 된다. 그러므로, 상부배선 아래에는 배리어 금속막 잔존물이 남지 않게 되어, 단계(H)에서 상부배선이 순테이퍼(normally tapered) 형상으로 되는 문제는 해결될 수 있다. 반면, 종래의 기술에 따르면, 잔존하는 배리어 금속막과 도전막은 패터닝하는 과정에서 동시에 에칭되어 순테이퍼(normally tapered) 형상을 하게 된다.
본 발명에 따른 방식에서는 배리어 금속막에 에칭 또는 연마 잔존물이 발생하는 것을 막고, 제 2 도전층이 단계(G)의 평탄막처럼 형성되어 단차 없이 평탄성이 양호한 다층구조의 반도체 장치를 제공한다.
본 발명에 따른 반도체 장치 제조 방법에서는, 단계(D)에서 비교적 두꺼운 배리어 금속막이 형성되어, 무경계 배선구조에서 가스 배리어 특성을 개선하고 슬릿의 적절한 커버리지가 이루어지도록 할 수 있다. 그러므로, 도전막에서의 공극 발생과 같은 문제들은 양호하게 해결될 수 있다.
이 발명에서는, 단계(H)에서 거의 동일한 에칭속도를 보이는 재료가 배리어 금속막과 제 2 도전막에 사용되어, 상부배선을 형성하는 단계에서 상기의 문제들을 보다 효과적으로 차단한다, 특히, 본 발명의 방식으로 순테이퍼(normally tapered) 형상의 상부배선 및 배리어 금속막의 에칭 또는 연마 잔존물로 인해 평탄성이 불량한 다층배선구조같은 문제들을 더욱 효과적으로 해결할 수 있다.
본 발명은 도전막을 평탄화한 후 접속홀 주변의 배리어 금속막 잔존물을 제거하여 상부배선의 불규칙한 형상 또는 에칭 잔존물을 방지하고 접속홀 내부의 매립특성을 개선할 수 있다. 그 효과는 층간절연막이 SOG막일 경우 더욱 현저하게 된다.
SOG막은 기생커패시턴스를 감소시켜 반도체 장치의 동작속도를 향상시키는데 효과적이지만, 매립단계에서 종종 가스가 발생되는 문제를 유발하여 도전막에 공극을 발생시킨다. 본 발명에서는, 배리어 금속막과 도전막의 에칭 또는 연마속도가 거의 동일하다. 그 결과, 에칭 또는 연마 잔존물이 적절히 억제되므로 배리어 금속막을 비교적 두껍게 하는 것이 가능하다. 이를 통하여 무경계 배선구조에서 가스 배리어 특성이 개선되고 슬릿의 적절한 커버리지가 이루어질 수 있다. 따라서, SOG막이 사용되었을 때 도전막의 공극 문제는 효과적으로 감소될 수 있다.
본 발명에서는 어떠한 형태의 SOG막도 사용될 수 있다; 예를 들면 무기SOG막, 유기SOG막 및 HSG(Hydrogen Silisesquioxane)막이 사용될 수 있다. 유전율과 가스발생성 등의 특성들의 균형을 고려하면, HSQ막과 유기SOG막이 바람직하다.
HSQ막은 화학식(1)과 같은 구조를 갖는데, 그 비유전율은 3.0이다;
다른 한편으로는, 유기SOG막은 메틸(CH3-)등의 유기기가 실리콘 산화물에 결합한 구조를 갖는다. 유기SOG막의 비유전율은 유기성분 함유율이 증가함에 따라 감소한다; 대략 2.7 정도가 될 수 있다.
SOG막의 도포 이후의 열처리는 일반적으로 불활성 기체의 분위기하에서 행해지지만, HSQ막이 SOG막으로 사용되었을 때는 산소와 수분을 제거한 분위기하에서 행해질 수도 있다. "산소와 수분을 제거한 분위기"라는 것은, 예를 들면 미리 대기를 진공화하여 대기중의 산소와 수분이 실질적으로 완전히 제거된 것을 의미한다. 예를 들면, 이러한 상태는 약 10-8atm 정도의 고진공을 통하여 실현될 수 있다. 산소와 수분을 제거한 분위기하에서의 열처리는 나중의 비어홀 형성시 SOG막의 에칭속도를 감소시켜서 금속배선 측면에 슬릿이 형성되는 것을 방지한다. 열처리는 350℃에서 500℃ 사이에 하는 것이 바람직하다. 500℃를 초과하는 온도에서는 Si와 H 사이의 화학적 결합이 절단되어 HSQ막의 유전율이 증가된다. 350℃ 미만의 온도에서는 SOG막 위에 형성된 절연막에 크랙을 유발시킨다. 상기에서 설명한 바와 같이 산소와 수분이 제거된 분위기하에서 기판을 열처리하면, 소정의 압력으로 불활성 기체를 도입하여 더욱 가열될 수도 있다.
본 발명에서는, 접속홀의 직경을 하부배선폭과 거의 동일하게 함으로써 장치를 소형화할 수 있다(소위, 무경계 배선구조).
본 발명에서는 가스 배리어 특성을 개선하기 위하여 배리어 금속막을 비교적 두껍게 할 수 있다. 따라서 본 발명의 효과는 배선구조가 상기에서 설명된 바와 같이 무경계이고 층간절연막으로서 SOG막이 사용되었을 때 더욱 현저해진다.
도 1은 본 발명에 따른 반도체 장치의 바람직한 실시예를 보여준다. 이 반도체 장치에서 SOG막(6)과 실리콘 산화막으로 구성된 층간절연막(7)은 반도체 기판(1) 상에 형성된다. 층간절연막은 접속홀을 갖게 되는데, 그 내벽에는 배리어 금속막(9)이 형성된다. 배리어 금속막(9) 위에는 도전막(10)이 형성되어 접속홀을 매립한다. 도전막(10) 위에는 도전막(10)과 연결되는 소정의 형상의 상부배선(20)이 형성된다.
본 반도체 장치에서, 도전막(10)과 배리어 금속막(9)의 상부표면은 에치백 또는 화학적 기계적 연마에 의해 평탄화된다. 또한, 도전막(10)과 배리어 금속막(9)은 에치백에 의한 에칭속도 또는 화학적 기계적 연마에 의한 연마속도가 거의 동일하다. 또한, 상부배선(20)이 에칭에 의해 패터닝되고 상부배선(20)과 배리어 금속막(9)의 에칭속도는 거의 동일하다.
이 반도체 장치에서 도전막(10)과 배리어 금속막(9)은 거의 동일한 속도로 에칭되거나 연마된다. 따라서 배리어 금속막(9)은 접속홀 주위의 층간절연막(7) 위에 잔류하지 않게 되어, 하부배선의 평탄성을 향상시킨다. 상부배선(20)과 배리어 금속막(9)의 에칭속도가 거의 동일하기 때문에, 배리어 금속막(9)의 에칭 잔존물이 방지될 수 있어 평탄성이 양호한 다층구조가 된다.
표 1은 상기의 조건들을 만족시키는 배리어 금속막, 도전막 및 상부배선의 조합을 나타낸다. 조합번호 1부터 3중 한가지를 택하여 배리어 금속막, 도전막 및 상부배선의 에칭 또는 연마속도를 거의 동일하게 할 수 있다. 조합번호 3에서는 , CMP 연마속도가 구리로 구성된 도전막의 경우와 일치하는 점 그리고 구리가 실리콘 산화막으로 확산되어 가는 것을 막는 능력이 우수하다는 점을 고려하여 WN이 배리어 금속막으로 선택되었다. 표 1에는 평탄화 단계에 이용될 수 있는 절차들도 또한 나타내었다.
번호 1 번호 2 번호 3
상 부 배 선 Al Cu Cu
도 전 막 W W Cu
배리어 금속막 W, WN Ta, TaN WN
평탄화 단계 에칭,CMP 에칭,CMP CMP
이하 특히 도면을 참조하여 본 발명 실시예를 설명한다.
실시예 1
도 2내지 도 4를 참조하여 본 발명에 따른 반도체 장치 제조 방법을 설명한다.
도 2에서 보여지는 것처럼 하부배선을 갖는 구조는 다음과 같이 제조되었다. 먼저, 실리콘 산화막(두께: 500nm)이 형성되어 있는 실리콘 기판(1) 위에 스퍼터링에 의해 순차적으로 TiN막(2)(두께: 50nm), Al-Cu막(3)(두께: 600nm) 및 TiN/Ti막 (4)(두께: 50/30nm)이 형성되고, 그 표면은 소정의 형상으로 패터닝되었다. 전체 표면 위에는 플라즈마 CVD에 의해 50nm 두께의 실리콘 산화막(5)이 형성되고, HSQ막(6)이 도포되었다.
HSQ막(6)의 두께는 평탄부에서 400nm였다. HSQ막을 도포한 후, 기판은 가열판(hot plate) 위에서 순차적으로 150℃, 200℃ 및 350℃로 열처리되었다. 모든 열처리 단계는 1분동안 진행되었다. 그리고 나서 기판은 질소분위기하에서 400℃에서 60분간 열처리되었다.
그 후, 전체 표면 위에는 실리콘 산화막(두께:1800nm)으로 구성된 층간절연막(7)이 플라즈마 CVD에 의해 형성되었고, 그 표면은 CMP(화학적 기계적 연마)에 의해 평탄화되었다. 평탄화가 끝나면, 도 2(a)에서 도시된 바와 같이, 700nm 두께의 층간절연막이 TiN/Ti막(4) 위에 남았다.
그 후, 소정의 영역에 개구를 갖는 포토레지스트(도시하지 않음)가 형성되 고, 고밀도 플라즈마 에칭을 이용하여 하부배선과 접속되는 스루홀(8)을 형성하였다. 그 후, 산소 플라즈마로 애싱(ashing)을 한 후, 기판은 아민(amine) 베이스의 에칭용액을 이용하여 습식에칭되었다. 스루홀(8)의 직경은 하부배선막의 폭과 동일하게 되고, 이른바 무경계 배선구조가 형성되었다(도 2(b)). 이 도면은 스루홀 (8)을 형성하는 동안 미스얼라인먼트가 발생하고 하부배선의 측면에 슬릿이 형성되었을 때의 배치를 나타낸다.
그 후, 텅스텐으로 구성된 배리어 금속막(9)은 150℃에서 두께 80nm로 증착되었다(도 2(c)). 배리어 금속막(9)을 증착하는데는, 콜리메이트 스퍼터링 기술이 사용될 수 있다. 그렇게 하여 슬릿에 대한 커버리지를 향상시킬 수 있다.
그 후, 전체 표면에 텅스텐으로 구성된 도전막(10)이 450℃에서 CVD에 의해 500nm의 두께로 증착된다(도 3(d)).
그 후, 표면은 CMP에 의해 평탄화 되는데, 이 때 배리어 금속막과 도전막이 동일 금속으로 구성되므로 이들의 CMP 연마속도는 거의 동일하다. 기판 표면은 양호하게 평탄화되어, 에칭잔존물, 디싱(dishing), 또는 틈(seams)이 발생하지 않았다(도 3(e)).
그리고 나서, 표면에는 스퍼터링에 의해 순차적으로 TiN막(11)(두께: 50nm), Al-Cu막(12)(두께: 600nm) 및 TiN/Ti막(13)(두께:50/30nm)이 형성되었다(도 4(f)). 그 후, 그 표면을 패터닝하여 상부배선을 형성했다. 이와 같이, 2층 배선구조를 갖는 반도체 장치가 제조되었다(도 4(g)). 기판 표면은 도 3(e)의 단계를 거쳐 적절히 평탄화되었기 때문에, 상부배선은 용이하게 패터닝될 수 있었다. 이렇게 제조된 반도체 장치의 표면은 양호하게 평탄화가 되었다.
실시예 2
본 실시예의 반도체 장치는 표 2에 나열된 재료가 도전막, 배리어 금속막 및 상부배선에 이용된다는 것을 제외하고는, 실시예 1에서 설명된 것처럼 제작된다.
실시예 1 실시예 2
상부배선 하부층: TiN중간층: Al-Cu상부층: TiN/Ti 하부층: WN중간층: Cu상부층: WN
도전막 W Cu
배리어 금속막 W WN
평탄화 공정 CMP CMP
하부배선은 실시예 1에서 설명한 것처럼 형성되고, 그 위에는 HSQ막과 실리콘 산화물로 구성된 층간절연막이 형성된다. 그리고 나서, 스루홀이 형성되고, 그 내벽에는 WN으로 구성된 배리어 금속막(14)이 150℃에서 80nm의 두께로 스퍼터링에 의해 증착된다(도 5(a)).
그리고 나서, 전체 표면에는 Cu로 구성된 도전막(15)가 450℃에서 500nm의 두께로 CVD에 의해 증착된다(도 5(b)).
그 표면은 CMP에 의해 평탄화된다. CMP공정에서 과산화수소 등의 산화제가 사용되고, 두 스퍼터링-WN막과 CVD-Cu막은 과산화수소 등의 산화제에 반응을 한다. 그래서, 두 막은 CMP공정에서 더 빠른 연마속도를 나타내고, 그 결과 두 막 사이에는 근소한 속도차가 발생한다. 따라서, 기판 표면은 실시예 1에서와 같이 양호하게 평탄화되어 에칭 잔존물, 디싱(dishing) 또는 틈(seams)이 발생하지 않는다(도 5(c)).
그리고 나서, 표면에는 스퍼터링에 의해 순차적으로 WN막(16)(두께:50nm), Al-Cu막(17)(두께:600nm) 및 TiN/Ti막(18)(두께:50/30nm)이 형성되었다(도 6(d)). 그 후, 그 표면은 패터닝되어 상부배선을 형성한다. 따라서 이층 배선구조의 반도체 장치가 제조되었다(도 6(e)). 기판 표면은 도 5(c)의 단계에 따라 적절히 평탄화되었기 때문에, 상부배선은 용이하게 패터닝될 수 있었다. 이렇게 제조된 반도체 장치 표면은 양호하게 평탄화 되었다.
이들 실시예에서는 오직 2층구조만이 예시되었지만, 본발명은 물론 다층구조 (즉, 3층 이상)에 적용될수 있다.
본 발명에 따르면 배리어 금속막과 도전막의 에칭 또는 CMP 연마속도가 거의 동일하기 때문에, 도전막 형성 이후 평탄화 공정이 완료하면 배리어 금속막이 잔류하지 않게 되고, 그러므로 기판 구조는 양호하게 평탄화될 수 있다. 따라서 순테이퍼(normally tapered) 형상의 상부배선 및 에칭 잔존물과 같은 문제들이 해결될 수 있다. 배리어 금속막이 비교적 두꺼울 수 있기 때문에, 도전막의 공극발생 문제가 해결될 수 있다.
본 발명에서는, 상부배선의 에칭속도가 배리어 금속막의 경우와 거의 동일하게 함으로써, 순테이퍼(normally tapered) 형상의 상부배선과 배리어 금속막의 에칭 또는 연마잔존물로 인해 평탄성이 불량한 다층배선구조같은 문제들을 더욱 효과적으로 방지할 수 있다.

Claims (22)

  1. 반도체 기판;
    상기 반도체 기판 위에 형성된 하부배선;
    상기 하부배선을 매립하도록 형성되고 그 하부배선에 도달하는 접속홀을 갖는 층간절연막;
    상기 접속홀 내벽의 배리어 금속막;
    상기 접속홀을 매립하도록 상기 배리어 금속막 위에 형성된 도전막; 및
    상기 도전막에 접속하고 소정의 형상으로 패터닝된 상부배선을 구비하며, 상기 도전막과 상기 배리어 금속막의 상부 표면은 에치백 또는 화학적 기계적 연마에 의해 평탄화되고,
    상기 에치백에 의한 에칭속도와 상기 화학적 기계적 연마에 의한 연마속도가 상기 도전막과 상기 배리어 금속막에서 거의 동일한 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 상부배선은 에칭에 의해 패터닝되고, 상기 상부배선과 상기 배리어 금속막의 에칭속도는 거의 동일한 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 도전막은 W로 이루어지고, 배리어 금속막은 W 또는 WN으로 이루어지는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서, 상기 상부배선은 알루미늄으로 이루어진 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서, 상기 도전막은 W로 이루어지고 상기 배리어 금속막은 Ta 또는 TaN으로 이루어지는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서, 상기 상부배선은 Cu를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서, 상기 도전막은 Cu로 이루어지고 상기 배리어 금속막은 WN으로 이루어지는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서, 상기 상부배선은 Cu를 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서, 상기 접속홀의 직경은 상기 하부배선의 폭과 거의 동일한 것을 특징으로 하는 반도체 장치.
  10. 제 1 항에 있어서, 상기 층간절연막의 적어도 일부분이 SOG막인 것을 특징으로 하는 반도체 장치.
  11. 제 1 항에 있어서, 상기 층간절연막의 적어도 일부분이 HSQ 또는 유기SOG막인 것을 특징으로 하는 반도체 장치.
  12. (A) 반도체 기판 위에 하부배선을 형성하는 단계,
    (B) 상기 하부배선을 매립하도록 전체 표면 위에 층간절연막을 형성하는 단계,
    (C) 상기 층간 절연막의 소정의 영역에 상기 하부배선에 도달하는 접속홀을 형성하는 단계,
    (D) 상기 접속홀의 내벽에 배리어 금속막을 형성하는 단계,
    (E) 상기 배리어 금속막 위에 상기 접속홀을 매립하도록 기판 전체 표면에 제 1 도전막을 형성하는 단계,
    (F) 에치백 또는 화학적 기계적 연마에 의해 접속홀의 외부에 형성된 상기 제 1 도전막과 상기 배리어 금속막을 제거하여 기판 표면을 평탄화하는 단계,
    (G) 기판의 전체 표면에 상기 제 1 도전막과 접속되는 제 2 도전막을 형성하는 단계, 및
    (H) 에칭에 의해 상기 제 2 도전막을 패터닝하여 상부배선을 형성하는 단계를 구비하고,
    상기 제 1 도전막과 상기 배리어 금속막은 (F)단계에서의 에칭 또는 연마속도가 거의 동일한 것을 특징으로 하는 반도체 장치의 제조 방법
  13. 제 12 항에 있어서, 상기 배리어 금속막과 상기 제 2 도전막의 재료는 (H)단계에서의 에칭속도가 거의 동일한 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 12 항에 있어서, 상기 제 1 도전막은 W로 이루어지고, 상기 배리어 금속막은 W 또는 WN으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서, 상기 제 2 도전막은 Al을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 12 항에 있어서, 상기 제 1 도전막은 W로 이루어지고 상기 배리어 금속막은 Ta 또는 TaN으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16 항에 있어서, 상기 제 2 도전막은 Cu를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 12 항에 있어서, 상기 제 1 도전막은 Cu로 이루어지고 상기 배리어 금속막은 WN으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 18 항에 있어서, 상기 제 2 도전막은 Cu를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 12 항에 있어서, 상기 접속홀의 직경이 상기 하부배선의 폭과 거의 동일한 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제 12 항에 있어서, 상기 층간절연막의 적어도 일부분이 SOG막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제 12 항에 있어서, 상기 층간절연막의 적어도 일부분이 HSQ 또는 유기SOG막인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019990034588A 1998-08-24 1999-08-20 반도체 장치 및 그 제조방법 KR100307985B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10237425A JP2000068275A (ja) 1998-08-24 1998-08-24 半導体装置およびその製造方法
JP98-237425 1998-08-24

Publications (2)

Publication Number Publication Date
KR20000022742A true KR20000022742A (ko) 2000-04-25
KR100307985B1 KR100307985B1 (ko) 2001-11-01

Family

ID=17015174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990034588A KR100307985B1 (ko) 1998-08-24 1999-08-20 반도체 장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2000068275A (ko)
KR (1) KR100307985B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504556B1 (ko) * 2000-12-30 2005-08-04 주식회사 하이닉스반도체 배선간 절연막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504556B1 (ko) * 2000-12-30 2005-08-04 주식회사 하이닉스반도체 배선간 절연막 형성방법

Also Published As

Publication number Publication date
KR100307985B1 (ko) 2001-11-01
JP2000068275A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
US6908847B2 (en) Method of manufacturing a semiconductor device having an interconnect embedded in an insulating film
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US6255217B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US6074942A (en) Method for forming a dual damascene contact and interconnect
US7241696B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US8119519B2 (en) Semiconductor device manufacturing method
US6004876A (en) Low resistance interconnect for a semiconductor device and method of fabricating the same
KR20110001894A (ko) 비아 가우징 구성요소를 갖는 인터커넥트 구조 및 그 제조방법
US6046104A (en) Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias
US6350688B1 (en) Via RC improvement for copper damascene and beyond technology
US6080663A (en) Dual damascene
US6355554B1 (en) Methods of forming filled interconnections in microelectronic devices
KR100341482B1 (ko) 구리 배선층의 형성방법
KR100307985B1 (ko) 반도체 장치 및 그 제조방법
US7622331B2 (en) Method for forming contacts of semiconductor device
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
JPH08139190A (ja) 半導体装置の製造方法
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
US7528464B2 (en) Semiconductor device and method for manufacturing the same
KR0165379B1 (ko) 반도체 장치의 층간접속방법
KR0167282B1 (ko) 반도체 장치의 다층배선 형성방법
US20080160755A1 (en) Method of Forming Interconnection of Semiconductor Device
JPH09223731A (ja) 配線形成方法
JP2006339479A (ja) 多層配線の製造方法および多層配線

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee