JPH09223731A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH09223731A
JPH09223731A JP8030391A JP3039196A JPH09223731A JP H09223731 A JPH09223731 A JP H09223731A JP 8030391 A JP8030391 A JP 8030391A JP 3039196 A JP3039196 A JP 3039196A JP H09223731 A JPH09223731 A JP H09223731A
Authority
JP
Japan
Prior art keywords
wiring
conductive film
film
connection hole
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8030391A
Other languages
English (en)
Inventor
Keiichi Maeda
圭一 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8030391A priority Critical patent/JPH09223731A/ja
Publication of JPH09223731A publication Critical patent/JPH09223731A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスの配線をデュアルダマシン法
によって形成する際に、上層配線となる導電膜を、ボイ
ド等が生じることなく、しかも、低温での処理により、
良好に接続孔や配線溝に埋め込むことが可能な配線形成
方法を提供する。 【解決手段】 先ず、下層配線2上に層間絶縁膜3を形
成し、次に、層間絶縁膜3をエッチングして接続孔3a
と配線溝3bを形成し、次に、層間絶縁膜3上に導電膜
6を形成する。その後、本発明では、高圧リフローによ
って導電膜6を接続孔3a及び配線溝3bに埋め込む。
そして、高圧リフローによって導電膜6を接続孔3a及
び配線溝3bに埋め込んだ後、接続孔3a及び配線溝3
bに埋め込まれた部分を残して導電膜6を除去する。こ
れにより、接続孔3a及び配線溝3bに埋め込まれた導
電膜が、上層配線として形成されることとなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線形成方法に関
するものであり、特に、デュアルダマシン法によって配
線を形成する際に高圧リフローを利用することにより、
配線を良好に形成することを可能とした新規な配線形成
方法に関するものである。
【0002】
【従来の技術】VLSI、ULSI等のような半導体デ
バイスでは、高集積化により、その内部配線の微細化及
び多層化が進んでおり、これに伴い、配線形成時の平坦
化技術や微細な配線の加工技術、並びに微細な配線の信
頼性確保等に対する要求が厳しくなっている。また、内
部配線の微細化及び多層化が進むに従い、これに伴うコ
ストの増大も大きな問題となっている。
【0003】そこで、近年、これらの課題を解決する手
法として、配線を多層化する際に、単に配線と層間絶縁
膜とを積層するのではなく、配線を層間絶縁膜に埋め込
む、いわゆるダマシン法が検討されている。そして、ダ
マシン法の中でも、配線を層間絶縁膜に埋め込む際に、
上層配線と下層配線とを導通させる接続孔にも導電膜を
埋め込むことにより、配線引き回し部とプラグ部とを単
一導電膜で同時に形成することを可能とした、いわゆる
デュアルダマシン法が特に注目を集めている。
【0004】以下、デュアルダマシン法による配線形成
について、具体的な例を挙げて説明する。
【0005】デュアルダマシン法によって配線を形成す
る際は、例えば、先ず、図15に示すように、絶縁基板
100上の下層配線101の上に形成された層間絶縁膜
102をエッチングして、下層配線101に臨む接続孔
102aを形成し、更に、層間絶縁膜102をエッチン
グして、上層配線に対応した配線溝102bを形成す
る。このように、層間絶縁膜102に接続孔102aと
配線溝102bとが形成された構造は、デュアルダマシ
ン構造と呼ばれる。
【0006】次に、図16に示すように、デュアルダマ
シン構造とされた層間絶縁膜102上に、Ti膜とTi
N膜との積層膜等からなる下地バリアメタル103をス
パッタ成膜するとともに、この下地バリアメタル103
上にAlやAl合金等の導電材料からなる導電膜104
をスパッタ成膜する。
【0007】ここで、導電膜104は、通常、接続孔1
02aや配線溝102bの内部を完全に埋め込むように
は形成されず、図16に示すように、接続孔102aや
配線溝102bの部分に隙間104aが生じる。そこ
で、この隙間104aを無くすように、導電膜104に
対してリフロー処理を施す。すなわち、導電膜104を
形成した後、高真空中にて導電膜104の融点付近まで
加熱して、導電膜104の流動性を高める。これによ
り、図17に示すように、導電膜104が配線溝102
a及び接続孔102bに隙間無く埋め込まれることとな
る。
【0008】次に、例えば、化学機械的研磨法(以下、
CMP法と称する。)により、図18に示すように、接
続孔102a及び配線溝102bの内部に埋め込まれた
部分を残して、下地バリアメタル103及び導電膜10
4を除去する。ここで、CMP法とは、研磨パッドを張
着した定盤の表面に基板ホルダに装着された基板を押し
当て、研磨パッド上に研磨微粒子を含むスラリーを供給
しながら定盤と基板ホルダの双方を回転させ、基板表面
を研磨する方法である。そして、このように、接続孔1
02a及び配線溝102bの内部に埋め込まれた部分を
残して、下地バリアメタル103及び導電膜104を除
去することにより、接続孔102a及び配線溝102b
の内部に埋め込まれた導電膜104によって上層配線が
形成されたこととなる。
【0009】このようなデュアルダマシン法による配線
形成は、単に配線と層間絶縁膜とを積層する従来の配線
形成方法に比べて、多くのメリットを持っている。
【0010】例えば、デュアルダマシン法では、配線の
形成と接続孔の埋め込みとを同時に行うので、工程数を
削減することが可能であり、低コスト化を図ることがで
きる。また、デュアルダマシン法では、配線を層間絶縁
膜に埋め込むため、基板表面のグローバル平坦化を図る
ことができる。更に、デュアルダマシン法では、配線部
分と接続孔部分とを同じ材料によって一括して形成する
ので、配線のエレクトロマイグレーション耐性を向上し
て信頼性を高めることができる。
【0011】
【発明が解決しようとする課題】上述したように、デュ
アルダマシン法では、配線の形成と接続孔の埋め込みと
を同時に行うので、接続孔の底部まで導電膜を充填しな
ければならない。ここで、デュアルダマシン構造では、
通常、その開口部のアスペクト比は、4〜5程度であ
る。したがって、デュアルダマシン法では、4〜5程度
の高アスペクト比の開口を有するデュアルダマシン構造
の層間絶縁膜に対して、導電膜の埋め込みを達成する必
要がある。そして、従来のデュアルダマシン法では、導
電膜に対してリフロー処理を施すことにより、配線溝及
び接続孔への導電膜の埋め込みを図っている。しかし、
このようなリフロー処理は、2〜3程度のアスペクト比
の開口に対しては有効であるが、4〜5程度のアスペク
ト比の開口を有するデュアルダマシン構造の層間絶縁膜
に対しては、導電膜を完全に埋め込むことができない。
そのため、従来のデュアルダマシン法では、リフロー処
理を施した後においても、図19に示すように、接続孔
102aや配線溝102bに空洞部や空隙部、すなわち
ボイド104bやカバレッジ不良部104cが形成され
やすいという問題があった。
【0012】また、従来のデュアルダマシン法では、配
線溝及び接続孔への導電膜の埋め込みを図るために、導
電膜に対して高温でリフロー処理を施す必要がある。具
体的には、導電膜をAl又はAl合金で形成したときに
は、Alの融点近くの550℃程度の高温に加熱する必
要がある。しかし、このような高温加熱は、半導体デバ
イスに様々な悪影響を与える恐れがある。具体的には、
高温加熱により、拡散層との接合破壊が生じるという問
題や、層間絶縁膜にクラックが生じるという問題や、下
層配線にストレスマイグレーション等が生じて信頼性が
低下するという問題等が生じる。
【0013】以上のように、デュアルダマシン法による
配線形成には、半導体デバイスに悪影響を与えるような
高温での加熱処理を行うことなく、微細で高アスペクト
比の形状とされたデュアルダマシン構造の層間絶縁膜に
対して導電膜を完全に埋め込むことが可能な技術が求め
られている。
【0014】そこで本発明は、このような従来の実情に
鑑みて提案されたものであり、半導体デバイスに悪影響
を与えるような高温での加熱処理を行うことなく、微細
で高アスペクト比の開口を有するデュアルダマシン構造
の層間絶縁膜に対して導電膜を完全に埋め込むことが可
能な配線形成方法を提供することを目的としている。
【0015】
【課題を解決するための手段】上述の目的を達成するた
めに完成された本発明に係る配線形成方法は、層間絶縁
膜の下層に形成された下層配線に接続孔を介して導通す
る上層配線を、該層間絶縁膜に埋め込むように形成する
配線形成方法であって、下層配線上に層間絶縁膜を形成
する絶縁膜形成工程と、下層配線に臨む接続孔を層間絶
縁膜に開口するとともに、該層間絶縁膜の膜厚方向の一
部を除去して上層配線パターンに倣った配線溝を形成す
るパターニング工程と、少なくとも配線溝の開口端を塞
ぐごとく層間絶縁膜上に導電膜を形成する導電膜形成工
程と、高圧リフローによって導電膜を配線溝及び接続孔
に埋め込む高圧リフロー工程と、配線溝及び接続孔内に
埋め込まれた部分を残して導電膜を除去し、配線溝及び
接続孔内に略平坦に埋め込まれた導電膜を上層配線とす
る平坦化工程とを有することを特徴とするものである。
ここで、上層配線の材料としては、Al、Cu、Ag、
Au又はこれらの少なくとも1種類を含む合金が好適で
ある。
【0016】なお、上記配線形成方法において、高圧リ
フロー工程を行う前に導電層が大気にさらされたとき等
は、高圧リフロー工程を行う前に、導電膜の表面の自然
酸化膜を除去したほうがよい。
【0017】また、上記導電膜形成工程の前に、接続孔
及び配線溝が形成された層間絶縁膜上に下地バリアメタ
ルを形成し、この下地バリアメタル上に導電膜を形成す
るようにしてもよい。なお、このように下地バリアメタ
ルを形成する際、下地バリアメタルは、コリメートスパ
ッタ法又は遠距離スパッタ法によって形成することが好
ましい。
【0018】また、上記パターニング工程において、上
層配線の線幅が広い部分については配線溝を分割して形
成したほうがよい。
【0019】以上のような本発明に係る配線形成方法で
は、高圧リフローによって導電膜を配線溝及び接続孔に
埋め込むので、半導体デバイスに悪影響を与えるような
高温での加熱処理を行うことなく、微細で高アスペクト
比を有するデュアルダマシン構造の層間絶縁膜に対し
て、導電膜を完全に埋め込むことが可能である。
【0020】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について、図面を参照しながら詳細に説明す
る。なお、本発明は以下の例に限定されるものではな
く、本発明の要旨を逸脱しない範囲で、条件等を任意に
変更することが可能であることは言うまでもない。
【0021】第1の実施の形態 本実施の形態では、半導体デバイスの1層目Al配線に
導通した2層目Al配線を、層間絶縁膜に埋め込むよう
に形成する。すなわち、本実施の形態では、半導体デバ
イスの1層目Al配線が下層配線となり、2層目Al配
線が上層配線となる。
【0022】本実施の形態では、先ず、図1に示すよう
に、通常の半導体デバイスの製造プロセスにより、トラ
ンジスタ等の素子(図示せず)が埋め込まれた絶縁基板
1上に1層目Al配線2を形成し、その後、絶縁膜形成
工程として、1層目Al配線2を覆うように、SiOx
やSiOF等からなる層間絶縁膜3を形成する。
【0023】次に、第1のパターニング工程として、層
間絶縁膜3をエッチングして、1層目Al配線2に臨む
接続孔を形成する。すなわち、図2に示すように、所定
の接続孔の形状に対応するようにパターニングされたフ
ォトレジスト4aを層間絶縁膜3上に形成し、その後、
図3に示すように、このフォトレジスト4aをマスクと
して、層間絶縁膜3を異方性エッチングして、1層目A
l配線2に臨む接続孔3aを形成する。
【0024】次に、第2のパターニング工程として、層
間絶縁膜3を更にエッチングして、2層目Al配線に対
応した配線溝を形成する。すなわち、図4に示すよう
に、所定の2層目Al配線パターンに対応するようにパ
ターニングされたフォトレジスト4bを層間絶縁膜3上
に形成し、その後、図5に示すように、このフォトレジ
スト4bをマスクとして、層間絶縁膜3を異方性エッチ
ングして、2層目Al配線パターンに対応した配線溝3
bを形成する。
【0025】その後、フォトレジスト4bを除去するこ
とにより、図6に示すように、1層目Al配線2に臨む
接続孔3aと、2層目Al配線パターンに対応した配線
溝3bとが形成されたデュアルダマシン構造が得られ
る。ここで、本実施の形態では、接続孔3aについて
は、径t1を0.35μm、深さt2を1.0μmと
し、配線溝3bについては、線幅の最小部分を0.4μ
m、深さt3を0.5μmとした。したがって、このデ
ュアルダマシン構造のアスペクト比は約4.3である。
【0026】なお、ここでは、先ず、1層目Al配線2
に臨む接続孔3aを形成し、その後、2層目Al配線パ
ターンに対応した配線溝3bを形成したが、これらの工
程は逆でも構わない。すなわち、先ず、2層目Al配線
パターンに対応した配線溝3bを形成し、その後、1層
目Al配線2に臨む接続孔3aを形成するようにしても
よい。
【0027】次に、図7に示すように、デュアルダマシ
ン構造とされた層間絶縁膜3上に、Ti膜とTiN膜と
の積層膜からなる下地バリアメタル5を高真空中にて形
成する。ここで、Ti膜は、例えば、マグネトロンスパ
ッタ法によって以下の条件で形成する。
【0028】 DCパワー 5kW プロセスガス Ar 100sccm 圧力 0.4Pa 基板温度 150℃ 膜厚 20nm 一方、Ti膜上に積層されるTiN膜は、引き続き高真
空中にて連続して、例えば、マグネトロンスパッタ法に
よって以下の条件で形成する。
【0029】 なお、下地バリアメタル5は、Ti膜とTiN膜の積層
膜に限られるものではなく、後工程で形成される導電膜
に対するバリアと成り得るものであればよい。
【0030】そして、下地バリアメタル5の形成が完了
したら、引き続き高真空中にて連続して、導電膜形成工
程として、図8に示すように、下地バリアメタル5上
に、Alが約99.5%、Cuが約0.5%のAl合金
からなる導電膜6を形成する。この導電膜6は、最終的
には、2層目Al配線となるものである。この導電膜6
は、例えば、マグネトロンスパッタ法によって以下の条
件で形成する。
【0031】 DCパワー 15kW プロセスガス Ar 100sccm 圧力 0.4Pa 基板温度 400℃ 膜厚 1000nm 上記条件のように、基板温度を400℃程度に加熱する
ことにより、Al合金のマイグレーションが促進され、
導電膜6は、表面に隙間がないように形成される。この
ように形成された導電膜6は、図8に示すように、接続
孔3aの開口部や配線溝3bの開口部でも表面に隙間が
ないように形成されるが、接続孔3aや配線溝3bの内
部にはボイド6aが生じる。すなわち、導電膜6は、接
続孔3aや配線溝3bの部分において、下部が空洞とな
ったブリッジ形状となる。
【0032】なお、ここでは、導電膜6をAl合金で形
成したが、導電膜6の材料、すなわち2層目配線の材料
は、これに限られるものではなく、Al、Au、Ag、
Cu又はこれらの少なくとも1種類を含む合金等も使用
可能である。
【0033】次に、高圧リフロー工程として、接続孔3
aや配線溝3bの内部のボイド6aが無くなるように、
高圧リフローによって導電膜6を接続孔3a及び配線溝
3bに埋め込む。すなわち、導電膜6の形成後、Ar等
の不活性ガスを導入して高圧とし、導電膜6を高圧雰囲
気にさらす。これにより、図9に示すように、導電膜6
が接続孔3a及び配線溝3bに押し込まれ、ボイド6a
が無くなる。ここで、高圧リフローは、例えば、以下の
ような条件で行う。
【0034】 圧力 106Pa以上 基板温度 450℃ 時間 1min この高圧リフロー工程により、図9に示したように、接
続孔3aや配線溝3bの内部のボイドが無くなり、導電
膜6が接続孔3a及び配線溝3bに隙間無く埋め込まれ
る。
【0035】上述したように、従来、導電膜6を接続孔
3aや配線溝3bに埋め込むには、550℃に至るよう
な高温での処理が必要であったが、本実施の形態では、
高圧リフローによって導電膜6を埋め込むので、比較的
に低温での処理によって導電膜6を接続孔3aや配線溝
3bへ非常に良好に埋め込むことができる。
【0036】なお、このように高圧リフローを行う際に
は、上記条件のように、基板温度を400℃以上とする
ことにより、Al合金からなる導電膜6が軟化するの
で、導電膜6の埋め込み特性が向上し、導電膜6をより
良好に接続孔3a及び配線溝3bに埋め込むことが可能
となる。
【0037】次に、平坦化工程として、接続孔3a及び
配線溝3bの内部に埋め込まれた部分を残して、下地バ
リアメタル5及び導電膜6を除去する。ここで、下地バ
リアメタル5及び導電膜6の除去は、例えば、CMP法
によって以下の条件で行う。
【0038】 研磨圧力 100g/cm2 定盤回転数 30rpm 研磨ヘッド回転数 30rpm 研磨パッド ポリウレタン発泡体/不織布積層体 (ローデル社製のSUBA IV) スラリー NH4OHベース(ヒュームドシリカ含有) スラリー流量 100cc/min 温度 25〜30℃ 以上の工程により、図10に示すように、下地バリアメ
タル5及び導電膜6が接続孔3a及び配線溝3bの内部
に埋め込まれた状態となり、この下地バリアメタル5及
び導電膜6が、2層目Al配線となる。すなわち、以上
の工程により、層間絶縁膜3の下層に形成された1層目
Al配線2に導通した2層目Al配線が、層間絶縁膜3
に埋め込まれたように形成されたこととなる。
【0039】第2の実施の形態 本実施の形態では、下地バリアメタル5の形成以外につ
いては、上記第1の実施の形態と同様に、半導体デバイ
スの1層目Al配線2に導通した2層目Al配線を、層
間絶縁膜3に埋め込むように形成する。
【0040】すなわち、本実施の形態では、Ti膜とT
iN膜の積層膜からなる下地バリアメタル5をコリメー
トスパッタ法によって形成し、その他については、第1
の実施の形態と同様に形成する。ここで、コリメートス
パッタ法とは、スパッタ法によって薄膜を形成する際
に、コリメータと呼ばれる簀の子状の整流板をターゲッ
トと基板との間に設置して、基板に入射するスパッタ粒
子の垂直入射成分を増加させる方法である。
【0041】そして、コリメートスパッタ法によってT
i膜を形成する際は、例えば、以下のような条件で行
う。
【0042】 DCパワー 5kW プロセスガス Ar 100sccm 圧力 0.4Pa 基板温度 150℃ 膜厚 20nm コリメータのアスペクト比 1.5 また、Ti膜上に積層されるTiN膜をコリメートスパ
ッタ法によって形成する際は、例えば、以下のような条
件で行う。
【0043】 このように、下地バリアメタル5を形成する際に、コリ
メートスパッタ法を適用したときには、スパッタ粒子の
垂直入射成分が増加するので、接続孔3aの底面におい
ても十分な膜厚を有する下地バリアメタル5が形成され
る。
【0044】第3の実施の形態 本実施の形態では、下地バリアメタル5の形成以外につ
いては、上記第1の実施の形態と同様に、半導体デバイ
スの1層目Al配線2に導通した2層目Al配線を、層
間絶縁膜3に埋め込むように形成する。
【0045】すなわち、本実施の形態では、Ti膜とT
iN膜の積層膜からなる下地バリアメタル5を遠距離ス
パッタ法によって形成し、その他については、第1の実
施の形態と同様に形成する。ここで、遠距離スパッタ法
とは、スパッタ法によって薄膜を形成する際に、ターゲ
ットと基板との間の距離を長くすることによって、基板
に入射するスパッタ粒子の垂直入射成分を増加させる方
法である。
【0046】そして、遠距離スパッタ法によってTi膜
を形成する際は、例えば、以下のような条件で行う。な
お、通常のスパッタ法では、ターゲットと基板との間の
距離は、数cm程度である。
【0047】 DCパワー 5kW プロセスガス Ar 100sccm 圧力 0.4Pa 基板温度 150℃ 膜厚 20nm ターゲットと基板間の距離 30cm また、Ti膜上に積層されるTiN膜を遠距離スパッタ
法によって形成する際は、例えば、以下のような条件で
行う。
【0048】 このように、下地バリアメタル5を形成する際に、遠距
離スパッタ法を適用したときには、スパッタ粒子の垂直
入射成分が増加するので、接続孔3aの底面においても
十分な膜厚を有する下地バリアメタル5が形成される。
【0049】第4の実施の形態 本実施の形態では、下地バリアメタル5の形成以外につ
いては、上記第1の実施の形態と同様に、半導体デバイ
スの1層目Al配線2に導通した2層目Al配線を、層
間絶縁膜3に埋め込むように形成する。
【0050】すなわち、本実施の形態では、Ti膜とT
iN膜の積層膜からなる下地バリアメタル5を化学的気
相成長法(以下、CVD法と称する。)によって形成
し、その他については、第1の実施の形態と同様に形成
する。
【0051】以下、CVD法によるTi膜及びTiN膜
の形成条件の例を示す。
【0052】電子サイクロトロン共鳴(ECR)プラズ
マを利用した、いわゆるECRプラズマCVD法によっ
てTi膜を形成する際は、例えば、以下のような条件と
する。
【0053】 マイクロ波パワー 2.45GHz 2800W プロセスガス TiCl4 3sccm H2 100sccm Ar 170sccm 圧力 0.4Pa 基板温度 450℃ また、ECRプラズマCVD法によってTiN膜を形成
する際は、例えば、以下のような条件とする。
【0054】 マイクロ波パワー 2.45GHz 2800W プロセスガス TiCl4 20sccm H2 26sccm N2 8sccm Ar 170sccm 圧力 0.25Pa 基板温度 450℃ また、基板温度を高温に加熱した上で成膜する、いわゆ
る熱CVD法によってTiN膜を形成する際は、例え
ば、以下のような条件とする。
【0055】 プロセスガス TiCl4 40sccm NH3 60sccm N2 3000sccm 基板温度 600℃ 一般に、CVD法によって形成される薄膜はカバレッジ
に優れているので、下地バリアメタル5をCVD法によ
って形成することにより、後工程で形成される導電膜6
に対する濡れ性に優れた下地バリアメタル5を形成する
ことができる。したがって、下地バリアメタル5をCV
D法によって形成することにより、後工程で形成される
導電膜6を、接続孔3aや配線溝3bにより良好に埋め
込むことが可能となる。
【0056】ところで、このようにCVD法によって下
地バリアメタル5を形成した後は、スパッタ法によって
導電膜6を形成するのであるが、装置によっては、CV
D装置からスパッタ装置へ、基板を大気中にさらすこと
なく移送することが困難である。すなわち、装置によっ
ては、CVD法によって下地バリアメタル5を形成した
後に、一度大気中に基板を取り出して、スパッタ装置に
基板を搬入することとなる。
【0057】しかし、下地バリアメタル5の成膜後に基
板を大気にさらすと、下地バリアメタル5の表面が酸化
してしまう。そして、下地バリアメタル5の表面が酸化
していると、この上に導電膜6を形成したときに、下地
バリアメタル5の表面の酸化層と導電膜6とが反応し
て、界面に膜質の硬い酸化アルミニウム膜が形成されて
しまう。その結果、導電膜6の流動性が劣化し、高圧リ
フローを施しても、接続孔3aや配線溝3bに導電膜6
を良好に埋め込むことができなくなってしまう。
【0058】そこで、CVD法で下地バリアメタル5を
成膜した後に、一度大気に取り出した場合には、導電膜
6を形成する直前に、下地バリアメタル5に対して逆ス
パッタ等を行い、その表面を除去するか、或いは、CV
D法によって形成された下地バリアメタル5上に、更に
スパッタ法等によって新たに下地バリアメタル5を積層
することが好ましい。
【0059】このように、下地バリアメタル5に対して
逆スパッタ等を行うか、或いは、更にスパッタ法等によ
って下地バリアメタル5を積層することにより、下地バ
リアメタル5の表面に酸化層が露出するようなことが無
くなり、導電膜6を接続孔3aや配線溝3bに良好に埋
め込むことが可能となる。
【0060】第5の実施の形態 本実施の形態では、上記第1の実施の形態と同様に導電
膜6の形成まで行い、その後、高圧リフロー工程を行う
直前に、逆スパッタ等によって導電膜6の表面を除去す
る。
【0061】すなわち、本実施の形態では、導電膜6の
表面に、膜質の硬い酸化アルミニウム膜等のような自然
酸化膜が形成されていたとしても、このような自然酸化
膜は、高圧リフロー工程の直前に予め除去されることと
なる。これにより、高圧リフローを行ったときに、導電
膜6の表面マイグレーションが促進されることとなり、
導電膜6の埋め込み特性が改善される。ここで、導電膜
6の表面を逆スパッタする際は、例えば、以下のような
条件で行う。
【0062】 RFパワー 1000V プロセスガス Ar 500sccm 圧力 0.4Pa 基板温度 150℃ エッチング膜厚 20nm なお、本実施の形態のように、高圧リフロー工程の直前
に自然酸化膜の除去工程を設けたときには、導電膜6を
形成してから高圧リフロー工程までの間に、ある程度の
時間をおくことが可能となる。したがって、本実施の形
態では、複数の基板に対して導電膜6の形成が完了して
から、これらの基板に対して高圧リフロー処理をまとめ
て施すことが可能となる。したがって、本実施の形態で
は、高圧リフローをバッチ式の装置を用いて、複数枚の
基板に対して一括して行うことが可能となる。そして、
このように、複数枚の基板に対して一括して高圧リフロ
ー工程を施すようにしたときには、高圧リフロー工程の
スループットを大幅に向上することができる。
【0063】ところで、上記第1乃至第5の実施の形態
のように配線を形成する際に、配線の線幅が広いと、導
電膜6のブリッジ形状が得にくく、このため、導電膜6
の埋め込み特性や平坦化特性が劣化する。すなわち、配
線の線幅が広いと、図11に示すように、導電膜6を形
成したときに、配線の中央に対応した部分に大きな凹部
6bが形成されてしまい、そのため、高圧リフローを行
っても、図12に示すように、導電膜6に凹部6cが残
ってしまい、配線溝3b内に導電膜6が完全には埋め込
まれなくなったり、導電膜6の表面を平坦化することが
できなくなってしまったりする。
【0064】そこで、配線の線幅が広い部分について
は、配線溝3bの形成を行うパターニング工程におい
て、配線溝3bを分割して形成したほうがよい。すなわ
ち、図13に示すように、配線の線幅が広い部分につい
ては、配線溝3b内にダミーパターン3cを設けて、配
線溝3bを分割したほうがよい。このように、配線溝3
bを分割したときには、図14に示すように、高圧リフ
ロー後の導電膜6に大きな凹部が形成されるようなこと
がなく、導電膜6が配線溝3bの内部に良好に埋め込ま
れる。なお、配線溝3bの線幅が極端に広い場合には、
高圧リフロー工程中の加熱により、導電膜6が流動して
十分に平坦化されるので、特に配線溝3bを分割する必
要はない。
【0065】なお、以上の例では、1層目Al配線に接
続孔を介して導通する2層目Al配線を形成する場合を
例に挙げたが、本発明はこれに限られるものではない。
すなわち、本発明は、例えば、半導体デバイスの1層目
ポリシリコン層と接続孔(コンタクトホール)を介して
導通する1層目Al配線を形成するときや、2層目以上
のAl配線に接続孔(ビアホール)を介して導通する3
層目以上のAl配線を形成するときなどにも適用可能で
ある。
【0066】
【発明の効果】以上の説明から明らかなように、本発明
に係る配線形成方法では、高圧リフローによって導電膜
を配線溝及び接続孔に埋め込むので、高温での加熱処理
を行うことなく、微細で高アスペクト比の開口を有する
デュアルダマシン構造の層間絶縁膜に対して、導電膜を
完全に埋め込むことが可能である。
【0067】したがって、本発明を半導体デバイスの内
部配線の形成に適用することにより、半導体デバイスの
内部配線の微細化及び多層化を更に進めることが可能と
なり、半導体デバイスの更なる高集積化を図ることがで
きる。
【図面の簡単な説明】
【図1】本発明を適用した配線形成方法の一例を順次示
すものであり、層間絶縁膜を形成した状態を示す要部断
面図である。
【図2】図1の次工程を示すものであり、フォトレジス
トを接続孔に対応するようにパターニングした状態を示
す要部断面図である。
【図3】図2の次工程を示すものであり、フォトレジス
トをマスクとして層間絶縁膜をエッチングし、接続孔を
形成した状態を示す要部断面図である。
【図4】図3の次工程を示すものであり、フォトレジス
トを配線溝に対応するようにパターニングした状態を示
す要部断面図である。
【図5】図4の次工程を示すものであり、フォトレジス
トをマスクとして層間絶縁膜をエッチングし、配線溝を
形成した状態を示す要部断面図である。
【図6】図5の次工程を示すものであり、フォトレジス
トを除去した状態を示す要部断面図である。
【図7】図6の次工程を示すものであり、下地バリアメ
タルを形成した状態を示す要部断面図である。
【図8】図7の次工程を示すものであり、導電膜を形成
した状態を示す要部断面図である。
【図9】図8の次工程を示すものであり、導電膜に対し
て高圧リフローを施した状態を示す要部断面図である。
【図10】図9の次工程を示すものであり、下地バリア
メタル及び導電膜の表面を研磨し、2層目の配線の形成
が完了した状態を示す要部断面図である。
【図11】配線の線幅が広いとき、導電膜を形成した状
態を示す要部断面図である。
【図12】図11のように形成された導電膜に対して高
圧リフローを施した状態を示す要部断面図である。
【図13】配線の線幅が広いとき、配線溝を分割した上
で導電膜を形成した状態を示す要部断面図である。
【図14】図13のように形成された導電膜に対して高
圧リフローを施した状態を示す要部断面図である。
【図15】従来の配線形成方法を順次示すものであり、
層間絶縁膜に接続孔及び配線溝を形成した状態を示す要
部断面図である。
【図16】図15の次工程を示すものであり、下地バリ
アメタル及び導電膜を形成した状態を示す要部断面図で
ある。
【図17】図16の次工程を示すものであり、導電膜に
対してリフロー処理を施した状態を示す要部断面図であ
る。
【図18】図17の次工程を示すものであり、下地バリ
アメタル及び導電膜の表面を研磨した状態を示す要部断
面図である。
【図19】接続孔及び配線溝にボイドが生じた状態を示
す要部断面図である。
【符号の説明】
1 基板 2 1層目Al配線 3 層間絶縁膜 3a 接続孔 3b 配線溝 4a,4b フォトレジスト 5 下地バリアメタル 6 導電膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 層間絶縁膜の下層に形成された下層配線
    に接続孔を介して導通する上層配線を、該層間絶縁膜に
    埋め込むように形成する配線形成方法であって、 下層配線上に層間絶縁膜を形成する絶縁膜形成工程と、 下層配線に臨む接続孔を層間絶縁膜に開口するととも
    に、該層間絶縁膜の膜厚方向の一部を除去して上層配線
    パターンに倣った配線溝を形成するパターニング工程
    と、 少なくとも配線溝の開口端を塞ぐごとく層間絶縁膜上に
    導電膜を形成する導電膜形成工程と、 高圧リフローによって導電膜を配線溝及び接続孔に埋め
    込む高圧リフロー工程と、 配線溝及び接続孔内に埋め込まれた部分を残して導電膜
    を除去し、配線溝及び接続孔内に略平坦に埋め込まれた
    導電膜を上層配線とする平坦化工程と、 を有する配線形成方法。
  2. 【請求項2】 前記上層配線の材料が、Al、Cu、A
    g、Au又はこれらの少なくとも1種類を含む合金から
    なることを特徴とする請求項1記載の配線形成方法。
  3. 【請求項3】 前記高圧リフロー工程を行う前に、導電
    膜の表面の自然酸化膜を除去することを特徴とする請求
    項1記載の配線形成方法。
  4. 【請求項4】 前記導電膜形成工程の前に、接続孔及び
    配線溝が形成された層間絶縁膜上に下地バリアメタルを
    形成し、この下地バリアメタル上に導電膜を形成するこ
    とを特徴とする請求項1記載の配線形成方法。
  5. 【請求項5】 前記下地バリアメタルをコリメートスパ
    ッタ法によって形成することを特徴とする請求項4記載
    の配線形成方法。
  6. 【請求項6】 前記下地バリアメタルを遠距離スパッタ
    法によって形成することを特徴とする請求項4記載の配
    線形成方法。
  7. 【請求項7】 前記パターニング工程において、上層配
    線の線幅が広い部分については配線溝を分割して形成す
    ることを特徴とする請求項1記載の配線形成方法。
JP8030391A 1996-02-19 1996-02-19 配線形成方法 Withdrawn JPH09223731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8030391A JPH09223731A (ja) 1996-02-19 1996-02-19 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8030391A JPH09223731A (ja) 1996-02-19 1996-02-19 配線形成方法

Publications (1)

Publication Number Publication Date
JPH09223731A true JPH09223731A (ja) 1997-08-26

Family

ID=12302627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8030391A Withdrawn JPH09223731A (ja) 1996-02-19 1996-02-19 配線形成方法

Country Status (1)

Country Link
JP (1) JPH09223731A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495451B2 (en) 2000-01-06 2002-12-17 Matsushita Electric Industrial Co., Ltd. Method of forming interconnect
JP2017502355A (ja) * 2013-12-31 2017-01-19 メドルミクス, エセ.エレ.Medlumics, S.L. 光導波路及びコンタクトワイヤ交差の構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495451B2 (en) 2000-01-06 2002-12-17 Matsushita Electric Industrial Co., Ltd. Method of forming interconnect
JP2017502355A (ja) * 2013-12-31 2017-01-19 メドルミクス, エセ.エレ.Medlumics, S.L. 光導波路及びコンタクトワイヤ交差の構造

Similar Documents

Publication Publication Date Title
US6949461B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure
US6989604B1 (en) Conformal barrier liner in an integrated circuit interconnect
US7208404B2 (en) Method to reduce Rs pattern dependence effect
US8119519B2 (en) Semiconductor device manufacturing method
EP0848419A1 (en) Method of making an aluminum contact
US6372632B1 (en) Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
JPH09172071A (ja) 半導体装置の製造方法
JP2000106396A (ja) 半導体装置の製造方法
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
US6297158B1 (en) Stress management of barrier metal for resolving CU line corrosion
US6248665B1 (en) Delamination improvement between Cu and dielectrics for damascene process
KR100350111B1 (ko) 반도체 장치의 배선 및 이의 제조 방법
JP3189970B2 (ja) 半導体装置の製造方法
US6383943B1 (en) Process for improving copper fill integrity
KR20000012027A (ko) 반도체장치의제조방법
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
US20020061644A1 (en) Method of manufacturing an amorphized barrier layer for integrated circuit interconnects
JPH07263589A (ja) 多層配線構造およびその製造方法
JP2005038999A (ja) 半導体装置の製造方法
US6649511B1 (en) Method of manufacturing a seed layer with annealed region for integrated circuit interconnects
JPH09223731A (ja) 配線形成方法
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
JPH08139190A (ja) 半導体装置の製造方法
KR100834283B1 (ko) 금속 배선 형성 방법
KR100307985B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506