KR20000027388A - 반도체 소자의 비피에스지 층간절연막 형성 방법 - Google Patents

반도체 소자의 비피에스지 층간절연막 형성 방법 Download PDF

Info

Publication number
KR20000027388A
KR20000027388A KR1019980045304A KR19980045304A KR20000027388A KR 20000027388 A KR20000027388 A KR 20000027388A KR 1019980045304 A KR1019980045304 A KR 1019980045304A KR 19980045304 A KR19980045304 A KR 19980045304A KR 20000027388 A KR20000027388 A KR 20000027388A
Authority
KR
South Korea
Prior art keywords
insulating film
bpsg
forming
aqueous solution
interlayer insulating
Prior art date
Application number
KR1019980045304A
Other languages
English (en)
Inventor
박상균
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045304A priority Critical patent/KR20000027388A/ko
Publication of KR20000027388A publication Critical patent/KR20000027388A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고집적 반도체 소자의 패턴 간을 효과적으로 매립할 수 있으며, 고온 열처리 공정을 수반하지 않아 얕은 접합 파괴 등을 유발하지 않는 반도체 소자의 BPSG 층간절연막 형성 방법에 관한 것으로, 전도막 패턴 형성이 완료된 반도체 기판 상에 제1 보호 절연막을 형성하되, 상기 전도막 패턴의 토포로지(topology)가 나타나도록 하고, Si, B 및 P를 함유한 액체반응소스를 이용하여, 상기 전도막 패턴 사이를 포함하는 상기 반도체 기판 표면에 BPSG(borophosphosilicate glass) 수용액을 채우고, 상기 반도체 기판을 열처리하여 상기 BPSG 수용액에 가수분해, 축합반응 및 치밀화 반응이 일어나도록 함으로써 BPSG막을 형성하는데 그 특징이 있다. 본 발명에 따라 액상 담금에 의한 층간절연막 형성 기술을 확보할 수 있으며, 비교적 저온에서 열처리하여 BPSG막을 형성함으로써 얕은접합 파괴를 억제할 수 있고, 공공 없이 치밀한 구조의 BPSG막을 형성할 수 있다. 또한, 화학적 기계적 연마 공정의 수반 없이 BPSG막 전면을 평탄화시킬 수 있어 제조 수율을 향상시킬 수 있다.

Description

반도체 소자의 비피에스지 층간절연막 형성 방법
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 반도체 소자의 BPSG(borophosphosilicate glass) 층간절연막 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 소자 표면의 요철은 더욱 심화되어 고단차와 좁은 간격을 갖는 패턴 사이를 내부 공공(void) 없이 절연막으로 채우는 평탄화 기술은 반도체 소자 제조에 있어 중요한 기술 중 하나로 대두되고 있다.
일반적으로 고단차의 좁은 패턴 사이를 완전 매립하기 위하여 고농도의 붕소(B) 및 인(P)을 첨가한 BPSG막을 사용하여 고온 열처리로 매립, 평탄화하고 있다. 이와 같은 종래의 BPSG막 형성 방법은 고농도의 불순물 첨가 및 고온 열처리가 수반되어 고농도의 불순물에 기인한 수분흡습 등으로 막 안정성이 악화되고 결정결합(BPO4)이 형성되는 문제점이 있다. 또한, 고온의 열처리에 의한 얕은접합(Shallow Junction)의 파괴가 일어날 뿐만 아니라, 차세대 메모리 소자에 필수적으로 사용될 금속 게이트(metal gate)의 콘택저항 감소를 위한 TiSi2경우는 고온의 열공정으로 실리사이드 상(phase) 변화가 증가하기 때문에 열처리 온도에 한계가 있다.
첨부된 도면 도1은 종래의 BPSG 층간절연막을 형성한 상태를 보이는 단면도로서, 도면부호 1은 실리콘 기판, 2는 폴리실리콘 배선, 3은 절연막, 4는 BPSG막을 나타낸다. 도1은 패턴 메립, 평탄화 열처리후 좁은 패턴 사이에 내부 공공(v)이 제거되지 않으며, 패턴 끝 부분에는 단차가 그대로 잔존한 상태를 나타내었다.
또한, 최근에 주목받기 시작한 HDP CVD(고밀도 플라즈마 화학기상증착법) 방법으로 좁은 패턴 사이를 저온에서 매립하고, 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP) 공정을 실시하여 평탄화시키는 방법이 제시되었다. 그러나, HDP CVD 방법도 기존의 BPSG 고온 열처리 공정에 의한 패턴 매립 효과에는 미치지 못하며, 플라즈마에 의한 손상으로 패턴 모서리가 깎이는 또 다른 문제점이 있어 패턴 매립의 적용에는 한계점이 있다.
상기와 문제점을 해결하기 위하여 안출된 본 발명은 고집적 반도체 소자의 패턴 간을 효과적으로 매립할 수 있으며, 고온 열처리 공정을 수반하지 않아 얕은접합 파괴 등을 유발하지 않는 반도체 소자의 BPSG 층간절연막 형성 방법을 제공하는데 그 목적이 있다.
도1은 종래의 BPSG 층간절연막을 형성한 상태를 보이는 단면도,
도2a 내지 도2c는 본 발명의 일실시예에 따른 BPSG 층간절연막 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11: 실리콘 기판 12: 전도막 패턴
13: 제1 보호막 14: BPSG 수용액
14A: BPSG막 15: 제2 보호막
상기 목적을 달성하기 위한 본 발명은 전도막 패턴 형성이 완료된 반도체 기판 상에 제1 보호 절연막을 형성하되, 상기 전도막 패턴의 토포로지(topology)가 나타나도록 하는 제1 단계; Si, B 및 P를 함유한 액체반응소스를 이용하여, 상기 전도막 패턴 사이를 포함하는 상기 반도체 기판 표면에 BPSG(borophosphosilicate glass) 수용액을 채우는 제2 단계; 및 상기 제2 단계가 완료된 상기 반도체 기판을 열처리하여 상기 BPSG 수용액에 가수분해, 축합반응 및 치밀화 반응이 일어나도록 함으로써 BPSG막을 형성하는 제3 단계를 포함하는 반도체 소자의 층간절연막 형성 방법을 제공한다.
본 발명은 Si, B, P 등이 함유된 액상 소스와 염기성 또는 산성 수용액을 혼합한 용액에 반도체 기판을 담구어 층간절연막을 형성함으로써, 대기중의 수분에 대해 안정하고 고단차, 좁은 패턴 사이에서도 내부 공공 없이 층간절연막을 완전 매립할 수 있는 층간절연막 형성 방법을 제공하는데 그 특징이 있다.
다수의 폴리실리콘 배선 위에 TEOS(tetraethylortho silicate glass)등의 SiO2막 또는 TEB, TEOP등의 BPSG 액체 반응 소스와 염기성 또는 산성 수용액을 완전히 액체 상태로 혼합한 일정 온도, 압력의 용액에 반도체 기판을 담구어 패턴이 있는 기판 표면을 충분히 덮은 후 축합반응 챔버로 기판을 이동시켜 승온, 가압을 통하여 산화막을 형성하며, 저온치밀화 열처리를 통하여 층간절연막 전면을 평탄화시킨다. 이때 고단차의 토폴로지(topology) 및 좁은 패턴 사이는 액체의 반응소스로 완전히 채우지고, 패턴 사이의 용액은 표면 장력에 의해 패턴 상부까지 덮히게 된다. 이렇게 패턴 상부를 액체 용액으로 완전히 덮은 기판을 25℃ 이상의 온도로 가해주면 액체반응소스와 산, 또는 염기성 수용액 사이의 가수분해 및 축합 반응으로 완전 평탄화된 산화막이 형성되며, 계속되는 저온 열처리 과정을 통하여 치밀화 시켜준다. 상기의 반응에서 축합 반응시 대기압 이상으로 가압함으로써 상기 반응을 더욱 촉진시킨다. 또한, 축합 및 열처리 과정에서 수분 및 알콜기의 증발에 의한 막 수축은 축합반응시 SiO2분자 이외에 분자량이 큰 B2O3및 P2O5분자의 형성으로 막 수축등에 의한 깨짐 현상은 방지된다.
다음은 에칠기 Si반응 소스만을 사용한 경우에 대한 반응식으로서, 반응식1은 염기 또는 산에서의 가수분해 반응, 반응식2는 축합반응, 반응식3은 치밀화된 열처리 방법을 나타낸다.
이하, 첨부된 도면 도2a 내지 도2c를 참조하여 본 발명의 일실시예에 따른 BPSG 층간절연막 형성 방법을 설명한다.
먼저, 도2a에 도시한 바와 같이 TEOS 및 O2가스 분위기의 CVD 장비에서, 전도막 패턴(12)이 형성된 실리콘 기판(11) 상에 전도막 패턴(12)의 토포로지가 나타나도록 제 1 보호막(13)을 형성한다. 이때, 제1 보호막(13)은 350 ℃ 내지 800 ℃의 온도, 1 mTorr 내지 760 Torr의 압력 조건에서 SiH4, TEOS, O2, O3, N2O 등의 반응가스를 이용하여 100 Å 이상 두께의 산화막으로 형성한다. 이때, 제1 보호막(13)은 질화막으로 형성될 수도 있다.
이어서, TEOS, TEB, TEOP 등 Si, B, P를 함유한 액체반응소스와, 염기성 또는 산성 수용액이 일정 비율로 완전히 혼합되어 있고, 온도는 액체반응소스의 어는 점 이상의 온도인 -70 ℃ 내지 25 ℃로 유지되고, 압력은 대기압으로 유지되는 반응챔버에 상기 전도막 패턴이 형성된 기판을 인입하여, 수용액에 잠기도록 담군다.
Si, B, P를 함유하는 액체 반응 소스에서 B와 P의 농도는 각각 1 wt% 내지 7 wt%가 되도록 하며, 액체반응소스와 혼합되는 염기성 수용액으로는 0.01 % 이상 농도의 NH4OH, NaOH 또는 KOH 등을 사용하고, 산성 수용액으로는 0.01 % 이상 농도의 NH4Cl 또는 BF3를 사용하며, 액체반응소스와 산 또는 염기성 수용액의 혼합비율은 각각 3:7 내지 7:3의 혼합비율을 갖도록 한다.
도2a는 실리콘 기판(11) 표면에 채워진 수용액이 흐르지 않도록 기판을 천천히 빼낸 상태로써, 표면 장력에 의해 패턴 상부는 BPSG 수용액(14)으로 완전히 덮이며, 전도막 패턴 사이가 좁은 영역은 BPSG 수용액(14)으로 완전히 채워져 있음을 보이고 있다.
이와 같이 패턴 끝 부분에 표면 장력에 의해 수용액이 덮여 있는 상태를 유지하고, 반응챔버에서 기판을 들어낼 때 기판 주변으로 수용액이 흐르지 않도록 하기 위해서 보호 링(ring)이 기판 위에 있어야 한다.
상기와 같이 BPSG 수용액에 기판을 담구는 방법을 대신하여 스핀 도포(spin coating) 방법을 사용할 수도 있다.
다음으로, 도2b에 도시한 바와 같이 상기 BPSG 수용액이 덮인 실리콘 기판(11)을 대기중에 노출시키지 않고, 가열, 가압이 가능한 챔버로 이동시킨 후, 25℃ 내지 700 ℃의 온도와, 1기압 이상의 압력, 불활성 기체 분위기나 산화성 분위기 조건에서 일정 시간 열처리하여 가수분해, 축합반응 및 치밀화 열처리에 의하여 BPSG 막(14A)을 형성하여, 내부 공공 없이 전면을 평탄화시킨다. 이때, 실리콘 기판(11)을 회전시키면서 열처리를 실시한다. 이와 같은 열처리 과정에서 수분 및 알콜기의 증발에도 불구하고 분자량이 큰 B2O3및 P4O10(P2O5)이 생성되어 수축률은 크지 않으며, 또한 막의 깨짐 현상도 방지 할 수 있다.
다음으로, 도2c에 도시한 바와 같이 전면이 평탄화된 BPSG막(14A) 상에 제 2 보호막(15)을 증착하여 폴리실리콘 배선을 보호하며, 평탄화를 완료한다. 상기 제2 보호막은 350 ℃ 내지 800 ℃의 온도, 1 mTorr 내지 760 Torr의 압력 조건에서 SiH4, TEOS, O2, O3, N2O 등의 반응가스를 이용하여 100 Å 이상 두께의 산화막으로 형성한다.
상기와 같이 이루어지는 본 발명은, 액상 담금에 의한 층간절연막 형성 기술을 확보할 수 있으며, 비교적 저온에서 열처리하여 BPSG막을 형성함으로써 얕은접합 파괴를 억제할 수 있고, 공공 없이 치밀한 구조의 BPSG막을 형성할 수 있다. 또한, 화학적 기계적 연마 공정의 수반 없이 BPSG막 전면을 평탄화시킬 수 있어 제조 수율을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (10)

  1. 반도체 소자의 층간절연막 형성 방법에 있어서,
    전도막 패턴 형성이 완료된 반도체 기판 상에 제1 보호 절연막을 형성하되, 상기 전도막 패턴의 토포로지(topology)가 나타나도록 하는 제1 단계;
    Si, B 및 P를 함유한 액체반응소스를 이용하여, 상기 전도막 패턴 사이를 포함하는 상기 반도체 기판 표면에 BPSG(borophosphosilicate glass) 수용액을 채우는 제2 단계; 및
    상기 제2 단계가 완료된 상기 반도체 기판을 열처리하여 상기 BPSG 수용액에 가수분해, 축합반응 및 치밀화 반응이 일어나도록 함으로써 BPSG막을 형성하는 제3 단계
    를 포함하는 반도체 소자의 층간절연막 형성 방법
  2. 제 1 항에 있어서,
    상기 제3 단계 후,
    상기 BPSG막 상에 제2 보호 절연막을 형성하는 제4 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 액체반응소스는 염기성 또는 산성 수용액이 혼합되는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  4. 제 3 항에 있어서,
    상기 액체반응소스는
    1 wt% 내지 7 wt%의 B 및 1 wt% 내지 7 wt%의 P를 포함하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  5. 제 4 항에 있어서,
    상기 염기성 수용액은 0.01 % 보다 낮지 않은 농도의 NH4OH, NaOH 또는 KOH이고,
    상기 산성 수용액은 0.01 % 보다 낮지 않은 농도의 NH4Cl 또는 BF3이고,
    상기 액체반응소스와 산성 수용액 또는 염기성 수용액의 혼합비율은 각각 3:7 내지 7:3인 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  6. 제 3 항에 있어서,
    상기 제2 단계는,
    스핀 도포(spin coating) 방법을 사용하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  7. 제 4 항에 있어서,
    상기 제2 단계는,
    온도는 상기 액체반응소스의 어는 점 보다 낮지 않은 온도로 유지되고,
    압력은 대기압으로 유지되는 반응챔버에서 실시하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  8. 제 3 항에 있어서,
    상기 제3 단계는,
    25℃ 내지 700 ℃의 온도, 1기압 이상의 압력, 불활성 기체 분위기나 산화성 분위기 조건에서 열처리하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  9. 제 3 항에 있어서,
    상기 제3 단계는,
    상기 반도체 기판을 회전시키면서 실시하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
  10. 제 3 항에 있어서,
    상기 제1 보호 절연막 및 상기 제2 보호 절연막은,
    350 ℃ 내지 800 ℃의 온도, 1 mTorr 내지 760 Torr의 압력 조건에서 SiH4, TEOS, O2, O3, 또는 N2O 반응가스를 이용하여 형성된 산화막인 것을 특징으로 하는 반도체 소자의 층간절연막 형성 방법.
KR1019980045304A 1998-10-28 1998-10-28 반도체 소자의 비피에스지 층간절연막 형성 방법 KR20000027388A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045304A KR20000027388A (ko) 1998-10-28 1998-10-28 반도체 소자의 비피에스지 층간절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045304A KR20000027388A (ko) 1998-10-28 1998-10-28 반도체 소자의 비피에스지 층간절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20000027388A true KR20000027388A (ko) 2000-05-15

Family

ID=19555721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045304A KR20000027388A (ko) 1998-10-28 1998-10-28 반도체 소자의 비피에스지 층간절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR20000027388A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776156B1 (ko) * 2006-08-31 2007-11-15 동부일렉트로닉스 주식회사 씨모스 이미지센서의 제조방법
US7402513B2 (en) 2004-01-16 2008-07-22 Sharp Kabushiki Kaisha Method for forming interlayer insulation film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402513B2 (en) 2004-01-16 2008-07-22 Sharp Kabushiki Kaisha Method for forming interlayer insulation film
KR100776156B1 (ko) * 2006-08-31 2007-11-15 동부일렉트로닉스 주식회사 씨모스 이미지센서의 제조방법

Similar Documents

Publication Publication Date Title
US7557420B2 (en) Low temperature process for polysilazane oxidation/densification
KR100752940B1 (ko) 상호접속 구조의 금속간 용량을 감소시키는 공극 금속배선 구성의 제조 방법
US20020123206A1 (en) Method of forming an insulating layer in a trench isolation type semiconductor device
US7314837B2 (en) Chemical treatment of semiconductor substrates
US6472750B1 (en) Process for realizing an intermediate dielectric layer for enhancing the planarity in semiconductor electronic devices
US6727160B1 (en) Method of forming a shallow trench isolation structure
KR20000027388A (ko) 반도체 소자의 비피에스지 층간절연막 형성 방법
JP2953447B2 (ja) 溝分離型半導体装置の製造方法
KR19980081850A (ko) 집적 회로와 그 제조 방법
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR20000044570A (ko) 반도체소자의 층간절연막 평탄화방법
KR100504556B1 (ko) 배선간 절연막 형성방법
KR100586559B1 (ko) 반도체소자의 층간절연막 갭필 방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR100623595B1 (ko) 반도체 소자의 층간절연막 평탄화 방법
KR0125782B1 (ko) 금속배선형성을 위한 평탄화방법
KR100261681B1 (ko) 반도체소자의 평탄화 방법
KR100212014B1 (ko) 반도체 소자의 비피에스지막 형성방법
JP2001244264A (ja) 半導体素子の層間絶縁膜形成方法
KR100280512B1 (ko) 반도체소자의 콘택 형성방법
KR19990062229A (ko) 반도체장치의 평탄화 방법
KR20060017173A (ko) 반도체 소자의 절연막 형성 방법
KR100237748B1 (ko) 반도체 장치의 층간 절연막 형성방법
KR100575886B1 (ko) 반도체 소자의 제조방법
KR20020056379A (ko) 반도체 소자의 절연막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination