KR100575886B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100575886B1
KR100575886B1 KR1020040090411A KR20040090411A KR100575886B1 KR 100575886 B1 KR100575886 B1 KR 100575886B1 KR 1020040090411 A KR1020040090411 A KR 1020040090411A KR 20040090411 A KR20040090411 A KR 20040090411A KR 100575886 B1 KR100575886 B1 KR 100575886B1
Authority
KR
South Korea
Prior art keywords
film
conductive wiring
interlayer insulating
forming
hdp
Prior art date
Application number
KR1020040090411A
Other languages
English (en)
Inventor
김춘환
신동선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040090411A priority Critical patent/KR100575886B1/ko
Application granted granted Critical
Publication of KR100575886B1 publication Critical patent/KR100575886B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 상부층 층간절연막으로 HDP-CVD(High Density Plasma CVD) 산화막을 적용함에 있어서의 플라즈마 유발 피해(Plasma Induced Damage) 현상의 발생을 억제시킬 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 제조방법은, 게이트 및 접합영역으로 구성된 MOSFET 소자가 구비되고이를 덮도록 전면 상에 평탄화층이 형성된 실리콘기판을 제공하는 단계; 상기 평탄화층 상에 접합영역과 콘택되는 하부층 전도성 배선 패턴을 형성하는 단계; 상기 하부층 전도성 배선 패턴을 덮도록 평탄화층 상에 HDP-CVD 공정에 의한 BPSG막과 LP-CVD 공정에 의한 TEOS막의 이중막으로 이루어진 하부층 층간절연막을 형성하는 단계; 상기 하부층 층간절연막 상에 하부층 전도성 배선 패턴과 콘택되는 상부층 전도성 배선 패턴을 형성하는 단계; 상기 상부층 전도성 배선 패턴을 덮도록 하부층 층간절연막 상에 상부층 전도성 배선 실링막을 형성하는 단계; 및 상기 상부층 전도성 배선 실링막을 포함한 기판 결과물 상에 HDP-CVD 공정에 따라 상부층 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 실리콘기판 2 : 소자분리막
3 : 게이트 4 : 접합영역
5 : 평탄화층 6 : 하부층 전도성 배선 패턴
7,7a : BPSG막 7b : TEOS막
8 : 하부층 층간절연막 9 : 상부층 전도성 배선 패턴
10 : 상부층 전도성 배선 실링막 11 : HDP-CVD 산화막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 상부층 층간절연막으로 HDP-CVD 산화막을 적용함에 있어서의 플라즈마 유발 피해(Plasma Induced Damage) 현상의 발생을 억제시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
초고집적 반도체 소자에 있어서, 최소 선폭이 감소됨에 따라 미세 도선 패턴들 사이의 간격이 급격하게 좁아지게 되었으며, 이에 따라, 미세 도선 패턴들 사이를 매립(gap-fill)함과 아울러 절연 및 평탄화시키는 것이 큰 이슈(issue)로 대두되고 있다. 또한, 기판에 형성되는 미세 MOSFET 소자의 소망하는 능력을 획득하고 열화 현상을 억제하기 위해서는 후속 공정의 온도가 낮아야만 한다.
이러한 측면에서 HDP-CVD(High Density Plasma CVD) 공정으로 형성한 산화막(이하, HDP-CVD 산화막)은 기존의 CVD 공정으로 형성한 산화막 보다 낮은 공정온도(500∼700℃)에서의 증착이 가능하고, 특히, 우수한 매립 특성과 막질을 나타내기 때문에, 초고집적 반도체 소자 제조시의 층간절연막으로서 널리 사용되고 있다.
그런데, 상기 HDP-CVD 공정을 진행함에 있어서는, 공정 진행시 발생되는 고밀도 플라즈마, 즉, 이온이나 전자 등의 대전 입자가 가까이에 위치한 전도성 배선 패턴이나 웨이퍼 가장자리의 노출된 실리콘기판 부분 및 그 기판 부분에 형성된 MOSFET 소자 등으로 침투할 수 있으며, 이렇게 실리콘기판이나 기판에 형성된 소자에 침투된 대전 입자에 의해 소자의 구동 능력이 저하됨은 물론 오동작에 의한 불량이 초래될 뿐만 아니라 소자의 신뢰성이 열화된다. 이와 같은 현상을 HDP-CVD 공정에 의한 플라즈마 유발 피해(Plasma Induced Damage: 이하, PID) 현상이라 칭한다.
구체적으로, 상기 PID 현상은 MOSFET 소자에서의 게이트산화막의 누설전류 증가 및 피로 증가, 접합 다이오드의 누설전류 증가, 핫 케리어 데미지의 증폭, 그리고, 단채널효과의 증가 등을 쉽게 유발시키는 것으로 밝혀지고 있다. 아울러, 상 기 PID 현상은 최소 선폭이 100㎚ 이하인 초미세 및 초고집적 반도체 소자에서 더욱 심화된다. 그 이유는 소자가 미세화 할수록 MOSFET의 채널 길이가 감소되기 때문에 채널에 인가되는 전기장이 증가되어 채널 누설전류의 증대가 용이해지고, 게이트산화막의 두께가 얇아지게 되기 때문에 산화막의 절연 파괴 전압이 낮아지고 산화막 누설 전류가 증대되기 용이해지며, 기판 웰 농도가 증가되기 때문에 접합 다이오드의 전기장의 세기가 커져서 열 및 전기장에 의한 전자 방출(Thermal Field Emission: 이하, TFE)에 의한 접합 누설전류의 증대가 용이해지고, 그리고, 열전자 수의 증가로 인해 장기간의 사용시 MOSFET의 구동능력이 현저하게 저하되는 현상이 발생되기 쉽기 때문이다.
결국, 이와 같은 PID 현상에 의한 기판 소자의 열화 현상이 유발되면, 반도체 칩의 수율이 저하되고, 보다 극미세한 반도체 소자의 구현이 어렵게 될 뿐만 아니라 소자의 누적 신뢰도가 현격히 저하되며, 오동작에 의한 불량이 증가된다.
이에, 최근들어 층간 절연 및 평탄화 구현을 위해 이용되는 HDP-CVD 산화막 형성 공정에 있어서는 초고집적 반도체 소자의 구동능력 및 신뢰성 확보 측면에서 매립 능력을 유지하면서 공정중에 야기될 수 있는 PID 현상을 억제시키는 것이 중요한 과제가 되고 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 상부층 층간절연막으로 HDP-CVD 산화막 형성시의 PID 현상 유발을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 상부층 층간절연막으로 HDP-CVD 산화막을 적용함에 있어서의 PID 현상 유발을 방지함으로써 초고집적 반도체 소자의 구동능력 및 신뢰성을 확보할 수 있는 반도체 소자의 제조방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 게이트 및 접합영역으로 구성된 MOSFET 소자가 구비되고, 이를 덮도록 전면 상에 평탄화층이 형성된 실리콘기판을 제공하는 단계; 상기 평탄화층 상에 접합영역과 콘택되는 하부층 전도성 배선 패턴을 형성하는 단계; 상기 하부층 전도성 배선 패턴을 덮도록 평탄화층 상에 HDP-CVD 공정에 의한 BPSG막과 LP-CVD 공정에 의한 TEOS막의 이중막으로 이루어진 하부층 층간절연막을 형성하는 단계; 상기 하부층 층간절연막 상에 하부층 전도성 배선 패턴과 콘택되는 상부층 전도성 배선 패턴을 형성하는 단계; 상기 상부층 전도성 배선 패턴을 덮도록 하부층 층간절연막 상에 상부층 전도성 배선 실링막을 형성하는 단계; 및 상기 상부층 전도성 배선 실링막을 포함한 기판 결과물 상에 HDP-CVD 공정에 따라 상부층 층간절연막을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 HDP-CVD 공정에 의한 BPSG막과 LP-CVD 공정에 의한 TEOS막의 이중막으로 이루어진 하부층 층간절연막을 형성하는 단계는, 상기 평탄화층 상에 HDP-CVD 공정에 따라 BPSG막을 증착하는 공정과, 상기 BPSG막의 표면을 평탄화시키는 공정과, 상기 표면 평탄화가 이루어진 BPSG막 상에 LP-CVD 공정에 따라 TEOS막을 증착하는 공정으로 구성된다.
상기 BPSG막은 Si[OC2H5]4, B[OCH3]3, PO[OCH3]4, P[OCH3]5, PO[OC2H5]4 및 P[OC2H5]5 중에서 어느 하나의 액체 원료와 O3, N2O 및 O2 중에서 어느 하나의 가스를 사용하여 증착하거나, 또는, SiH4, B2H6 및 PH3 중에서 어느 하나의 원료 가스와 O3, N2O 및 O2 중에서 어느 하나의 가스를 사용하여 증착한다.
상기 BPSG막의 표면을 평탄화시키는 공정은 리플로우(Reflow) 공정으로 수행하며, 상기 리플로우 공정은 700∼900℃의 온도와 O2, H2, N2 및 이들의 혼합 가스 중에서 어느 하나의 가스 분위기로 수행한다.
상기 TEOS막은 TEOS 가스와 O2 또는 N2O 가스를 이용하여 500∼2000Å의 두께로 증착한다.
또한, 상기 BPSG막의 표면을 평탄화시키는 공정 후, 평탄도를 더욱 높이기 위해 평탄화된 BPSG막의 표면을 CMP 또는 에치백할 수 있으며, 아울러, 상기 TEOS막을 증착하는 공정 후, 평탄도를 높이기 위해 상기 TEOS막의 표면을 CMP 또는 에치백할 수 있다.
상기 HDP-CVD 공정에 따라 상부층 층간절연막을 형성하는 단계는, SiH4 및 O2 가스를 원료 가스로 하고, 매립 특성을 향상시키기 위해 H2, He, Ar, CHFx, CFx, SiF4 및 SF6 가스 중에서 어는 하나를 첨가하며, 플라즈마 밀도를 10E11∼10E15이온/㎤로 하여 진행한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 하부층 전도성 배선 패턴들 사이의 공간 매립 및 층간 절연 평탄화를 위한 층간 절연 물질로서 HDP-CVD 산화막과 LP-CVD(Low Pressure CVD) 산화막의 이중막을 이용한다. 이 경우, 상기 LP-CVD 산화막의 증착이 퍼니스(furnace)에서 이루어지는 것과 관련해서 웨이퍼의 전면 및 후면과 가장자리 모두에 LP-CVD 산화막의 증착이 이루어지는 바, PID 현상은 효과적으로 억제될 수 있다.
즉, PID 현상은 노출되기 쉬운 웨이퍼 가장자리의 기판 부분으로 고밀도 플라즈마가 침투하여 유발되는 것이므로, 웨이퍼 가장자리의 기판 부분이 노출됨이 없이 산화막으로 완전히 감싸지게 되면, 고밀도 플라즈마의 침투는 차단되고, 그래서, PID 현상이 억제될 수 있다.
한편, LP-CVD 산화막의 단독으로 하부층의 매립 및 층간 절연 물질을 구성하게 되면, 상기 LP-CVD 산화막의 매립 및 평탄화 특성이 불량하기 때문에 하부층 전도성 배선 패턴간의 간격이 좁을 경우에는 보이드(void) 등이 유발될 수 있고, 또한, 표면 평탄화를 위해 CMP(Chemical Mechanical Polishing) 공정을 수행해야 하는 등 공정이 복잡해진다. 아울러, CMP 공정으로 평탄화를 이룰 경우에는 LP-CVD 산화막의 두께를 증가시켜야 하는데, 이렇게 되면, 생산성이 현저히 감소되고, 또한, 파티클 등의 웨이퍼 오염 가능성이 증가하게 된다.
따라서, 본 발명은 HDP-CVD 산화막의 형성 후, 그 위에 웨이퍼의 전면 및 후면과 가장자리 모두에의 산화막 증착이 이루어지는 LP-CVD 산화막을 형성하여 이중막 구조로 하부층 층간절연막을 구성한 상태에서, 상부층 층간절연막으로서 HDP-CVD 산화막을 형성함으로써, 공정 상의 문제없이 웨이퍼 가장자리의 기판 부분으로 고밀도 플라즈마가 침투되는 것을 효과적으로 차단할 수 있으며, 그 결과, PID 현상의 유발을 용이하게 방지할 수 있다.
자세하게, 도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 소자분리막(2)이 형성되고, 또한, 게이트(3) 및 접합영역(5)으로 구성된 MOSFET 소자가 형성되며, 그리고, 상기 소자분리막(2)과 MOSFET 소자를 포함한 전면 상에 평탄화층(5)이 형성된 실리콘기판(1)을 마련한다. 그런다음, 상기 평탄화층(5)을 식각하여 접합영역(4)을 노출시키는 콘택홀을 형성한 후, 도전막 증착 및 이에 대한 패터닝을 통해 상기 평탄화층(5) 상에 접합영역(4)과 콘택되는 하부층 전도성 배선 패턴(6)을 형성한다.
도 1b를 참조하면, 하부층 전도성 배선 패턴(6)을 덮도록 평탄화층(5)의 전면 상에 제1 하부층 층간절연막으로서 HDP-CVD 공정에 따라 HDP-CVD 산화막, 예컨데, BPSG(Boro Phospho Silicate Glass; SiO2-B2O3-P2O5)막(7)을 증착한다. 이때, 상기 HDP-CVD 공정에 의한 BPSG막(7)은 공간 매립 특성이 우수할 뿐만 아니라 평탄화 특성이 우수함이 주지의 사실이다.
한편, 상기 BPSG막(7) 증착은 Si[OC2H5]4, B[OCH3]3, PO[OCH3]4, P[OCH3]5, PO[OC2H5]4, P[OC2H5]5 등의 액체 원료나 SiH4, B2H6, PH3 등의 가스 원료와 함께 O3, N2O 또는 O2 가스를 사용하여 진행한다.
도 1c를 참조하면, 퍼니스 내에서 상기 BPSG막(7)을 리플로우(reflow)시켜 그 표면을 평탄화시킨다. 여기서, 상기 리플로우는 700∼900℃의 온도 및 O2, H2, N2 또는 이들의 혼합 가스 분위기로 수행한다. 도면부호 7a는 평탄화된 BPSG막을 나타낸다.
한편, 상기 리플로우를 통한 평탄화 후, 평탄도를 더욱 향상시키기 위해 상기 BPSG막(7a)의 표면을 CMP 또는 에치백(Etch-back) 할 수 있다.
도 1d를 참조하면, 표면 평탄화가 이루어진 BPSG막(7a) 상에 제2 하부층 층간절연막으로서 LP-CVD 공정에 따라 LP-CVD 산화막, 예컨데, TEOS[Tetra-Ethyl-Ortho-Silicate; Si(OC2H5)4]막(7b)을 증착한다. 상기 TEOS막(7b)은 TEOS 가스와 O2 또는 N2O 가스를 이용하여 500∼2000Å의 얇은 두께로 증착한다. 이때, 상기 LP-CVD 공정에 따른 TEOS막(7b)은 웨이퍼 전면에 있는 BPSG막(7a) 위에 뿐만 아니라 실리콘기판(1)이 노출될 수 있는 웨이퍼 가장자리 부분과 웨이퍼 후면 부분에도 증착되는 바, 웨이퍼 전체를 감싸게 된다.
도면부호 7b는 BPSG막(7a)과 TEOS막(7b)의 이중막으로 이루어진 하부층 층간절연막을 나타낸다.
한편, 상기 TEOS막(7b)의 증착 후, 평탄도를 향상시키기 위해 그 표면을 CMP 또는 에치백할 수 있다.
도 1e를 참조하면, BPSG막(7a)과 TEOS막(7b)의 이중막으로 이루어진 하부층 층간절연막(8)을 식각하여 하부층 전도성 배선 패턴(6)을 노출시키는 콘택홀을 형성한다. 그런다음, 하부층 층간절연막(8)의 TEOS막(7b) 상에 상기 콘택홀을 매립시키도록 전도성 배선 물질을 증착한 후, 이를 패터닝하여 하부층 전도성 배선 패턴(6)과 콘택되는 상부층 전도성 배선 패턴(9)을 형성한다. 이어서, 상기 하부층 층 간절연막(8)의 TEOS막(7b) 상에 상부층 전도성 배선 패턴(9)을 덮도록 Si3N4막을 증착한 후, 이를 부분 식각하여 상부층 전도성 배선 실링막(10)을 형성한다.
도 1f를 참조하면, 상기 단계까지의 기판 결과물 상에 상부층 전도성 배선 패턴(9) 사이의 공간을 매립함과 아울러 층간 절연을 위한 상부층 층간절연막으로서 HDP-CVD 산화막(11)을 증착한다. 그런다음, 상기 HDP-CVD 산화막(11)을 CMP하거나 에치백(Etch-back)하여 그 표면을 평탄화시킨다. 여기서, 상기 HDP-CVD 산화막(11)은 SiH4 및 O2 가스를 주요 원료로 하고, 매립 특성을 향상시킬 목적으로 H2, He, Ar, CHFx, CFx, SiF4 또는 SF6 가스 등을 혼합하여 증착하며, 아울러, 플라즈마 밀도는 10E11∼10E15이온/㎤ 정도로 하여 증착한다.
이때, 웨이퍼의 가장자리를 포함한 전 영역이 제1 하부층 층간절연막인 LP-CVD 공정에 의한 TEOS막(7b) 및 Si3N4의 상부층 전도성 배선 실링막(10)에 의해 감싸져 있기 때문에 상기 HDP-CVD 산화막(11)의 증착시 웨이퍼 가장자리의 기판 부분으로 고밀도 플라즈마가 침투되는 것은 억제되며, 따라서, 상부층 층간절연막으로 HDP-CVD 산화막을 적용함에 기인하는 PID 현상은 유발되지 않는다.
이후, 도시하지는 않았으나, 상부층 층간절연막인 HDP-CVD 산화막(11) 상에 또 다른 전도성 배선 패턴을 형성한 후, 공지된 일련의 후속 공정들을 차례로 진행하여 본 발명에 따른 반도체 소자의 제조를 완성한다.
이상에서와 같이, 본 발명은 하부층 전도성 배선 패턴들 사이의 공간 매립 및 층간 절연 평탄화를 위한 층간 절연 물질로서 HDP-CVD 산화막과 LP-CVD 산화막 의 이중막을 채용하여 상기 LP-CVD 산화막에 의해 웨이퍼의 전면 및 후면과 가장자리 모두가 감싸지도록 함으로써, 후속하는 HDP-CVD 공정을 이용한 상부층 층간절연막의 형성시 노출되기 쉬운 웨이퍼 가장자리의 기판 부분으로 고밀도 플라즈마가 침투되는 것을 효과적으로 차단할 수 있으며, 이에 따라, 침투된 고밀도 플라즈마에 의한 PID 현상의 유발을 방지할 수 있는 바, 초고집적 반도체 소자의 구동능력 및 신뢰성을 확보할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (10)

  1. 게이트 및 접합영역으로 구성된 MOSFET 소자가 구비되고, 이를 덮도록 전면 상에 평탄화층이 형성된 실리콘기판을 제공하는 단계;
    상기 평탄화층 상에 접합영역과 콘택되는 하부층 전도성 배선 패턴을 형성하는 단계;
    상기 하부층 전도성 배선 패턴을 덮도록 평탄화층 상에 HDP-CVD 공정에 의한 BPSG막과 LP-CVD 공정에 의한 TEOS막의 이중막으로 이루어진 하부층 층간절연막을 형성하는 단계;
    상기 하부층 층간절연막 상에 하부층 전도성 배선 패턴과 콘택되는 상부층 전도성 배선 패턴을 형성하는 단계;
    상기 상부층 전도성 배선 패턴을 덮도록 하부층 층간절연막 상에 상부층 전도성 배선 실링막을 형성하는 단계; 및
    상기 상부층 전도성 배선 실링막을 포함한 기판 결과물 상에 HDP-CVD 공정에 따라 상부층 층간절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 HDP-CVD 공정에 의한 BPSG막과 LP-CVD 공정에 의한 TEOS막의 이중막으로 이루어진 하부층 층간절연막을 형성하는 단계는
    상기 평탄화층 상에 HDP-CVD 공정에 따라 BPSG막을 증착하는 공정과,
    상기 BPSG막의 표면을 평탄화시키는 공정과,
    상기 표면 평탄화가 이루어진 BPSG막 상에 LP-CVD 공정에 따라 TEOS막을 증착하는 공정으로 구성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 BPSG막은 Si[OC2H5]4, B[OCH3]3, PO[OCH3]4, P[OCH3]5, PO[OC2H5]4 및 P[OC2H5]5으로 구성된 그룹으로부터 선택되는 어느 하나의 액체 원료와 O3, N2O 및 O2로 구성된 그룹으로부터 선택되는 어느 하나의 가스를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 BPSG막은 SiH4, B2H6 및 PH3로 구성된 그룹으로부터 선택되는 어느 하나의 원료 가스와 O3, N2O 및 O2로 구성된 그룹으로부터 선택되는 어느 하나의 가스를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 2 항에 있어서, 상기 BPSG막의 표면을 평탄화시키는 공정은 리플로우(Reflow) 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 리플로우 공정은 700∼900℃의 온도 및 O2, H2, N2 및 이들의 혼합 가스로 구성된 그룹으로부터 선택되는 어느 하나의 가스 분위기로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 TEOS막은 TEOS 가스와 O2 또는 N2O 가스를 이용하여 500∼2000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 2 항에 있어서, 상기 BPSG막의 표면을 평탄화시키는 공정 후, 평탄도를 높이기 위해 평탄화된 BPSG막의 표면을 재차 CMP 또는 에치백하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 2 항에 있어서, 상기 TEOS막을 증착하는 공정 후, 평탄도를 높이기 위해 상기 TEOS막의 표면을 CMP 또는 에치백하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 1 항에 있어서, 상기 HDP-CVD 공정에 따라 상부층 층간절연막을 형성하는 단계는, SiH4 및 O2 가스를 원료 가스로 하고, 매립 특성을 향상시키기 위해 H2, He, Ar, CHFx, CFx, SiF4 및 SF6 가스로 구성된 그룹으로부터 선택되는 어느 하나를 첨가하며, 플라즈마 밀도를 10E11∼10E15이온/㎤로 하여 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020040090411A 2004-11-08 2004-11-08 반도체 소자의 제조방법 KR100575886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090411A KR100575886B1 (ko) 2004-11-08 2004-11-08 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090411A KR100575886B1 (ko) 2004-11-08 2004-11-08 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100575886B1 true KR100575886B1 (ko) 2006-05-03

Family

ID=37181038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090411A KR100575886B1 (ko) 2004-11-08 2004-11-08 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100575886B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851108A (ja) * 1994-05-31 1996-02-20 Kawasaki Steel Corp 半導体装置およびその製造方法
KR20050071803A (ko) * 2004-01-02 2005-07-08 주식회사 하이닉스반도체 게이트 산화막의 열화 억제 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851108A (ja) * 1994-05-31 1996-02-20 Kawasaki Steel Corp 半導体装置およびその製造方法
KR20050071803A (ko) * 2004-01-02 2005-07-08 주식회사 하이닉스반도체 게이트 산화막의 열화 억제 방법

Similar Documents

Publication Publication Date Title
KR100689826B1 (ko) 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들
KR101426483B1 (ko) 반도체 장치의 제조 방법
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
KR20020041312A (ko) 에어 갭 셸로우 트랜치 절연체(ｓｔｉ) 구조를 제조하는방법
US20090243050A1 (en) Isolation Structure in Memory Device and Method for Fabricating the Same
KR20050067445A (ko) 반도체소자의 트렌치 소자분리 방법
US20070049046A1 (en) Oxide film filled structure, oxide film filling method, semiconductor device and manufacturing method thereof
US6838356B2 (en) Method of forming a trench isolation
JP2953447B2 (ja) 溝分離型半導体装置の製造方法
KR100575886B1 (ko) 반도체 소자의 제조방법
KR100772275B1 (ko) 반도체 소자 및 그 제조 방법
KR100434187B1 (ko) 반도체 장치의 절연막 패턴 형성 방법
KR100538811B1 (ko) 반도체 소자의 제조방법
KR20120098044A (ko) 반도체 장치의 제조 방법
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR100399903B1 (ko) 반도체 소자 제조시의 층간 평탄화방법
KR20010058645A (ko) 반도체장치의 층간절연막 형성방법
US6472307B1 (en) Methods for improved encapsulation of thick metal features in integrated circuit fabrication
KR20020092682A (ko) 반도체 장치의 절연막 형성 방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR101116726B1 (ko) 반도체 소자의 리세스 게이트 형성방법
KR20010045429A (ko) 반도체 소자의 층간절연막 형성 방법
KR100680953B1 (ko) 반도체 소자의 도전 플러그 형성방법
KR20060017173A (ko) 반도체 소자의 절연막 형성 방법
KR20060073118A (ko) 반도체 메모리 소자의 층간절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee