KR20060073118A - 반도체 메모리 소자의 층간절연막 형성 방법 - Google Patents

반도체 메모리 소자의 층간절연막 형성 방법 Download PDF

Info

Publication number
KR20060073118A
KR20060073118A KR1020040111977A KR20040111977A KR20060073118A KR 20060073118 A KR20060073118 A KR 20060073118A KR 1020040111977 A KR1020040111977 A KR 1020040111977A KR 20040111977 A KR20040111977 A KR 20040111977A KR 20060073118 A KR20060073118 A KR 20060073118A
Authority
KR
South Korea
Prior art keywords
forming
oxide film
film
semiconductor memory
memory device
Prior art date
Application number
KR1020040111977A
Other languages
English (en)
Inventor
김찬배
신종한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040111977A priority Critical patent/KR20060073118A/ko
Publication of KR20060073118A publication Critical patent/KR20060073118A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 소자분리막, 소스/드레인 영역 및 게이트 패턴을 포함한 하부 구조가 제공된 실리콘 기판 상에 제1 산화막을 형성하는 단계, 제1 산화막을 치밀화시키기 위한 열처리 공정을 실시하는 단계, 소스/드레인 영역에 실시한 이온 주입의 선량 분포를 활성화시키기 위해 급속 열처리(Rapid Thermal Processing: RTP) 공정을 실시하는 단계 및 제1 산화막 상부에 제2 산화막을 형성하는 단계를 포함하는 반도체 메모리 소자의 층간절연막 형성 방법을 제공함으로써, 층간절연막의 안정화를 이룰 수 있다.
층간절연막, 저온산화절연막, 패턴매립

Description

반도체 메모리 소자의 층간절연막 형성 방법{METHOD FOR FORMING INTERLAYER DIELECTRIC IN SEMICONDUCTOR MEMORY DEVICE}
도 1은 패턴 사이의 골에 채워진 저온산화절연막의 소실이 나타난 주사전자현미경(Scanning Electron Microscope: SEM) 사진,
도 2는 반도체 소자분리막 및 게이트 레이아웃(layout)을 도시한 평면도,
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 메모리 소자의 층간절연막 형성 공정을 도시한 단면도,
도 4는 도 3a 내지 도 3c의 공정을 거친 저온산화절연막을 사용한 경우, 콘택 플러그를 증착한 후 평탄화를 실시한 단면도,
도 5는 단순 저온산화절연막을 사용한 경우 발생할 수 있는 후속 공정에 의한 소실을 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11: 실리콘 기판 12: 소자분리막
13: 소스/드레인 영역 14: 게이트 패턴
15: 제1 산화막 16: 제2 산화막
본 발명은 일반적으로 반도체 메모리 소자 제조 방법에 관한 것으로 특히, 반도체 메모리 소자의 층간절연막 형성 방법에 관한 것이다.
최근, 반도체 메모리 소자의 고집적화에 따라 좁은 간격의 미세 패턴 사이를 내부 공극없이 절연막으로 채우는 기술은 반도체 메모리 소자의 제조에 있어 그 중요성이 높아지고 있다.
일반적으로, 좁은 간격의 패턴 사이를 매립하기 위하여 BPSG(Boro Phospho Silicate Glass)막을 사용하고 있으나, 패턴이 점차 초미세화됨에 따라 후속 고온 열처리시 소스/드레인 영역의 이온 주입된 선량(dose)의 확산에 의해 전기적 특성이 안정화되지 못하는 문제점이 있다. 이러한 문제점으로 인해, SiH4, H2O2, H2O 반응 소스를 이용하여 -20~150℃ 범위의 저온에서 패턴 사이를 매립하고 비도핑층간절연막을 형성하는 방법이 제시되었다.
그러나, 상기와 같은 저온 공정을 이용하여 층간절연막을 형성하는 방법은 형성되는 저온산화절연막이 후속 세정 공정에 취약한 특성이 관찰되었다. 즉, 저온산화절연막의 표면은 쉽게 열처리 공정에 의하여 치밀화되어 안정된 산화막 성질을 보이지만, 패턴 사이의 골에 채워진 저온산화절연막은 치밀화가 약하여 후속 세정 공정시 소실되는 현상이 관찰되었다.
도 1은 저온산화절연막 적용시 후속 세정 공정에 의해 산화막의 소실이 발생한 SEM 사진이다. 도 1을 참조하면, 산화막의 상부보다는 패턴 사이의 골에 채워진 영역의 하부 산화막의 소실이 나타나고 있음을 볼 수 있다. 이러한 공정시의 문제 발생은 반도체 메모리 소자의 생산 수율 감소로 이어지는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 미세 패턴 매립시 막의 치밀화를 증가시킬 수 있는 반도체 메모리 소자의 층간절연막 형성 방법을 제공하는데 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은, 소자분리막, 소스/드레인 영역 및 게이트 패턴을 포함한 하부 구조가 제공된 실리콘 기판 상에 제1 산화막을 형성하는 단계, 제1 산화막을 치밀화시키기 위한 열처리 공정을 실시하는 단계, 소스/드레인 영역에 실시한 이온 주입의 선량 분포를 활성화시키기 위해 급속 열처리(Rapid Thermal Processing: RTP) 공정을 실시하는 단계 및 제1 산화막 상부에 제2 산화막을 형성하는 단계를 포함하는 반도체 메모리 소자의 층간절연막 형성 방법을 제공한다.
본 발명에 따르면, 미세 패턴이 형성된 기판상에 산화막을 일부 형성하고 후속 열처리를 실시한 후에 2차로 산화막을 형성함으로써, 패턴 사이의 골에 채워진 저온산화절연막의 치밀화를 증가시킬 수 있다. 특히, 후속하여 진행되는 소스/드레인 영역의 이온 주입을 활성화하기 위한 급속 열처리 공정을, 산화막을 일부 형성하고 난 후에 실시함으로써, 보다 더 치밀화를 증가시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자 제조 방법의 일련의 공정을 도시한 단면도이다.
기본적으로, 도 2의 반도체 소자분리막 및 게이트 레이아웃(layout)을 각각 X, Y축으로 절단한 단면을 이용하여 설명하기로 한다.
먼저, 도 3a에 도시된 바와 같이, 소자분리막(12), 소스/드레인 영역(13) 및 게이트 패턴(14)을 포함한 하부 구조가 제공된 실리콘 기판(11) 상에 제1 산화막(15)을 형성한다. 여기서, 제1 산화막(15)은 저온 열 공정에 의한 매립이 가능한 저온산화절연막을 이용하며, 게이트 패턴(14)의 높이의 약 1/3~1/2 정도의 두께로 형성한다.
이후, 도 3b에 도시된 바와 같이, 제1 산화막(15)을 치밀화시키기 위해 H2O 분위기하에서 400 내지 450℃로 20 내지 60분 동안 열처리 공정을 진행한다. 이 경우, 제1 산화막(15)의 두께를 게이트 패턴(14)의 높이의 약 1/3~1/2 정도로 형성함으로써, 전체 두께로 산화막을 형성한 경우보다 산화막의 치밀화가 보다 잘 이루어 질 수 있다. 그 다음에는, 소스/드레인 영역(13)에 실시한 이온 주입의 선량 분포를 활성화시키기 위해 O2 분위기하에서 900 내지 1100℃로 10 내지 40초 동안 급속 열처리(Rapid Thermal Processing: RTP) 공정을 실시함으로써, 보다 효과적이며 치밀한 골 채움 산화막 조건을 확보하게 된다.
그 다음, 도 3c에 도시된 바와 같이, 열처리 공정을 거친 제1 산화막(15) 상부에 SiH4 또는 TEOS(TetraEthylOrthoSillicate)를 이용한 고밀도 플라즈마에 의해 제2 산화막(16)을 형성한다. 고밀도 플라즈마에 의한 제2 산화막 형성시, 바이어스 전력(bias power)을 1000 내지 1500W 이하로 조절하여 패턴의 소실을 억제하고, SiH4 또는 TEOS : O2 의 비를 1.6:1로 유지한다. 또한, 고밀도 플라즈마에 의한 제2 산화막 형성시, H2:O2의 비를 25 내지 35 : 1의 비율로 가스를 혼합하여 사용한다. 이 때, H2 가스를 총 600 내지 1000sccm 만큼 주입하여 형성하는 경우, H2를 염기로 한 HDP(High Density Plasma)막을 증착함으로써, 질화막에 대한 소실을 최소화하면서 SAC(self-aligned contact) 마진도 확보할 수 있다.
도 4는 도 3a 내지 도 3c의 공정을 모두 진행한 후 콘택 플러그를 형성하기 위한 세정 공정시 골 안쪽의 취약 영역도 이러한 공정을 진행함으로써, 골 안쪽의 소실이 없는 안정된 산화절연막이 형성됨을 나타내고 있다. 반면, 도 5는 도 3a 내지 도 3c의 공정을 진행하지 않은 단순 저온산화절연막을 사용한 경우에 후속 세정 공정시 발생할 수 있는 산화막의 소실을 나타내고 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 미세 패턴이 형성된 기판상에 산화막을 일부 형성하고 후속 열처리를 실시한 후에 2차로 산화막을 형성함으로써, 층간절연막을 1단으로 형성한 경우보다 후속 열처리에 의한 H2O 분위기의 O2 소스가 원활하게 칩입할 수 있어 패턴 사이의 골에 채워진 저온산화절연막의 치밀화를 증가시킬 수 있다. 특히, 후속하여 진행되는 소스/드레인 영역의 이온 주입을 활성화하기 위한 급속 열처리 공정을, 산화막을 일부 형성하고 난 후에 실시함으로써, 보다 더 치밀화를 증가시킬 수 있다. 또한, 산화막을 일부 형성한 다음에 2차로 형성되는 산화막을 H2를 염기로 한 HDP막으로 형성함으로써 질화막에 대한 소실을 줄일 수 있다.

Claims (10)

  1. 소자분리막, 소스/드레인 영역 및 게이트 패턴을 포함한 하부 구조가 제공된 실리콘 기판 상에 제1 산화막을 형성하는 단계;
    상기 제1 산화막을 치밀화시키기 위한 열처리 공정을 실시하는 단계;
    상기 소스/드레인 영역에 실시한 이온 주입의 선량 분포를 활성화시키기 위해 급속 열처리(Rapid Thermal Processing: RTP) 공정을 실시하는 단계; 및
    상기 제1 산화막 상부에 제2 산화막을 형성하는 단계
    를 포함하는 반도체 메모리 소자의 층간절연막 형성 방법.
  2. 제1항에 있어서,
    상기 제1 산화막은 저온 열 공정에 의한 매립이 가능한 산화막을 이용하는 것을 특징으로 하는 반도체 메모리 소자의 층간절연막 형성 방법.
  3. 제2항에 있어서,
    상기 제1 산화막은 상기 게이트 패턴 높이의 약 1/3~1/2 정도의 두께로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 층간절연막 형성 방법.
  4. 제1항에 있어서,
    상기 열처리 공정은 H2O 분위기하에서 400 내지 450℃로 20 내지 60분 동안 실시되는 것을 특징으로 하는 반도체 메모리 소자의 층간절연막 형성 방법.
  5. 제1항에 있어서,
    상기 급속 열처리 공정은 O2 분위기하에서 900 내지 1100℃로 10 내지 40초 동안 실시되는 것을 특징으로 하는 반도체 메모리 소자의 층간절연막 형성 방법.
  6. 제1항에 있어서,
    상기 제2 산화막은 SiH4 또는 TEOS(TetraEthylOrthoSillicate)를 이용한 고밀도 플라즈마(High Density Plasma)에 의해 형성되는 산화막을 이용하는 것을 특징으로 하는 반도체 메모리 소자의 층간절연막 형성 방법.
  7. 제6항에 있어서,
    상기 고밀도 플라즈마에 의한 제2 산화막 형성시, 바이어스 전력(bias power)을 1000 내지 1500W 이하로 조절하여 패턴의 소실을 억제하는 것을 특징으로 하는 반도체 메모리 소자의 층간절연막 형성 방법.
  8. 제6항에 있어서,
    상기 고밀도 플라즈마에 의한 제2 산화막 형성시, SiH4 또는 TEOS : O2 의 비를 1.6:1로 유지하는 것을 특징으로 하는 반도체 메모리 소자의 층간절연막 형성 방법.
  9. 제6항에 있어서,
    상기 고밀도 플라즈마에 의한 제2 산화막 형성시, H2:O2의 비를 25 내지 35 : 1의 비율로 가스를 혼합하여 사용하는 것을 특징으로 하는 반도체 메모리 소자의 층간절연막 형성 방법.
  10. 제9항에 있어서,
    상기 H2 가스를 총 600 내지 1000sccm 만큼 주입하여 형성하는 경우, H2 가스에 의해 질화막에 대한 소실을 적게 하는 반도체 메모리 소자의 층간절연막 형성 방법.
KR1020040111977A 2004-12-24 2004-12-24 반도체 메모리 소자의 층간절연막 형성 방법 KR20060073118A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111977A KR20060073118A (ko) 2004-12-24 2004-12-24 반도체 메모리 소자의 층간절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111977A KR20060073118A (ko) 2004-12-24 2004-12-24 반도체 메모리 소자의 층간절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20060073118A true KR20060073118A (ko) 2006-06-28

Family

ID=37166242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111977A KR20060073118A (ko) 2004-12-24 2004-12-24 반도체 메모리 소자의 층간절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR20060073118A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090069362A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090069362A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법

Similar Documents

Publication Publication Date Title
KR101426483B1 (ko) 반도체 장치의 제조 방법
KR100689826B1 (ko) 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들
US7479440B2 (en) Method of forming an isolation structure that includes forming a silicon layer at a base of the recess
US9029237B2 (en) Semiconductor device and method of manufacturing the same
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US20050277257A1 (en) Gap filling with a composite layer
KR100545697B1 (ko) 반도체소자의 트렌치 소자분리 방법
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
KR101079202B1 (ko) 리세스게이트를 구비하는 반도체 장치 및 그 제조방법
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR100772275B1 (ko) 반도체 소자 및 그 제조 방법
US20090181516A1 (en) Method of Forming Isolation Layer of Semiconductor Device
KR20060073118A (ko) 반도체 메모리 소자의 층간절연막 형성 방법
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100502671B1 (ko) 반도체 소자의 갭필 방법
KR100575886B1 (ko) 반도체 소자의 제조방법
KR100680953B1 (ko) 반도체 소자의 도전 플러그 형성방법
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
TW432589B (en) Shallow trench isolation processing for reducing junction current leakage
KR100619395B1 (ko) 반도체 소자 제조 방법
KR100920048B1 (ko) 반도체 소자의 제조방법
KR100571486B1 (ko) 반도체 소자의 제조 방법
KR20090122680A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid