JPH0851108A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0851108A
JPH0851108A JP29165794A JP29165794A JPH0851108A JP H0851108 A JPH0851108 A JP H0851108A JP 29165794 A JP29165794 A JP 29165794A JP 29165794 A JP29165794 A JP 29165794A JP H0851108 A JPH0851108 A JP H0851108A
Authority
JP
Japan
Prior art keywords
film
insulating film
fluorine
semiconductor device
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29165794A
Other languages
English (en)
Inventor
Akihiko Tsuzumitani
昭彦 皷谷
Kenji Fukuda
憲司 福田
Tadashi Nakano
正 中野
Hideaki Uchizumi
秀昭 内住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP29165794A priority Critical patent/JPH0851108A/ja
Publication of JPH0851108A publication Critical patent/JPH0851108A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 層間膜の耐透水性を向上させて水分の拡散浸
透を防止することのできる半導体装置の製造方法を提供
する。 【構成】 金属配線11が形成された後、窒素元素
(N)を含むガスによるプラズマが基板表面に照射され
る。このプラズマ照射により、BPSG膜10の表面に
窒素を含んだ耐透水性の良い絶縁膜12が形成される。
その後、基板表面にP−TEOS膜13が形成される。
次に、再び窒素元素を含むガスによるプラズマを再度基
板表面に照射する。このプラズマ照射により、P−TE
OS膜13の表面に窒素を含んだ耐透水性の良い絶縁膜
14が形成される。次に、この絶縁膜14上にO3 TE
OS膜15およびSOG膜16が順次形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線構造を有する半
導体装置およびその製造方法に関する。
【0002】
【従来の技術】ゲート長が1.0μmより短いMOS(M
etal Oxide Semiconductor) 型トランジスタが構成され
た半導体装置においては、多層配線間を絶縁する層間絶
縁膜の表面を平坦化するため、SOG膜,P−TEOS
膜,O3 −TEOS膜が基板表面に形成されるようにな
ってきた。このSOG(Spin on Glass)膜は、有機溶剤
に溶けたガラス前駆体溶液を基板表面に回転塗布するこ
とによって形成される膜である。また、P−TEOS膜
は、TEOS(tetraethylorthosilicate) を原料として
プラズマ中で形成される酸化膜である。また、TEOS
−O3 膜は、TEOSとO3 を原料として常圧下で形成
される酸化膜である。しかし、このようなTEOSを原
料としたプラズマ酸化膜あるいはTEOS−O3 酸化膜
中に含まれる水分量は非常に多く、また、SOG中に含
まれる水分も非常に多い。従って、MOS型トランジス
タ上層部の層間絶縁膜上にこれら膜が形成されて基板表
面が平坦化される場合、その後の熱工程において、これ
ら膜に含まれる水分が、MOS型トランジスタのゲート
酸化膜とシリコン基板との界面にまで拡散浸透すること
がある。このような場合には、この水分がゲート酸化膜
中にトラップを形成し、トランジスタ動作時における電
子等のキャリアを捕獲してホットキャリア寿命を短くす
る問題が生じた。このような問題は例えば次の文献の1
22〜126ページに報告されており、深刻な問題にな
っている。
【0003】インターナショナル・リライアビリティ・
フイジックス・シンポジウム(International reliabili
ty physics symposium)、1992年 従来、このような問題を解決するため、例えば、特開平
4−29319号公報に開示された次の第1の従来技術
が提案されている。つまり、下部電極上に形成された多
孔質の層間絶縁膜の表面がO2 やN2 などのガスでプラ
ズマ処理され、層間絶縁膜の表面に緻密な絶縁体層が形
成される。次に、この絶縁体層および層間絶縁膜の所定
部位にコンタクトホールが設けられ、その後、絶縁体層
上に金属膜が蒸着される。そして、この金属膜が所定形
状にパターニングされ、上部電極が形成される。このよ
うな製造方法によれば、層間絶縁膜を介して下部電極に
拡散浸透しようとする水分の移動は絶縁体層によって阻
止され、水分の侵入による配線間のリークを防止するこ
とが可能となる。また、この絶縁体層によって上部電極
から下部電極へ向かう金属原子の移動も阻止され、エレ
クトロマイグレーションの発生を抑止することもでき
る。
【0004】また、特開平5−55387号公報に開示
された次の第2の従来技術も提案されている。つまり、
第1の導電体パターンを覆う第1の絶縁膜の表面を平坦
化するため、この絶縁膜の表面にSOG膜が形成され
る。次に、このSOG膜の表面が窒素プラズマ処理さ
れ、SOG膜の表面に窒化層が形成される。その後、こ
の窒化層上に第2の絶縁膜が形成され、これら各膜を貫
通するビアホールが形成される。そして、上記の第1の
導電体パターンに接続される第2の導電体パターンが第
2の絶縁膜上に形成される。このような製造方法によれ
ば、SOG膜の表面に形成された窒化層によってSOG
膜の吸湿性が小さくなり、大気からの水分の侵入はこの
窒化層によって阻止される。従って、ビアホールを形成
した後、第2の導電体パターンをビアホール内に埋め込
む際、SOG膜からビアホール内壁面に水分が放出され
なくなり、スパッタされた金属は正確にビアホールの壁
面に付着する。
【0005】また、この特開平5−55387号公報に
は次の第3の従来技術も開示されている。つまり、第1
の導電体パターンを覆う第1の絶縁膜の表面がSOG膜
で平坦化された後、このSOG膜上に第2の絶縁膜が形
成され、これら膜を貫通するビアホールが形成される。
その後、基板表面が窒素プラズマにさらされ、ビアホー
ル内壁面に露出するSOG膜の端面および第2の絶縁膜
表面に窒化層が形成される。そして、この上に第2の導
電体パターンが形成される。このような製造方法によれ
ば、窒素プラズマ処理時の熱によってSOG膜中の水分
が減少されるとともに、ビアホール内壁面および第2の
絶縁膜表面に水分の拡散を阻止する窒化層が形成され
る。従って、この方法によってもビアホールの内壁面に
水分が放出されなくなり、ビアホールの内壁面には金属
膜が欠陥なく付着される。
【0006】また、P−SiO膜をゲート酸化膜の上に
設けることにより、水の拡散を防止してホットキャリア
の劣化を抑制する技術が報告されている。このP−Si
O膜は、SiH4 を原料としてプラズマ中で化学的気相
成長法(CVD)で形成されたシリコン酸化膜である。
【0007】特開昭62−145735号公報に示され
る第4の従来技術においては、SiH4 ,N2 O,N2
を原料としてこのP−SiO膜を成膜する製造方法が提
案されている。この製造方法では、SiH4 ガスが18
sccm,N2 Oガスが3sccm,N2 ガスが150
sccmという導入ガス流量でシリコン酸化膜の成膜が
行われている。
【0008】また、特開平1−186627号公報に示
される第5の従来技術においては、絶縁膜の膜質向上の
ため、N2 を使用せず、SiH4 /N2 O≧0.1の条
件の導入ガス流量比でP−SiO膜を成膜する方法が提
案されている。
【0009】また、特開平3−151654号公報に示
される第6の従来技術においては、SiH4 ,N2 O,
2 を原料として膜中の窒素濃度が5モル%以上になる
P−SiO膜をSOG膜とアルミニウム配線との間に形
成し、このP−SiO膜によってSOG膜中の可動イオ
ンの拡散を阻止するという方法が提案されている。
【0010】また、特開平2−128424号公報に示
される第7の従来技術においては、水素を発生する絶縁
膜と回路素子との間に、モル比で酸素2に対してシリコ
ン1を越える組成のシリコン酸化膜を設けると、このよ
うなシリコン酸化膜は、未結合手(ダングリングボン
ド)が多いので、SOG膜やP−SiN膜からの水素の
拡散を防止できる方法が提案されている。
【0011】また、特開平5−166936号公報に示
される第8の従来技術においては、シリコン酸化膜中の
窒素含有量を2.4atomic%以上にすることにより、S
OGからの水素の拡散を防止する方法が提案されてい
る。
【0012】また、特開平4−218947号公報によ
れば、SiO2 膜を膜密度の低いものとし、SOG膜か
らの可動イオン等を半導体素子と逆方向に放出すること
で、デバイスに与える影響を軽減する方法が紹介されて
いる。また、特開平3−151654号公報の第9の従
来技術によれば、SiO2 膜の窒素含有量を5モル%以
上にして、SOG膜中の可動イオン等を半導体素子方向
に拡散させない方法も紹介されている。
【0013】また、前述した文献「インターナショナル
・リライアビリティ・フイジックス・シンポジウム」に
は、水分が熱工程でゲート酸化膜中に拡散してトラップ
を形成し、ホットキャリア寿命を短くする深刻な問題が
示されていた。これに対して、フッ素を用いたホットキ
ャリア耐性の向上技術が、例えば、次の文献の1426
ページに報告されている。
【0014】アイ・イー・イー・トランザクション・オ
ン・エレクトロン・デバイス(IEEETRANSACTIONS ON ELE
CTRON DEVICES) 、1990年、第3巻、6号 この報告には、フッ素をゲートにイオン注入することに
より、シリコンのダングリングボンドをフッ素で終端さ
せ、ホットキャリア耐性を向上させる技術が開示されて
いる。Si−Hの結合エネルギーは318kJ/mol
だが、Si−Fの結合エネルギーは591kJ/mol
である。つまり、このSi−Fの結合エネルギーはSi
−Oの結合エネルギーである622kJ/molに近い
ので、水素でシリコンのダングリングボンドを終端した
場合よりも、フッ素でこのダングリングボンドを終端し
た場合の方がホットキャリアが注入されたときに結合が
破壊されにくくなり、ホットキャリア耐性が向上する。
しかし、この方法はフッ素をゲート絶縁膜全面にイオン
注入するので、チャネル領域全体にフッ素が存在するよ
うになる。従って、ゲート酸化膜が厚くなり、ゲート容
量が低下してMOSトランジスタの駆動電流値が減少す
るという欠点がある。
【0015】この問題を解決するため、特開平3−29
6270号公報においては、ポリシリコンゲート上に酸
化膜を形成してその上からフッ素をイオン注入する方法
が提案されている。しかし、この方法では、フッ素をイ
オン注入するために、わざわざ工程数を増やさなくては
ならないので製造コストが増加する。
【0016】また、特開平4−62974号公報におい
ては、ゲート電極形成後に、ハロゲン元素を含む雰囲気
中で熱処理する方法が提案されている。しかし、この方
法では、チャネル部分になるゲート酸化膜の全部の断面
からフッ素が混入して酸化膜厚が増加するのでゲート容
量が低下し、MOSトランジスタの駆動電流値が減少す
る問題がある。
【0017】また、特開平1−230239号公報にお
いては、層間絶縁膜を形成するときにフッ素ガスを混入
することにより、フッ素を拡散する方法が提案されてい
る。しかし、この方法ではフッ素が多量に混入されてし
まうので、やはり、チャネル部分になるゲート酸化膜全
体に多量のフッ素が混入する。このため、酸化膜が増加
してゲート容量が低下し、MOSトランジスタの駆動電
流値が減少する。
【0018】従って、フッ素をゲート酸化膜へ混入する
のに、イオン注入やフッ素系ガス雰囲気中で処理する方
法では、MOSトランジスタの駆動能力を低下させてし
まうので、実際には使用することはできない。フッ素を
ゲート酸化膜へ混入して、シリコンのダングリングボン
ドを終端する方法として、フッ素またはフッ素を含むガ
スを半導体基板上からプラズマ照射することにより、フ
ッ素をゲート酸化膜へ拡散する方法も考えられる。フッ
素またはフッ素を含むガスのプラズマはエッチングにも
用いられる。
【0019】例えば、特開平1−217919号公報に
示される第10の従来技術においては、ゲートエッチン
グをフッ素系のガスで行い、その後酸素プラズマ照射を
した後、フッ化水素酸で洗浄することにより、ゲート電
極の加工時に発生する反応生成物を除去する方法が提案
されている。
【0020】また、特開平2−139932号公報に示
される第11の従来技術においては、第1の導体層がこ
の層上に設けられた絶縁層から露出して成る試料を、ハ
ロゲン原子を含むガスのプラズマ中にさらした後に、第
2の導体層を形成することにより、第1の導体層上に付
着している炭素化合物等を除去して、化学的気相成長法
で第2の導体層を完全に成長させる方法が提案されてい
る。
【0021】また、特開平3−157931号公報に示
される第12の従来技術においては、パターニングされ
たレジストの上からフッ素でプラズマ照射して、レジス
トを疎水性にする。そして、シリコンの化合物と水を気
相中で反応させて、レジスト以外のところにシリコン酸
化膜を形成した後にレジストを除去し、その上にプラズ
マ酸化膜を形成することにより、パターン依存性のない
平坦化方法を提案している。
【0022】また、特開平5−102108号公報に示
される第13の従来技術においては、コンタクトホール
形成後に、レジストをフッ素と酸素を含むガスでアッシ
ングした後に、有機溶剤でレジストを除去する方法が提
案されている。
【0023】また、特開平5−267157号公報に示
される第14の従来技術においては、パターン化された
配線上のレジストをO2 /CHF3 /CH3 OH等のガ
スでアッシングする方法が提案されている。
【0024】
【発明が解決しようとする課題】しかしながら、特開平
4−29319号公報に開示された第1の従来技術にお
いては、上部電極形成用の金属膜がプラズマ酸化膜の表
面に蒸着される前に、通常、基板表面はバッファードフ
ッ酸(BHF)で洗浄される。このため、このBHF処
理によって基板表面のプラズマ絶縁膜は削られて薄くな
る。また、上部電極形成用の金属膜が形成された後、こ
の金属膜がエッチングによってパターニングされる際に
も、金属膜下にあるプラズマ絶縁膜はこのエッチングで
削られてしまう。この結果、プラズマ絶縁膜によって水
分等の拡散を阻止する効果は低減してしまう。従って、
この上にP−TEOS膜,O3 −TEOS膜やSOG膜
などの多量の水分を含んだ絶縁膜が形成される場合に
は、水の拡散を防止することはできない。このため、M
OSトランジスタが形成されている場合には、ゲート酸
化膜に水分が拡散してホットキャリア寿命の劣化が加速
されてしまう。
【0025】また、特開平5−55387号公報に開示
された、窒素プラズマ処理によってSOG膜表面に窒化
層を形成する第2の従来技術においては、大気からの水
分がこの窒化層の下層部に拡散浸透することを防ぐこと
はできる。しかし、このSOG膜がP−TEOS膜,O
3 −TEOS膜やSOG膜などの多量の水分を予め含ん
だ絶縁膜の上層に形成された場合には、これら膜に含ま
れる水分は下層部に拡散浸透してしまうことになる。さ
らに、SOG膜そのものに含まれた水の拡散を防ぐこと
はできない。従って、下層部にMOSトランジスタが形
成されている場合には、やはりこの水分がゲート酸化膜
に拡散してトラップが形成されることになり、ホットキ
ャリアの寿命は短くなってしまう。
【0026】また、特開平5−55387号公報に開示
された、窒素プラズマ処理によってビアホールの内壁面
および第2の絶縁膜表面に窒化層を形成する第3の従来
技術においては、第2の絶縁膜表面にある窒化層上に第
2の導電体パターンを形成する際、上述した特開平4−
29319号公報に開示された従来技術と同様な問題が
発生する。つまり、第2の導電体パターン形成用の金属
膜が形成される前に行われるBHF処理により、基板表
面に形成された窒化層が削られて薄くなってしまう。ま
た、第2の導電体パターンをパターニングする際のエッ
チングによっても、この第2の導電体パターン下にある
窒化層が削られて薄くなってしまう。このため、この窒
化層による水分の移動を阻止する効果はやはり減少して
しまい、同様な問題が発生する。
【0027】また、P−SiO膜をゲート酸化膜の上に
設け、水の拡散を防止してホットキャリアの劣化を抑制
する従来技術においては、P−SiO膜が水の拡散を防
止する機構が解明されておらず、成膜条件やその膜厚に
よっては、水の拡散を防止することができず、ホットキ
ャリア劣化を抑制することができない。
【0028】つまり、第4の従来技術によって得られた
P−SiO膜をMOSトランジスタの上層部に設け、こ
のP−SiO膜によってゲート部への水分の拡散を防止
しようとしても十分な拡散防止効果は得られない。よっ
て、MOSトランジスタのホットキャリア耐性は劣化し
てしまう。この原因はP−SiO膜成膜時における各原
料ガスの導入流量比が不適当であるものと考えられる。
【0029】また、第5の従来技術によって窒素を用い
ないで得られたP−SiO膜を水分の拡散防止膜として
用いた場合にも、水の拡散を防止することはできない。
この原因は、この第5の従来技術によるP−SiO膜は
窒素を使用しないで形成されるため、P−SiO膜中の
窒素濃度が低く、絶縁膜表面のSi−N,Si−NH結
合が十分に存在しないためと考えられる。
【0030】また、第6の従来技術によって窒素濃度が
5モル%以上として得られたP−SiO膜を水分の拡散
防止膜として用いた場合にも、水の拡散を防止すること
はできない。この原因は、水の拡散を防止するには窒素
濃度が5モル%以上だけでは不十分だからであり、ま
た、有効に水の拡散を防止するには絶縁膜の表面にSi
−H結合も有していなくてはならないからである。ま
た、第6の従来技術が提案されている特許公報中には、
SiH4 とN2 Oの流量比が0.05になる条件でP−
SiO膜を成膜した例が記述されているが、N2 は所定
の量としか記述されておらず、特定することはできな
い。つまり、この第6の従来技術によっては、十分に水
の拡散を防止することができるP−SiO膜を特定する
ことはできない。
【0031】また、第7の従来技術によって得られたダ
ングリングボンドを持つシリコン酸化膜を水分の拡散防
止膜として用いた場合にも、水の拡散を防止することは
できない。これは、通常の成膜法で得られるシリコン酸
化膜中のダングリングボンド密度は1019spins/
cm3 程度、一方、SOG膜中の水素は1021個/cm
3 程度であり、シリコン酸化膜中のダングリングボンド
密度よりもSOG膜中の水素濃度の方が通常高いため、
酸化膜中のダングリングボンドによって水素を捕えきれ
ないからである。
【0032】また、第8の従来技術によって窒素含有量
を2.4atomic%以上としたP−SiO膜を水分の拡散
防止膜として用いた場合にも、水の拡散を完全に防止す
ることはできない。水の拡散を防止するには窒素含有量
が2.4atomic%以上だけでは不十分であり、Si−H
結合の濃度が所定範囲の値を有しなくてはならない。ま
た、P−SiO膜はSiH4 とN2 Oだけで成膜されて
おり、N2 も使用しないと、膜中にはSi−NH結合が
十分にできず、SOG、O3 −TEOS膜からの水の拡
散を完全に防止することはできない。
【0033】また、デバイスの微細化が進むにつれ、半
導体装置は可動イオン等に対してより性能の低下が起こ
りやすくなる。このため、SOG膜を用いる場合には、
SOG膜からの可動イオン等の拡散を抑制する作用のあ
るプラズマ酸化膜の成膜が必要となる。前述の特開平3
−151654号公報に示された第9の従来技術では、
このSOG膜からの可動イオン等の拡散を抑制する作用
のあるプラズマ酸化膜の成膜方法が紹介されていたが、
これによると、SiH4 、N2 O、N2 を原料とし、平
行平板プラズマCVD装置により窒素含有量5%以上の
プラズマ酸化膜が形成される。しかし、プラズマ酸化膜
の詳細な膜質検討を行った結果、膜中に窒素が存在しな
いようなモノシランガスと酸素を原料とするプラズマ酸
化膜でも、可動イオン等の拡散を抑制できる膜が形成で
きることを見出した。よって、本発明は、可動イオン,
水等の拡散を抑制する作用のある、窒素を含まないプラ
ズマ酸化膜を用いた半導体装置およびその製造方法を提
供するものでもある。
【0034】また、フッ素をゲート酸化膜へ拡散してホ
ットキャリア耐性を向上させようとする、前述の特開平
1−217919号公報に示された第10の従来技術で
は、反応生成物を除去するときにゲート上に残っていた
フッ素も除去されるので、ゲート酸化膜中のシリコンの
ダングリングボンドをフッ素で終端することはできな
い。
【0035】また、特開平2−139932号公報に示
された第11の従来技術による方法では、第2の導体層
をエッチングでパターニングして配線を形成する時に、
フッ素が混入した酸化膜が削られてしまう。このため、
フッ素をゲート酸化膜へ拡散することにより、シリコン
のダングリングボンドをフッ素で終端させることはでき
ない。
【0036】また、特開平3−157931号公報に示
された第12の従来技術による方法では、シリコンの化
合物と水を気相中で反応させてシリコン酸化膜を金属配
線間に形成する前に洗浄を行わないのであれば、フッ素
は削られることなく残るが、シリコンと水の気相反応を
する前に洗浄を行うのであれば、フッ素が混入した絶縁
膜は残らない。洗浄をしない場合にはフッ素が残るが、
配線の形成後の工程が増えてコストが上昇するので、通
常の平坦化プロセスにはこの方法は用いられない。通常
は、金属配線上および金属配線間に直接第2の層間絶縁
膜を形成する。この場合には、レジストを除去する時
に、フッ素が混入した酸化膜が除去されてしまう。
【0037】また、特開平5−102108号公報に示
された第13の従来技術による方法も、有機溶剤でレジ
ストを除去する時に、フッ素が混入した酸化膜が除去さ
れてしまう。
【0038】また、特開平5−267157号公報に示
された第14の従来技術による方法では、レジストがア
ッシングによって除去された配線上に酸化膜を形成する
場合には、その前に洗浄を行うので、その時にフッ素が
混入した酸化膜が除去されてしまう。
【0039】本発明はこのような問題を解消するために
なされたもので、層間膜の耐透水性を向上させて水分等
の拡散浸透を防止することのできる半導体装置の製造方
法を提供することを目的としている。このような半導体
装置の製造方法が提供されれば、実使用に十分に耐える
ホットキャリア寿命を有するMOSトランジスタを備え
た半導体装置を実現することが可能になる。
【0040】
【課題を解決するための手段】このために本発明は、層
間絶縁膜を形成する第1の工程と、この層間絶縁膜の表
面を洗浄する第2の工程と、この層間絶縁膜上に金属膜
を形成する第3の工程と、この金属膜をパターニングし
て配線を形成する第4の工程と、この配線の形成後に窒
素または窒素元素を含むガスによるプラズマを照射する
第5の工程とを備えた。
【0041】また、層間絶縁膜を形成する第1の工程
と、この層間絶縁膜上に金属膜を形成する第3の工程
と、この金属膜をパターニングして配線を形成する第4
の工程と、この配線の形成後に窒素または窒素元素を含
むガスによるプラズマを照射する第5の工程とを備え
た。
【0042】また、第1の工程の後に、層間絶縁膜にコ
ンタクトホールを形成する第6の工程をさらに備え、こ
の第6の工程の後に上記第2の工程を行う。
【0043】また、第5の工程の後に、第2の層間絶縁
膜を形成する第7の工程と、窒素または窒素元素を含む
ガスによるプラズマを第2の層間絶縁膜に照射する第8
の工程とをさらに備えた。
【0044】また、機能素子と、この機能素子の上層部
に形成された層間絶縁膜とを備えた半導体装置におい
て、機能素子と層間絶縁膜との間に、SiH4 ,N
2 O,N2を原料とするプラズマCVD法で成膜され、
水素濃度が1×1021〜5×1022atoms /cm3 であ
り、かつ、窒素濃度が1×1021〜2×1022atoms /
cm3 であるシリコン酸化膜を備えた。
【0045】また、N2 OガスとN2 ガスとの和の流量
に対するSiH4 ガスの流量の比を0.055〜0.0
86の範囲とするプラズマCVD法で上記シリコン酸化
膜を成膜し、上記半導体装置を製造する。
【0046】また、シランガスを原料とするプラズマ酸
化膜を用い、この酸化膜のSi−H結合の水素量を5×
1020/cm3 以上かつ5×1022/cm3 以下となる
酸化膜構造を有する絶縁膜を形成することを特徴とする
ものである。
【0047】また、エッチング加工してサイドウォール
をゲート電極の側壁に形成する第1の工程と、このサイ
ドウォールを含む半導体基板全面にフッ素またはフッ素
を含むガスをプラズマ照射する第2の工程と、このプラ
ズマ照射によってサイドウォール表面に形成されたフッ
素層を除去することなくその後の熱処理でこのフッ素層
中のフッ素をゲート酸化膜に熱拡散させる第3の工程と
を備えた。
【0048】また、上記第1の工程の後にエッチング残
渣を除去する第4の工程を備え、この第4の工程の後に
上記第2の工程を行う。
【0049】また、層間絶縁膜を形成する第1の工程
と、この層間絶縁膜の表面にフッ素またはフッ素を含む
ガスをプラズマ照射する第2の工程と、このプラズマ照
射によって層間絶縁膜表面に形成されたフッ素層を除去
することなくその後の熱処理でこのフッ素層中のフッ素
をゲート酸化膜に熱拡散させる第3の工程を備えた。
【0050】また、層間絶縁膜を形成する第1の工程
と、この層間絶縁膜にコンタクトホールを形成する第2
の工程と、層間絶縁膜上に金属膜を形成する第3の工程
と、この金属膜上に配線用レジストを形成する第4の工
程と、この配線用レジストをマスクにして金属膜をパタ
ーニングして配線を形成する第5の工程と、配線用レジ
ストを除去する第6の工程と、フッ素またはフッ素を含
むガスを半導体基板の全面にプラズマ照射する第7の工
程と、このプラズマ照射によって層間絶縁膜表面に形成
されたフッ素層を除去することなくその後の熱処理でこ
のフッ素層中のフッ素をゲート酸化膜に熱拡散させる第
8の工程とを備えた。
【0051】
【作用】配線がパターニングされた後に窒素元素を含む
ガスによるプラズマが照射され、配線間に露出する層間
絶縁膜の表面に水をほとんど通さない非常に耐透水性の
良い窒素を含んだ絶縁膜が第5の工程において形成され
る。従って、金属膜を形成する前に行われる層間絶縁膜
表面を洗浄処理をする第2の工程時には、窒素を含んだ
絶縁膜が形成されておらず、この洗浄処理によって窒素
を含んだ耐透水性の良い絶縁膜が削られることはない。
また、配線を形成するために金属膜をパターニングする
第4の工程においても窒素を含んだ絶縁膜が形成されて
おらず、この金属膜のパターニングによって窒素を含ん
だ耐透水性の良い絶縁膜が削られることはない。
【0052】また、第8の工程において窒素元素を含む
ガスによるプラズマを第2の層間絶縁膜に照射すること
により、第2の層間絶縁膜の表面にも窒素を含んだ耐透
水性の良い絶縁膜が形成される。
【0053】また、機能素子と層間絶縁膜との間に、S
iH4 ,N2 O,N2 を原料とするプラズマCVD法で
成膜され、水素濃度が1×1021〜5×1022atoms /
cm3 であり、かつ、窒素濃度が1×1021〜2×10
22atoms /cm3 であるシリコン酸化膜を備えることに
より、シリコン酸化膜に浸透してきた水はシリコン酸化
膜中に存在するSi−H,Si−NH,Si−N結合と
反応し、シリコン酸化膜を生成する。このため、SOG
膜やO3 −TEOS膜中の水の拡散はこのシリコン酸化
膜で防止される同時に、シリコン酸化膜自身からの水素
の離脱も防止される。
【0054】また、プラズマ酸化膜のSi−H結合の水
素量を5×1020/cm3 以上かつ5×1022/cm3
以下となる酸化膜構造を有する絶縁膜を有することによ
り、膜中の可動イオン,水等の基板中への拡散が抑制さ
れる。この可動イオン,水等の拡散を阻止する機構につ
いては明らかではないが、例えば、水では、2Si−H
+H2 O→Si−O−Si+2H2 ↑の反応等により、
水の拡散を阻止するものと想像される。
【0055】また、ゲート電極のサイドウォールは、通
常、CHF3 とCF4 などのフッ素化合物とArの混合
ガスでドライエッチングされるが、生成するフッ化物は
空気中に放出されるので、サイドウォール上にはあまり
残らない。従って、サイドウォールのエッチング後に、
半導体基板の全面をフッ素またはフッ素を含むガスでプ
ラズマ照射し、サイドウォールにフッ素を混入させるこ
とにより、その後の熱工程でゲート酸化膜にフッ素が拡
散する。また、CHF3 やCF4 を除去するために、H
2 SO4 とH2 2 の混合液で洗浄する場合には、洗浄
後に、半導体基板の全面をフッ素またはフッ素を含むガ
スでプラズマ照射し、サイドウォールにフッ素を混入さ
せ、その後の熱工程でゲート酸化膜へフッ素を拡散させ
る。このようにゲート酸化膜へフッ素が拡散することに
より、シリコンのダングリングボンドはフッ素で終端さ
れる。
【0056】また、層間絶縁膜の表面にフッ素またはフ
ッ素を含むガスでプラズマ照射することによっても、そ
の後の熱工程でゲート酸化膜へフッ素が拡散する。
【0057】また、層間絶縁膜を形成した後に、CHF
3 とCF4 などのフッ素化合物とArの混合ガスで層間
絶縁膜にコンタクトホールを形成する場合には、フッ素
は、コンタクトホールが選択的にエッチングされるので
半導体基板全面には混入しない。さらに、通常はこの後
に洗浄により、シリコン基板表面の酸化膜やエッチング
残渣を除去する。従って、コンタクトホール形成ではフ
ッ素は層間絶縁膜中には残らない。また、金属膜をエッ
チングによりパターニングする時にフッ素が混入した酸
化膜層が削られる。さらに、レジストをアッシングや洗
浄により除去する時に、やはり、フッ素が混入した酸化
膜層が削られる。このような場合には、レジストを除去
した後に、フッ素またはフッ素を含むガスを半導体基板
の全面にプラズマ照射して、層間絶縁膜のフッ素を除去
することなく、その次の工程を行うことにより、フッ素
はゲート酸化膜へ拡散する。
【0058】
【実施例】次に、本発明をCMOS(相補型MOS)の
製造方法に適用した第1の実施例について説明する。図
1は本実施例による製造方法によって得られた半導体装
置の断面図であり、図2から図5は本製造方法を示す工
程断面図である。CMOSはn型MOSとp型MOSと
が組合わさって構成されるが、これら各図中にはn型M
OSのみが示されている。
【0059】まず、図2に示すように、p型シリコン基
板1の表面が酸化され、基板表面に約500オングスト
ロームのシリコン酸化膜が形成される。その後、n型M
OSの形成領域には1.2×1013/cm2 程度のドー
ズ量のボロンがシリコン酸化膜を通してイオン注入さ
れ、pウエル2が形成される。p型MOSの形成領域に
は1.35×1013/cm2 程度のドーズ量の燐がイオ
ン注入され、図示しないnウエルが形成される。次い
で、熱処理によって注入したボロンと燐が拡散され、各
ウエル領域が拡げられる。次いで、基板表面のシリコン
酸化膜がエッチングされた後、パッド酸化膜が基板表面
に形成される。そして、このパッド酸化膜上にシリコン
窒化膜がCVD(Chemical vapor deposition) 法によっ
て形成される。その後、トランジスタが形成されない非
活性領域にあるシリコン窒化膜が選択的に除去され、ト
ランジスタが形成される活性領域にあるシリコン窒化膜
が残される。次いで、p型シリコン基板1の非活性領域
に選択的にチャネルストッパイオンがイオン注入され、
チャネルストッパ3が形成される。その後、熱酸化によ
って非活性領域に厚さ6000オングストロームの素子
分離用のシリコン酸化膜4が形成され、素子間の絶縁分
離が行われる。
【0060】次いで、活性領域に、しきい値調整用の
2.7×1012/cm2 程度のドーズ量のフッ化ホウ素
がイオン注入される。次いで、パッド酸化膜がウエット
エッチングされて除去された後、露出したウエル領域上
にシリコン酸化膜からなるゲート酸化膜5が形成され、
さらにこのゲート酸化膜5上にポリシリコン膜6がCV
D法で形成される。次いで、リンがドープされてこのポ
リシリコン膜6の抵抗が下げられる。次いで、タングス
テンシリサイド膜7がスパッタ法で形成される。その
後、タングステンシリサイド膜7,ポリシリコン膜6お
よびゲート酸化膜5が選択的にエッチングされ、ゲート
電極が形成される。
【0061】次に、pウエル2の全面に2.0×1013
/cm2 程度のドーズ量のリンがイオン注入され、図示
しないnウエルの全面に5.0×1012/cm2 程度の
ドーズ量のフッ化ホウ素がイオン注入される。次いで、
CVD法により基板表面にシリコン酸化膜が形成された
後、このシリコン酸化膜がエッチバックされ、全てのゲ
ート電極の側面にサイドウォール8が形成される。次
に、pウエル2の領域には3×1015/cm2 程度のド
ーズ量のヒ素がイオン注入される。一方、図示しないn
ウエル領域には1.5×1015/cm2 程度のドーズ量
のフッ化ホウ素がイオン注入される。この2回にわたる
イオン注入の結果、LDD(Lightly Doped Drain)構造
をした図示しないソース領域およびドレイン領域が形成
される。
【0062】次いで、低温でシリコン酸化膜9が基板全
面に形成され、このシリコン酸化膜9の上にホウ素とリ
ンを含むシリコン酸化膜(BPSG膜)10がさらに基
板全面に形成される。その後、900℃で15分間の熱
処理が行われ、このBPSG膜10の表面が平坦化され
る。次いで、BPSG膜10およびこの下層部にあるシ
リコン酸化膜9が選択的にエッチングされ、トランジス
タのソース領域やドレイン領域に導通する図示しないコ
ンタクト孔が開口される。次いで、基板表面がBHF処
理されて洗浄された後、スパッタ法によって基板全面に
アルミニウム(Al)合金膜が形成される。そして、こ
のAl合金膜が所定の形状にパターニングされ、所望の
金属配線11が形成される(図2参照)。
【0063】次に、この金属配線11が形成された後、
窒素元素(N)を含むガス、例えばアンモニアガス(N
3 )や窒素ガス(N2 )によるプラズマが基板表面に
照射される(図3参照)。この窒素元素を含むガスによ
るプラズマの照射により、BPSG膜10の表面に窒素
を含んだ耐透水性の良い絶縁膜12が図4に示すように
形成される。その後、基板表面にP−TEOS膜13が
形成される。次に、アンモニアガスや窒素ガスといった
窒素元素を含むガスによるプラズマを再度基板表面に照
射する(図4参照)。本実施例ではアンモニアプラズマ
を用いた。このプラズマ照射により、P−TEOS膜1
3の表面に窒素を含んだ耐透水性の良い絶縁膜14が図
5に示すように形成される。次に、この絶縁膜14上に
3 −TEOS膜15およびSOG膜16が順次形成さ
れた後、SOG膜16がエッチングされて基板表面が平
坦化される(図5参照)。
【0064】その後、基板表面に図1に示すように再び
P−TEOS膜17が形成される。場合によっては、こ
の後、コンタクト孔が形成された後、上記と同様な工程
が繰り返されて多層配線が形成される。本実施例では配
線18が形成されて第2層配線まで形成された。最後
に、CVD法によってリンを含んだシリコン酸化膜1
9、窒素を含んだ絶縁膜が基板全面に塗布されてパッシ
ベーション膜20が形成される。その後、このパッシベ
ーション膜20がエッチングされて図1に示す断面構造
をした半導体装置が完成する。本実施例では、ゲート長
が0.5μm,ゲート幅が15μmのn型MOSおよび
p型MOSからなるCMOSが得られた。
【0065】次に、このような本実施例による製造方法
で形成されたMOSトランジスタが持つホットキャリア
寿命を測定した。このホットキャリア寿命を測定するこ
とにより、窒素を含んだ各絶縁膜12,14が備える耐
透水性を評価することができる。つまり、MOSトラン
ジスタ動作時におけるホットキャリア(電子,正孔)の
寿命が長い場合にはこれら各絶縁膜12,14の耐透水
性は良好であると評価できる。一方、このホットキャリ
ア寿命が短い場合には耐透水性が良くないものと評価で
きる。
【0066】また、この測定におけるホットキャリア寿
命は、MOSトランジスタの相互コンダクタンスG
m (=dId /dVg )から次のように算出した。ま
ず、0.1[V]のドレイン電圧Vd を印加した状態
で、ゲート電圧Vg の変化に対するドレイン電流Id
変化を測定する。そして、このゲート電圧変化に対する
ドレイン電流変化の特性グラフから、相互コンダクタン
スGm の最大値Gm0を求める。次に、基板電流が最大に
なるDCストレス条件、例えば5.5[V]のドレイン
電圧Vd では1.75[V]のゲート電圧Vg によるD
Cストレスを一定時間トランジスタに印加する。その後
再び、0.1[V]のドレイン電圧Vd を印加した状態
で、ゲート電圧Vg の変化に対するドレイン電流Id
変化を測定する。そして、この測定結果から相互コンダ
クタンスGm の最大値GmTを求める。そして、次式から
相互コンダクタンスGm の最大値の低下する割合を百分
率[%]で求める。
【0067】 {(Gm0−GmT)/Gm0}×100 [%] このような百分率の測定を上記DCストレスの印加時間
を変化させて繰り返し行い、印加するストレス時間の変
化に対する相互コンダクタンスの最大値の低下する割合
の変化を求めた。図6のグラフはこのようにして得られ
たものであり、ドレイン電圧Vd =5.5[V],ゲー
ト電圧Vg =1.75[V]のDCストレスを印加した
ストレス条件で求めたものである。同グラフの横軸はス
トレス時間[sec],縦軸は相互コンダクタンスGm
の最大値の低下する割合[%]を示している。
【0068】また、このような測定は、上記実施例の製
法によって得られたMOSトランジスタだけでなく、種
々の比較品についても同様に行った。そのうちの比較品
1は、上記実施例による製造途中で窒素を含んだ絶縁膜
12および絶縁膜14のいずれの膜も形成されていない
半導体装置である。すなわち、配線11のパターニング
後に窒素元素を含んだガスによるプラズマ照射が行われ
ておらず、かつ、P−TEOS膜13の表面に窒素元素
を含んだガスによるプラズマ照射も行われていない。ま
た、比較品2は、窒素を含んだ絶縁膜14は上記実施例
と同様に形成されているが、窒素を含んだ絶縁膜12の
形成態様は異なる。すなわち、この比較品2において
は、配線11のパターニング後ではなく、BPSG膜1
0にコンタクトホールを形成した後、金属膜形成のため
のBHF処理をする前に基板表面に窒素元素を含むガス
によるプラズマ照射が行われている。また、比較品3
は、金属配線11間に上記実施例と同様に窒素元素を含
んだ絶縁膜12が形成されているが、P−TEOS膜1
3の表面にはプラズマ照射が行われておらず、窒素を含
んだ絶縁膜14は形成されていない。すなわち、比較品
3は上記実施例の一変形例である。比較品4は上記実施
例によって形成されたものであり、窒素を含んだ絶縁膜
12および絶縁膜14のいずれも備えているものであ
る。すなわち、金属配線11のパターニング後にプラズ
マ照射が行われ、かつ、P−TEOS膜13の表面にも
プラズマ照射が行われているものである。
【0069】同グラフにおいて、白抜きの丸印Aでプロ
ットされた特性が比較品1についてのものであり、白抜
きの三角印Bでプロットされた特性が比較品2、黒く塗
り潰された丸印Cでプロットされた特性が比較品3、白
抜きの四角印Dでプロットされた特性が比較品4につい
てのものである。
【0070】以下の表1は、同グラフから、相互コンダ
クタンスGm の最大値の低下する割合が10[%]にな
るDCストレス印加時間を求め、このストレス印加時間
をホットキャリア寿命として求めた結果をまとめたもの
である。
【0071】
【表1】
【0072】同表に示すように、金属配線11上および
P−TEOS膜13上のどちらにもプラズマ照射が行わ
れていない比較品1の寿命は5800秒である。コンタ
クトホールの形成後にプラズマ処理がされた比較品2の
ホットキャリア寿命は8200秒である。これに対して
本実施例の一変形例である比較品3では、窒素を含んだ
絶縁膜12が形成されているため、ホットキャリア寿命
は62200秒と長くなっており、比較品1,2に比べ
て約10倍長寿命化している。本実施例による比較品4
では窒素を含んだ絶縁膜12に加えて絶縁膜14をも備
えているため、ホットキャリア寿命はさらに長くなって
135000秒になり、比較品3の約2倍になってい
る。
【0073】窒化プラズマ照射の無い比較品1において
ホットキャリア寿命が短くなっているのは、SOG膜1
6、O3 −TEOS膜15およびP−TEOS膜13に
含まれる水分が熱工程においてMOSトランジスタのゲ
ート酸化膜5に拡散浸透し、ゲート酸化膜5にトラップ
が形成されるためである。これに対してコンタクトホー
ル形成後にプラズマ照射された比較品2のホットキャリ
ア寿命は8200秒であり、比較品1より長くなる。し
かし、際立ったほどの効果はない。これは、BPSG膜
10の表面にプラズマ照射によって窒素を含んだ絶縁膜
が形成されても、その後のBHF処理や配線11のパタ
ーニングの際のエッチングによってせっかく形成された
窒素を含んだ絶縁膜が削られて薄くなってしまうからで
ある。このため、SOG膜16、O3 −TEOS膜15
に含まれる水分の拡散浸透は窒素を含んだ絶縁膜14に
よって阻止されるが、BPSG膜10上の窒素を含んだ
絶縁膜は上記のように削れて薄くなっているため、P−
TEOS膜13に含まれる水分が熱工程においてMOS
トランジスタのゲート酸化膜5に拡散浸透し、ゲート酸
化膜5にトラップが形成されるためである。
【0074】一方、本実施例の一変形例である比較品3
においてホットキャリア寿命が長くなっているのは、窒
素を含んだ絶縁膜14がなくても、その下層に窒素を含
んだ絶縁膜12が形成されているためである。すなわ
ち、SOG膜16、O3 −TEOS膜15およびP−T
EOS膜13に含まれる水分の拡散浸透は窒素を含んだ
絶縁膜12によってほとんど阻止され、MOSトランジ
スタのゲート酸化膜5に水分が拡散しないためである。
このため、ゲート酸化膜5にトラップが形成されないよ
うになり、ホットキャリアがこのトラップに捕獲される
率は激減する。また、本実施例による比較品4において
ホットキャリア寿命がさらに長くなっているのは、窒素
を含んだ絶縁膜12に加えてさらに窒素を含んだ絶縁膜
14を備えているからであり、水分の拡散浸透が2枚の
絶縁膜12および14によって阻止されるからである。
このように本発明に従う比較品3,4によれば、ゲート
酸化膜5への水分の拡散によるトラップの形成が防止さ
れ、ホットキャリア寿命劣化の加速が防止される。よっ
て、本発明によれば実使用に十分耐える半導体装置を提
供することが可能となる。
【0075】なお、上記実施例の説明においてはLDD
構造のn型MOSトランジスタを持つ半導体装置につい
て説明したがこれに限るものではなく、p型MOSトラ
ンジスタを持つ半導体装置や、シングルドレイン構造の
MOSトランジスタを持つ半導体装置についても本発明
を適用することができ、この場合においても上記実施例
と同様な効果が奏される。また、上記実施例の説明にお
いては、金属配線11の下の絶縁膜にBPSG膜10を
用い、金属配線11の上の絶縁膜にP−TEOS膜13
を用いた場合について説明したが、これら絶縁膜はこれ
らに限るものではない。例えば、低圧下、常圧下または
プラズマ中で形成された、シリコン酸化膜や、窒素を含
んだ絶縁膜(水分を通す程度に低濃度に窒素を含む)、
窒化膜、さらに、有機シランを原料とした他の絶縁膜や
SOG膜などを、BPSG膜10やP−TEOS膜13
の代わりに用いても良い。これら絶縁膜の表面に窒素元
素を含むプラズマを照射することによっても、耐透水性
の高い窒素を含んだ絶縁膜がこれら絶縁膜の表面に形成
され、上記実施例と同様の効果が奏される。
【0076】次に、本発明をCMOSに適用した第2の
実施例による半導体装置およびその製造方法について、
図7〜図9を参照して説明する。CMOSにはn型MO
Sとp型MOSとが組み合わされて構成されるが、これ
ら各図中にはn型MOSのみが示されている。また、こ
れら各図において、図1と同一または相当する部分には
同一符号を付する。
【0077】まず、図7に示すように、p型シリコン基
板1上にpウエル2,チャネルストッパ3および素子分
離用シリコン酸化膜4が形成される。その後、ゲート酸
化膜5,ポリシリコン膜6およびタングステンシリサイ
ド膜7が積層され、ゲート電極が形成される。次に、こ
のゲート電極をマスクにした第1回目のイオン注入が行
われ、引き続いてゲート電極およびサイドウォール8を
マスクにした第2回目のイオン注入が行われ、LDD構
造をした図示しないソース領域およびドレイン領域が形
成される。次に、シリコン酸化膜9が基板全面に形成さ
れ、このシリコン酸化膜上にホウ素とリンを含むBPS
G膜10が形成される。このBPSG膜10の表面は熱
処理によって平坦化される。ここまでの工程は上記の第
1実施例と同様に行われる。
【0078】次に、このBPSG膜10上にP−SiO
膜21が形成される。P−SiO膜21は、プラズマ中
でSiH4 ,N2 O,N2 を原料にして、N2 Oガスと
2ガスとの和の流量に対するSiH4 ガスの流量の比
(=SiH4 /(N2 O+N2 ))が0.055〜0.
086の範囲内で形成される。ここでは、後述するホッ
トキャリア寿命の比較測定のために、種々の流量比、つ
まり、SiH4 /(N 2 O+N2 )=0.048,0.
051,0.055,0.063,0.074,0.0
86,0.1の各流量比でP−SiO膜21を形成し
た。
【0079】その後、P−SiO膜21,BPSG膜1
0およびシリコン酸化膜9が選択的にエッチングされ、
MOSトランジスタのソース領域やドレイン領域に導通
する図示しないコンタクト孔が開口される。次いで、基
板表面がBHF処理されて洗浄された後、スパッタ法に
よってAl合金からなる金属配線層が形成される。そし
て、この金属配線層がパターニングされて図8に示す所
望の金属配線11が形成される。次に、この金属配線1
1を覆うP−TEOS膜13が形成される。次に、この
P−TEOS膜13上に、O3 −TEOS膜15、SO
G膜16が形成される。このSOG膜16はエッチング
され、基板表面が平坦化される。その後、再び、平坦化
されたSOG膜16上にP−TEOS膜17が形成され
る。
【0080】次いで、コンタクト孔が開口された後、図
9に示す2層目の金属配線18が形成される。場合によ
っては、1層目の金属配線11を形成する工程から2層
目の金属配線18を形成する工程までの上述した各工程
が繰り返され、多層配線が形成される。本実施例では、
2層目の金属配線18まで形成された。さらに、この2
層目の金属配線18上にリンを含んだシリコン酸化膜1
9がCVD法によって形成される。最後に、このシリコ
ン酸化膜19上にシリコン窒化膜がCVD法で形成さ
れ、パッシベーション膜20が形成される。その後、こ
のパッシベーション膜20がエッチングされて電極が形
成され、半導体装置が完成する。
【0081】このような第2実施例による半導体装置に
おいては、SOG膜16やO3 −TEOS膜15に含ま
れる水分がMOSトランジスタ部へ拡散浸透しようとす
るが、P−SiO膜21に存在するSi−H,Si−N
H,Si−Nといった結合と拡散浸透する水分とが反応
し、シリコン酸化物を生成する。従って、この第2実施
例による半導体装置によれば、層間絶縁膜中に含まれる
水分のトランジスタ部への拡散浸透は効果的に防止され
る。これは次の実験によって確認することができる。
【0082】この実験においては、P−SiO膜21が
本実施例に従って表面に形成された半導体基板を80℃
に保った重水(D2 O)に24時間浸した。そして、重
水に浸す前と後のそれぞれにおいて、各成分元素の濃度
をフーリエ変換赤外分光法(FT−IR)で測定した。
図10は、このFT−IR測定でP−SiO膜21を解
析した結果を示すグラフである。ここで、同グラフの横
軸は測定光の波数(WAVENUMBER) [cm-1]、縦軸は吸
光度(ABSORBANCE)を示している。また、測定線Aは半導
体基板を重水に浸す前のP−SiO膜21の解析結果、
測定線Bは半導体基板を重水に浸した後のP−SiO膜
21の解析結果を示している。
【0083】同グラフに示されるように、各測定線A,
Bにおいて、Si−O,Si−H,Si−NH,Si−
N結合の吸光度の各ピークが観測される。80℃の重水
中に24時間放置した後の測定線Bでは、P−SiO膜
21のSi−H,Si−NH,Si−N結合の各ピーク
強度は測定線Aにおける各ピーク強度に比較して減少し
ている。また、Si−O結合の吸光度のピークは、波数
が450cm-1と1080cm-1とにおいて2つある。
1080cm-1の波数付近におけるSi−O結合の吸光
度のピーク強度は、各測定線A,Bにおいて同じか、測
定線Bで若干減少しているように見えるが、このピーク
はSi−NH結合のピークと重なっているのではっきり
しない。450cm-1の波数付近におけるSi−O結合
の吸光度のピーク強度は、重水が浸透した後の測定線B
においては増加している。すなわち、Si−H,Si−
NH,Si−N結合は減少しているが、Si−O結合は
増加している。従って、P−SiO膜21中では、浸透
してきた水がSi−H,Si−NH,Si−N結合と以
下の反応式(1)〜(3)に示される反応、つまり、シ
リコン酸化膜を形成する反応を起こしているものと考え
られる。そして、P−SiO膜21中におけるこの反応
により、水の拡散が防止されるものと考えられる。
【0084】Si−H結合と水との化学反応は次の式
(1)のようになる。
【0085】 2Si−H+H2 O→O−Si−O+2H2 ↑ …(1) Si−NH結合と水との化学反応は次の式(2)のよう
になる。
【0086】 Si−NH+2H2 O→O−Si−O+NH3 ↑+H2 ↑ …(2) Si−N結合と水との化学反応は次の式(3)のように
なる。
【0087】 2Si−N+4H2 O→2O−Si−O+2NH3 ↑+H2 ↑ …(3) この式(3)の反応過程中で生成されたSi−NH結合
は、さらに水と式(2)の反応をする。
【0088】図11に示すグラフは、SiH4 /(N2
O+N2 )の式で示される導入ガスの流量比を種々変え
てP−SiO膜21を形成した場合における、各P−S
iO膜21の重水に対する透水性の評価結果を示してい
る。この評価は、上記のFT−IR測定時と同様に、P
−SiO膜21が基板表面に形成された半導体基板を8
0℃の重水に24時間浸透させた後、2次イオン質量分
析法(SIMS)でP−SiO膜21に含まれる重水素
Dの量を分析して行った。同グラフの横軸はP−SiO
膜21の膜表面からの深さ(Depth)[μm]、縦軸は各
深さにおける膜中の重水素(D)の濃度(Concentratio
n)[atoms/cm3 ]を示している。また、測定線A,
B,Cは、SiH4 /(N2 O+N2 )の流量比がそれ
ぞれ0.0476,0.0616,0.0739の場合
における測定結果である。
【0089】同グラフに示されるように、SiH4
(N2 O+N2 )の流量比が増加するとともに重水素濃
度が減少し、本実施例による流量比範囲内にある0.0
616および0.0739の流量比では耐透水性が向上
していることが理解される。また、測定線Bに示される
0.0616以上の流量比では重水素濃度の低下が飽和
していることも分かる。この飽和の原因は、これ以上の
流量比では水素濃度は増加するが、窒素濃度(Si−
N,Si−NH)が飽和してしまうためである。流量比
の増大でN2 Oの割合が減少するのにこの窒素濃度が増
加して飽和するのは、流量比の増大で増加した未結合の
Siがプラズマ中で成膜する時に、キャリアガスとして
用いている窒素がイオン化してこのSiと結合するため
である。従って、SiH4 /(N2 O+N2 )の流量比
が大きくなり過ぎると、窒素濃度が飽和して窒素量が少
なくなり過ぎ、P−SiO膜21の耐透水性は反対に減
少する。また、流量比の増大で水素濃度が多くなり過ぎ
ると反対に水素が離脱するようになり、離脱した水素が
ゲートまで拡散してホットキャリア耐性を劣化させる。
【0090】すなわち、P−SiO膜21中の水素濃度
および窒素濃度はある範囲内に収まっている必要があ
り、後述するように、水素濃度が1×1021〜5×10
22atoms /cm3 、窒素濃度が1×1021〜2×1022
atoms /cm3 の範囲内に制限されたP−SiO膜21
を層間膜としてMOS型FETが形成されることによ
り、ホットキャリア耐性が劣化しない半導体装置が提供
される。このような水素濃度および窒素濃度を持つP−
SiO膜21は、後述するように、SiH4 /(N2
+N2 )=0.055〜0.086の流量比で、プラズ
マ中でCVD法でシリコン酸化膜を成膜することによっ
て得られる。
【0091】次に、このような本実施例による製造方法
で形成されたMOS半導体装置のホットキャリア寿命を
測定した。この寿命測定に用いた半導体装置は、前述し
た各数値のSiH4 /(N2 O+N2 )流量比でP−S
iO膜21を形成したものである。また、比較のため、
さらに次の2つの半導体装置についての寿命測定も行っ
た。つまり、図9に示される本実施例による半導体装置
においてP−SiO膜21を設けていない2層金属配線
構造の半導体装置について、寿命測定を行った。さら
に、第1金属配線11の形成後に第2層間膜を形成せ
ず、図12に示すように、第1金属配線11上のP−T
EOS膜13の上に直接にCVD法によってリンを含ん
だシリコン酸化膜22を形成した1層金属配線構造の半
導体装置について、寿命測定を行った。なお、図12に
おいて図9と同一または相当する部分には同一符号を付
してその説明は省略する。また、実験に使用したこれら
各半導体装置は、ゲート長が0.5μm、ゲート幅が1
0μmのn型MOS半導体装置である。
【0092】このホットキャリア寿命を測定することに
より、P−SiO膜21が備える透水性を評価すること
ができる。つまり、nMOS半導体装置動作時における
ホットキャリア寿命が長い場合には、P−SiO膜21
の耐透水性は良好であると評価される。一方、ホットキ
ャリア寿命が短い場合には耐透水性がよくない膜である
と評価することができる。この測定におけるホットキャ
リア寿命は、前述の第1実施例と同様に、nMOS半導
体装置の相互コンダクタンスGm (=dId /dVg
から次のように算出した。まず、0.1Vのドレイン電
圧Vd を印加した状態で、ゲート電圧Vg の変化に対す
るドレイン電流Id の変化を測定する。そして、このゲ
ート電圧変化に対するドレイン電流変化の特性グラフか
ら、相互コンダクタンスGm の最大値Gm0を求める。次
に、基板電流が最大になるDCストレスを一定時間半導
体装置に印加する。その後再び、0.1Vのドレイン電
圧Vd を印加した状態で、ゲート電圧Vg の変化に対す
るドレイン電流Id の変化を測定し、相互コンダクタン
スGm の最大値GmTを求める。そして、次式から相互コ
ンダクトタンスGm の最大値の低下する割合を百分率
(%)で求める。
【0093】 {(Gm0−GmT)/Gm0}×100 [%] このような百分率の測定を上記DCストレスの印加時間
を変化させて繰り返し行い、印加するストレス時間の変
化に対する相互コンダクタンスの最大値の低下する割合
の変化を求めた。図13のグラフはこの相互コンダクタ
ンスの最大値の低下する割合の代表的なストレス時間依
存性を示している。ここで、同グラフの横軸はストレス
時間(stress time) [sec ]、縦軸は相互コンダクタン
スの最大値の低下する割合を百分率[%]で示してい
る。また、三角印のプロットはSiH4 /(N2 O+N
2 )=0.055の流量比でP−SiO膜21を形成し
た本実施例による半導体装置のものであり、四角印のプ
ロットはSiH4 /(N2 O+N2 )=0.0739の
流量比でP−SiO膜21を形成した本実施例による半
導体装置のものである。また、丸印のプロットはSiH
4 /(N2 O+N2 )=0.0476の流量比でP−S
iO膜21を形成した本実施例に従わない半導体装置、
×印のプロットは上記の2層金属配線構造の半導体装
置、および黒塗りの菱形印のプロットは上記の1層金属
配線構造の半導体装置のものである。
【0094】図13のグラフにおいて相互コンダクタン
スの最大値の低下する割合{(Gm0−GmT)/Gm0}×
100が10%になる時間をホットキャリア寿命と定義
すると、このホットキャリア寿命のSiH4 /(N2
+N2 )流量比依存性は図14のグラフに示される。同
グラフの横軸はSiH4 /(N2 O+N2 )の流量比、
縦軸はホットキャリア寿命(Life time) [sec ]を示し
ている。上述した1層金属配線構造半導体装置および2
層金属配線構造半導体装置はP−SiO膜を用いていな
いため、この流量比依存性はない。1層金属配線構造半
導体装置には水分を含んだ層間絶縁膜が形成されていな
いため、ホットキャリア寿命は水分の拡散浸透に影響さ
れず、同グラフの直線Aに示される長いホットキャリア
寿命を有する。また、2層金属配線構造半導体装置には
P−SiO膜が形成されていないため、層間絶縁膜に含
まれた水分はそのままMOSFETのゲート部に拡散浸
透する。従って、2層金属配線構造半導体装置のホット
キャリア寿命は同グラフの直線Bに示される短いホット
キャリア寿命となる。
【0095】流量比を0.048としてP−SiO膜を
形成した本実施例に従わない半導体装置のホットキャリ
ア寿命は、同グラフに示すように、P−SiO膜が形成
されていない2層金属配線構造半導体装置のホットキャ
リア寿命と同じであり、水の拡散を防止する効果はな
い。しかし、SiH4 /(N2 O+N2 )の流量比を
0.055〜0.086の範囲として本実施例に従って
P−SiO膜21を成膜すると、同グラフに示すよう
に、1層金属配線構造半導体装置と同じ長いホットキャ
リア寿命が得られ、水の拡散を完全に防止することがで
きる。
【0096】また、SiH4 /(N2 O+N2 )=0.
055〜0.086の流量比範囲でプラズマCVD法で
シリコン酸化膜を成膜することにより、図15のグラフ
に示すように、水素濃度が1×1021〜5×1022atom
s /cm3 で、窒素濃度が1×1021〜2×1022atom
s /cm3 である本実施例によるP−SiO膜21を形
成することができる。同グラフの横軸は流量比、縦軸は
水素もしくは窒素の濃度[atoms /cm3 ]を示してい
る。また、同グラフにおける丸印のプロットは窒素、四
角印のプロットは水素のものである。この範囲の水素濃
度および窒素濃度に制限されたP−SiO膜21を多層
膜構造トランジスタに用いれば、層間絶縁膜、つまり、
SOG膜16やO3 −TEOS膜15に含有される水の
ゲート部への拡散浸透を完全に防止することができ、ホ
ットキャリア耐性が劣化しない半導体装置が提供され
る。
【0097】なお、上記実施例では、水分の拡散を防止
するP−SiO膜21をBPSG膜10の上に設けた場
合について説明したが、このP−SiO膜21はMOS
FETのゲート部と水を含有する層間絶縁膜との間のど
こに置いてもよく、この間にP−SiO膜21を形成す
れば上記実施例と同様な効果が奏される。
【0098】また、上記実施例では、LDD構造n型半
導体装置について説明したが、これに限られるものでは
なく、p型半導体装置やシングルドレイン構造を有する
半導体装置でもよく、またGaAsなどの化合物半導体
を用いた半導体装置においても上記本実施例と同様の効
果が奏される。
【0099】次に、本発明の第3の実施例による半導体
装置およびその製造方法について説明する。
【0100】図16は、本実施例で使用したP−SiO
膜を形成するためのプラズマCVD装置の模式図であ
る。これは一般に使用されている平行平板型のプラズマ
CVD装置であり、反応管31の内部には半導体基板3
2を設置できる導電性のプレート33、34がある。こ
の導電性プレート33、34にはプラズマ励起電源35
が接続されている。また、導電性プレート34の下方に
はヒーター36が設けられている。さらに、反応管31
には、SiH4 、N2 O、O2 、N2 などのガス導入口
が設けられている。また、ここでは図示していないが、
反応管31は真空排気系につながっており、内部を高真
空に保持することができる。
【0101】この時、P−SiO膜の形成方法である
が、反応管31の内部を350℃に加熱して基板温度を
350℃にし、0.35torrに減圧した後、SiH4
45〜500sccm、例えば100sccm、N2
を1000〜2000sccm、例えば1850scc
m供給する。これらのガス流量が安定した後、プラズマ
励起電源35をRF励起周波数50KHz、RFパワー
500Wで所定の時間印加し、P−SiO膜を0.3μ
m形成する。
【0102】これらの方法で成膜したP−SiO膜のS
i−H結合の水素含有量と成膜速度とSi/O比の関係
を図17、図18に示す。図17は横軸に示されるHの
含有量(atoms/cm3 )と縦軸に示される成膜速度(オン
グストローム/min)との関係を示すグラフである。図1
8は横軸に示されるHの含有量(atoms/cm3 )と縦軸に
示されるO/Siの比との関係を示すグラフである。本
実施例に重要なP−SiO膜中のSi−H結合のHの含
有量は、主にシランガスと一酸化二窒素ガスの流量比を
変えることにより大きく変化させることができる。同グ
ラフにおいて、P−SiO膜中のSi−H結合のHの含
有量はFTIRにより測定した。
【0103】同グラフに示される成膜速度やSi/O比
の測定結果から、Si−H結合の水素含有量が5×10
22/cm3 以上になると、同実験結果からわかるように
成膜速度が極端に低下し、Siリッチな膜(アモルファ
スシリコンに近い)になる。従って、Si−H結合の水
素含有量が5×1022/cm3 以下のP−SiO膜を使
用しなければならない。
【0104】また、P−SiO膜中の水素の拡散を調べ
るために、P−SiO膜中での重水素が拡散していく様
子を、SIMS(2次イオン質量分析法)を用い、P−
SiO膜の深さ方向に分析した。この結果を図19に示
す。この結果から、P−SiO膜中のSi−H結合のH
の含有量が5×1020/cm3 以上の場合には、P−S
iO膜により重水素(水分)の拡散が大幅に抑制するこ
とができるが、Si−H結合のHの含有量が5×1020
/cm3 以下の場合には極端に水分の拡散抑制能力が悪
くなっていることが分かる。
【0105】つまり、従来の層間絶縁膜の欠点を解消す
るために、SiH4 を原料とするプラズマ酸化膜の可動
イオン等の阻止能力を十分に検討した結果、酸化膜中の
Si−H結合の水素量が5×1020/cm3 以下の場合
には、可動イオン等の捕獲が十分に行えず、結果として
トランジスタ特性の劣化を引き起こす。また、酸化膜中
のSi−H結合の水素量が5×1022/cm3 以上の場
合には、成膜される膜の成膜速度が極端に低下し、実用
上使用できない。また、この場合には酸化膜というより
は、アモルファスシリコンに近い膜が成膜され、この後
この膜を加工してビアホール等を加工形成することがで
きなくなる。
【0106】従って、プラズマ酸化膜のSi−H結合の
水素量を5×1020/cm3 以上かつ5×1022/cm
3 以下となる酸化膜構造を有する絶縁膜を有することに
より、膜中に可動イオン等を多く含む膜を用いて半導体
装置を構成した場合、この所定濃度の水素量を含むプラ
ズマ酸化膜が、この可動イオン等を多く含む膜からのこ
の可動イオン等のトランジスタへの拡散を抑制する。よ
って、トランジスタ特性の劣化耐性に優れた半導体装置
が提供される。
【0107】プラズマ酸化膜中のSi−Hが可動イオン
等の拡散を阻止する機構については明らかではないが、
例えば、水では、2Si−H+H2 O→Si−O−Si
+2H2 ↑の反応等により、水を阻止するものと想像さ
れる。なお、プラズマ酸化膜中の水素量を制御する具体
的な手段としては、例えば、SiH4 の量を増減する
他、反応ガスに、H2 、NH3 等を添加するなどの方法
が有効である。
【0108】次に、このP−SiO膜を用いた層間絶縁
膜の平坦化方法の一例を示す。図20は一般的なアルミ
ニウム多層配線構造を持つ半導体装置の断面図である。
通常の方法に従って、表面にMOS集積回路を形成した
半導体基板41上に、気相成長法によりリンあるいはホ
ウ素をドープしたシリコン酸化膜42を形成する。次
に、図には示していないが、コンタクトホールをシリコ
ン酸化膜42の所望の位置に設けた後、アルミニウムな
どを原料とする第1の配線43を形成し、通常の方法で
パターニングする。続いて、層間絶縁膜を形成するため
に図16に示した上述のプラズマCVD装置でP−Si
O膜44を形成する。次に、SOG膜45をスピンコー
ターで回転塗布した後、400℃で熱処理する。さら
に、これらの膜をエッチバックし、P−SiO膜44と
同様の方法でP−SiO膜46を0.6μm形成する。
この層間絶縁膜の所望の位置にスルーホールを設けた
後、アルミニウムなどを原料とする第2の配線47を形
成することで、多層配線構造を持つ半導体装置が完成す
る。ここでは、層間膜としてSOG膜を用いた平坦化プ
ロセスを用いたが、これ以外の方法(例えば、化学的機
械的研磨法など)を用いても構わないことは言うまでも
ない。
【0109】この方法で作製したトランジスタのP−S
iO膜44,46のSi−H結合におけるHの含有量と
信頼性との関係をホットキャリア寿命を用いて試験した
結果、図21に示すグラフが得られた。このホットキャ
リア寿命の測定は、前述の第1および第2の実施例と同
様に、nMOS半導体装置の相互コンダクタンスGm
ら次のように算出した。つまり、前述のように、相互コ
ンダクタンスGm の最大値Gm0を求め、次に、基板電流
が最大になるDCストレスを一定時間半導体装置に印加
する。その後、再び相互コンダクタンスGm の最大値G
mTを求め、次式から相互コンダクタンスの最大値の変化
する割合を百分率(%)で求める。
【0110】 {(Gm0−GmT)/Gm0}×100 [%] このような百分率の測定を上記DCストレスの印加時間
を変化させて繰り返し行い、印加するストレス時間の変
化に対する相互コンダクタンスの最大値の低下する割合
の変化を求めた。図21のグラフはこの相互コンダクタ
ンスの最大値の低下する割合の代表的なストレス時間依
存性を示している。ここで、同グラフの横軸はストレス
時間[sec]、縦軸は相互コンダクタンスの低下する
割合を百分率[%]で示している。また、白抜きの丸印
のプロットはSi−H結合のH濃度が3.6×1019
黒く塗り潰した丸印のプロットはSi−H結合のH濃度
が3.6×1020、黒く塗り潰した四角印のプロットは
Si−H結合のH濃度が5.0×1020、白抜きの四角
印のプロットはSi−H結合のH濃度が1.2×1021
である。
【0111】この実験結果からもSi−H結合のHの含
有量が5×1020/cm3 以上であれば、Si−H結合
のHの含有量が5×1020/cm3 以下のものよりもホ
ットキャリア寿命が約1桁長く、P−SiO膜44、4
6により可動イオンの拡散が抑制されていることが分か
る。
【0112】次に、本発明をCMOSの製造方法に適用
した第4の実施例について説明する。図22から図27
は本実施例による製造方法を示す工程断面図である。C
MOSはn型MOSとp型MOSとが組合わさって構成
されるが、これら各図中にはn型MOSのみが示されて
いる。
【0113】まず、図22に示すように、p型シリコン
基板51の表面が酸化され、基板表面に約500オング
ストロームのシリコン酸化膜が形成される。その後、n
型MOSの形成領域には1.2×1013/cm2 程度の
ドーズ量のホウ素がシリコン酸化膜を通してイオン注入
され、pウエル52が形成される。p型MOSの形成領
域には1.35×1013/cm2 程度のドーズ量のリン
がイオン注入され、図示しないnウエルが形成される。
次いで、熱処理によって注入したホウ素とリンが拡散さ
れ、各ウエル領域が拡げられる。次いで、基板表面のシ
リコン酸化膜がエッチングされた後、パッド酸化膜が基
板表面に形成される。そして、このパッド酸化膜上にシ
リコン窒化膜がCVD法によって形成される。その後、
トランジスタが形成されない非活性領域にあるシリコン
窒化膜が選択的に除去され、トランジスタが形成される
活性領域にあるシリコン窒化膜が残される。次いで、p
型シリコン基板51の非活性領域に選択的にチャネルス
トッパイオンがイオン注入され、チャネルストッパ53
が形成される。その後、熱酸化によって非活性領域に厚
さ6000オングストロームの素子分離用のシリコン酸
化膜54が形成され、素子間の絶縁分離が行われる。
【0114】次いで、活性領域に、しきい値調整用の
2.7×1012/cm2 程度のドーズ量のフッ化ホウ素
がイオン注入される。次いで、パッド酸化膜がウエット
エッチングされて除去された後、露出したウエル領域上
にシリコン酸化膜からなるゲート酸化膜55が形成さ
れ、さらにこのゲート酸化膜55上にポリシリコン膜5
6がCVD法で形成される。次いで、リンがドープされ
てこのポリシリコン膜56の抵抗が下げられる。次い
で、タングステンシリサイド膜57がスパッタ法で形成
される。その後、タングステンシリサイド膜57,ポリ
シリコン膜56およびゲート酸化膜55が選択的にエッ
チングされ、ゲート電極が形成される。
【0115】次に、pウエル52の全面に2.0×10
13/cm2 程度のドーズ量のリンがイオン注入され、図
示しないnウエルの全面に5.0×1012/cm2 程度
のドーズ量のフッ化ホウ素がイオン注入される。このイ
オン注入により、ソース、ドレインの低濃度領域58が
形成される。次いで、CVD法により基板表面にシリコ
ン酸化膜が形成された後、このシリコン酸化膜がエッチ
バックされ、全てのゲート電極の側面にサイドウォール
59が形成される。その後、通常は、H2 SO4 とH2
2 の混合液で基板表面が洗浄される。比較のため、こ
の洗浄をしないn型MOSも作製された。この後に、フ
ッ素またはフッ素を含むガスが図22の矢印に示すよう
に半導体基板全面にプラズマ照射される。このプラズマ
照射には2%のNF3 を含む窒素との混合ガスが用いら
れ、400℃の温度下で行われる。本実施例における以
下の工程で行われる、フッ素またはフッ素を含むガスに
よるプラズマ照射もこの条件と同じ条件で行われる。次
に、pウエル52の側のソース、ドレイン領域には3×
1015/cm2 程度のドーズ量のヒ素がイオン注入され
る。一方、図示しないnウエルの側のソース、ドレイン
領域には1.5×1015/cm2 程度のドーズ量のフッ
化ホウ素がイオン注入される。この2回目のイオン注入
によりソース、ドレインの高濃度領域60が形成され、
LDD(Lightly Doped Drain)構造をしたソース領域お
よびドレイン領域が形成される。
【0116】次いで、低温でシリコン酸化膜61が基板
全面に形成された後、フッ素またはフッ素を含むガスが
図23の矢印に示すように半導体基板全面にプラズマ照
射される。そして、このシリコン酸化膜61の上にホウ
素とリンを含むシリコン酸化膜(BPSG膜)62が基
板全面に図24に示すように形成される。その後、90
0℃で15分間の熱処理が行われ、このBPSG膜62
の表面が平坦化される。次いで、BPSG膜62および
この下層部にあるシリコン酸化膜61が選択的にエッチ
ングされ、トランジスタのソース領域やドレイン領域に
導通する図示しないコンタクト孔が開口される。次い
で、基板表面がBHF処理されて洗浄された後、スパッ
タ法によって基板全面にアルミニウム(Al)合金膜が
形成される。そして、このAl合金膜の上にレジスト6
4が塗布され、このレジスト64がフォトリソグラフィ
技術によってパターニングされる。次に、このレジスト
64をマスクにAl合金膜がエッチングされ、所定形状
にパターニングされた所望の金属配線63が形成され
る。次いで、有機系の洗浄液でレジスト64が剥離され
た後、フッ素またはフッ素を含むガスが図25に示すよ
うに半導体基板全面にプラズマ照射される。
【0117】その後、基板表面にP−TEOS膜65が
図26に示すように形成される。次に、このP−TEO
S膜65上にO3 −TEOS膜66およびSOG膜67
が順次形成された後、SOG膜67がエッチングされて
基板表面が平坦化される。その後、基板表面に再びP−
TEOS膜68が形成される。この後、コンタクト孔が
形成された後、基板全面にAl合金膜が形成され、この
Al合金膜上にレジストが塗布されてフォトリソグラフ
ィによりパターニングされる。そして、このレジストを
マスクとしてAl合金膜がエッチングされ、所望の金属
配線69が図27に示すように形成される。そして、有
機系の洗浄液でレジストが剥離された後、フッ素または
フッ素を含むガスが半導体基板全面にプラズマ照射され
る。さらに場合によっては、上記と同様な工程が繰り返
されて多層配線が形成される。本実施例では配線69が
形成されて第2層配線まで形成された。最後に、CVD
法によってリンを含んだシリコン酸化膜70が形成され
る。さらに、シリコン窒化膜が基板全面に塗布されてパ
ッシベーション膜71が形成され、このパッシベーショ
ン膜71がエッチングされて図27に示す断面構造をし
た半導体装置が完成する。
【0118】なお、上記実施例中のプラズマ照射におい
て、フッ素またはフッ素を含むガスのフッ素濃度が高す
ぎると酸化物をエッチングしてしまう。従って、このフ
ッ素またはフッ素を含むガスは、望ましくは1〜10%
のフッ素含有量を持つフッ素またはフッ素の化合物と不
活性元素との混合ガスであることが望ましい。フッ素の
化合物としては、SiF4 ,BF3 ,NF3 ,SF6
フロロカーボン系(CX Y Z ,CX Y 、ここで、
X,Y,Zは整数)ガスが使用できる。不活性元素は、
He,Ar,N2 が使用できる。また、プラズマ照射時
の処理温度は、上記実施例の説明では400℃として説
明したが、ゲート酸化膜へフッ素を拡散するために35
0℃以上であることが望ましい。また、金属配線のAl
合金を形成した後にフッ素プラズマ処理を行う場合には
350〜440℃で処理することが望ましい。
【0119】次に、このような本実施例による製造方法
で形成された、ゲート長が0.5μm,ゲート幅が10
μmのn型MOSトランジスタが持つホットキャリア寿
命を測定した。このホットキャリア寿命を測定すること
により、フッ素またはフッ素を含むガスによるプラズマ
照射を行い、その後の熱工程でフッ素をゲート酸化膜へ
拡散するという本実施例による製法の効果を評価するこ
とができる。つまり、MOSトランジスタ動作時におけ
るホットキャリアの寿命が長い場合には本製法による効
果が確認できる。一方、このホットキャリア寿命が短い
場合には本製法による効果が見出だせないものとなる。
【0120】また、この実験には以下の比較品を用い
た。
【0121】比較品1は、サイドウォール59が形成さ
れた後に洗浄をせずに、フッ素またはフッ素を含有する
ガスが半導体装置全面にプラズマ照射され、その後にシ
リコン酸化膜61が形成されたものである。
【0122】比較品2は、サイドウォール59が形成さ
れて洗浄された後に、フッ素またはフッ素を含有するガ
スが半導体装置全面にプラズマ照射され、その後にシリ
コン酸化膜61が形成されたものである。
【0123】比較品3は、低温でシリコン酸化膜61が
形成された後に、フッ素またはフッ素を含有するガスが
半導体装置全面にプラズマ照射され、その後そのままB
PSG膜62が形成されたものである。
【0124】比較品4は、BPSG膜62およびシリコ
ン酸化膜61にコンタクトホールを形成した後に、フッ
素またはフッ素を含有するガスが半導体装置全面にプラ
ズマ照射されたものである。
【0125】比較品5は、BPSG膜62およびシリコ
ン酸化膜61にコンタクトホールを形成した後に洗浄
し、その後にフッ素またはフッ素を含有するガスが半導
体装置全面にプラズマ照射されたものである。
【0126】比較品6は、エッチングにより配線63が
形成され、レジスト64が剥離される前に、フッ素また
はフッ素を含有するガスが半導体装置全面にプラズマ照
射され、その後にレジストが有機洗浄で剥離されたもの
である。
【0127】比較品7は、エッチングにより配線63が
形成され、レジスト64が剥離された後に、フッ素また
はフッ素を含有するガスが半導体装置全面にプラズマ照
射され、その後にフッ素が除去されることなく第2の層
間膜であるP−TEOS膜65が形成されたものであ
る。
【0128】比較品8は、ゲート、サイドウォール、コ
ンタクト形成以外の、いわゆる、ホットキャリア耐性向
上のためのフッ素プラズマ照射がしていないものであ
る。
【0129】この測定におけるホットキャリア寿命は、
nMOSトランジスタの相互コンダクタンスGm から、
前述の各実施例と同様に算出した。つまり、まず、0.
1[V]のドレイン電圧Vd を印加した状態で、ゲート
電圧Vg の変化に対するドレイン電流Id の変化を測定
する。そして、このゲート電圧変化に対するドレイン電
流変化の特性グラフから、相互コンダクタンスGm の最
大値Gm0を求める。次に、基板電流が最大になるDCス
トレスを一定時間トランジスタに印加する。その後再
び、0.1[V]のドレイン電圧Vd を印加した状態
で、ゲート電圧Vg の変化に対するドレイン電流Id
変化を測定する。そして、この測定結果から相互コンダ
クタンスGm の最大値GmTを求める。そして、次式から
相互コンダクタンスGm の最大値の低下する割合を百分
率[%]で求める。
【0130】 {(Gm0−GmT)/Gm0}×100 [%] このような百分率の測定を上記DCストレスの印加時間
を変化させて繰り返し行い、印加するストレス時間の変
化に対する相互コンダクタンスの最大値の低下する割合
の変化を求めた。図28のグラフは代表的な{(Gm0
mT)/Gm0}×100のストレス時間依存性を示して
いる。また、以下の表2は、図28のグラフにおいて
{(Gm0−GmT)/Gm0}×100=10%で定義され
た、比較品1〜8のn型MOS半導体装置のホットキャ
リア寿命を示している。
【0131】
【表2】
【0132】ホットキャリア耐性向上のためのフッ素プ
ラズマ照射をしていない比較品8のホットキャリア寿命
は6800秒である。これに対して比較品1のホットキ
ャリア寿命は68700秒であり、サイドウォール59
の形成後、洗浄前のフッ素またはフッ素を含むガスによ
るプラズマ照射の効果があることが確認できる。また、
比較品2のホットキャリア寿命は65300秒であり、
比較品1より若干短い。これは、サイドウォール59の
形成後の洗浄により、エッチング時に残留したフッ素が
除去されてしまうからである。しかし、比較品8よりも
約1桁寿命が長く、フッ素またはフッ素を含むガスによ
るプラズマ照射の効果がある。これは、サイドウォール
59を洗浄した後にフッ素またはフッ素を含むガスでプ
ラズマ照射して、そのまま低温でシリコン酸化膜61を
成膜すると、サイドウォール59に残ったフッ素が、そ
の後の低温でシリコン酸化膜61を成膜する時にゲート
酸化膜55へ拡散するからである。従って、本発明の第
1の特徴を持つ製造方法に従う本実施例により、つま
り、エッチング加工してサイドウォール59をゲート電
極の側壁に形成し、このサイドウォール59を含む半導
体基板全面にフッ素またはフッ素を含むガスをプラズマ
照射し、このプラズマ照射によってサイドウォール59
の表面に形成されたフッ素層を除去することなく、その
後の熱処理でこのフッ素層中のフッ素をゲート酸化膜5
5に熱拡散させることにより、ホットキャリア耐性を向
上することができる。また、本発明の第2の特徴を持つ
製造方法に従う本実施例により、つまり、サイドウォー
ル59を形成した後にエッチング残渣を除去し、この後
にフッ素プラズマ照射することによっても、ホットキャ
リア耐性を向上することができる。
【0133】また、低温でシリコン酸化膜61を形成し
た後にフッ素プラズマ照射する比較品3のホットキャリ
ア寿命は61200秒であり、フッ素ガスのプラズマ照
射の効果がある。従って、本発明の第3の特徴を持つ製
造方法に従う本実施例により、つまり、第1の層間膜を
形成した後に、フッ素またはフッ素を含むガスでプラズ
マ照射して、そのまま第2の層間絶縁膜を形成すると、
ホットキャリア耐性を向上することができる。
【0134】また、比較品4,5,6のホットキャリア
寿命は、各々6920秒,6780秒,7350秒であ
り、フッ素ガスによるプラズマ照射の効果はない。これ
は、コンタクト形成後の洗浄や、金属配線パターン形成
のためのエッチングや、レジスト剥離のための有機洗浄
により、フッ素が混入した酸化膜が削られてしまうから
である。
【0135】一方、金属配線63のパターン形成後レジ
スト64を剥離した後に、フッ素またはフッ素を含むガ
スでプラズマ照射して、そのままP−TEOS膜65を
形成した比較品7のホットキャリア寿命は63000秒
であり、比較品8よりも約1桁長く、フッ素ガスによる
プラズマ照射によりホットキャリア耐性を向上すること
ができる。従って、本発明の第4の特徴を持つ製造方法
に従う本実施例のように、つまり、金属配線63のパタ
ーン形成後にレジスト64を除去した後に、フッ素また
はフッ素を含むガスが半導体装置全面にプラズマ照射さ
れた後、そのままフッ素を除去することなく、フッ素を
ゲート酸化膜55へ拡散してダングリングボンドを終端
することにより、ホットキャリア耐性を向上することが
できる。
【0136】なお、上記実施例の説明においてはLDD
構造のn型MOSトランジスタを持つ半導体装置につい
て説明したがこれに限るものではなく、p型MOSトラ
ンジスタを持つ半導体装置や、シングルドレイン構造の
MOSトランジスタを持つ半導体装置についても本発明
を適用することができる。また、EEPROM、EPR
OM、DRAM、MOSキャパシタ、あるいはGaAs
などの化合物半導体を用いた半導体装置にも適用するこ
とができる。これらの場合においても上記実施例と同様
な効果が奏される。
【0137】
【発明の効果】以上詳細に説明したように本発明によれ
ば、配線がパターニングされた後に窒素元素を含むガス
によるプラズマが照射され、配線間に露出する層間絶縁
膜の表面に水をほとんど通さない非常に耐透水性の良い
窒素を含んだ絶縁膜が形成される。従って、金属膜を形
成する前に行われる層間絶縁膜表面を洗浄処理をする時
には、窒素を含んだ絶縁膜が形成されておらず、この洗
浄処理によって窒素を含んだ耐透水性の良い絶縁膜が削
られることはない。また、配線を形成するために金属膜
をパターニングする工程においても窒素を含んだ絶縁膜
が形成されておらず、この金属膜のパターニングによっ
て窒素を含んだ耐透水性の良い絶縁膜が削られることは
ない。このため、窒素を含んだ絶縁膜は従来のように製
造途中において薄膜化することがなく、その本来の機能
を十分に果たすことができるようになる。この結果、窒
素を含んだ絶縁膜の下層部にMOSトランジスタが形成
されていても、この窒素を含んだ絶縁膜によってMOS
トランジスタのゲート酸化膜に水分が拡散浸透すること
はない。よって、トランジスタ動作時のホットキャリア
による寿命劣化のない、実使用に十分に耐えることので
きる半導体装置が提供される。
【0138】また、窒素元素を含むガスによるプラズマ
を第2の層間絶縁膜に照射することにより、第2の層間
絶縁膜の表面にも窒素を含んだ耐透水性の良い絶縁膜が
形成される。従って、水分の拡散浸透はこの第2の層間
絶縁膜表面に形成された窒素を含む絶縁膜によっても阻
止される。このため、第2の層間絶縁膜上に形成された
第3の層間絶縁膜からの水分の拡散浸透は、この第2の
層間絶縁膜表面に形成された窒素を含む絶縁膜、並びに
配線間に露出する層間絶縁膜の表面に形成された窒素を
含む絶縁膜の2枚の絶縁膜によって阻止される。この結
果、層間絶縁膜の下層部にMOSトランジスタが形成さ
れている場合には、このMOSトランジスタに拡散浸透
する水分の影響はより効果的に除去される。
【0139】また、機能素子と層間絶縁膜との間に、S
iH4 ,N2 O,N2 を原料とするプラズマCVD法で
成膜され、水素濃度が1×1021〜5×1022atoms /
cm3 であり、かつ、窒素濃度が1×1021〜2×10
22atoms /cm3 であるシリコン酸化膜を備えることに
より、シリコン酸化膜に浸透してきた水はシリコン酸化
膜中に存在するSi−H,Si−NH,Si−N結合と
反応し、シリコン酸化物を生成する。このため、SOG
膜やO3 −TEOS膜といった層間絶縁膜中の水の拡散
はこのシリコン酸化物の形成で防止されると同時に、シ
リコン酸化膜自身からの水素の離脱も防止される。よっ
て、ホットキャリア耐性に優れた半導体装置を提供する
ことが可能になる。また、このシリコン酸化膜は、Si
4 /(N2 O+N2 )=0.055〜0.086の流
量比範囲で原料ガスを導入することにより、容易に形成
することが可能である。
【0140】また、気相成長法による層間絶縁膜の形成
において、気相成長絶縁膜の膜中Si−H結合の水素量
が5×1020/cm3 以上かつ5×1022/cm3 以下
となるように形成することにより、回路素子の電気的特
性に優れた層間絶縁膜を形成することが可能となる。
【0141】また、サイドウォールのエッチング後に、
半導体基板の全面をフッ素またはフッ素を含むガスでプ
ラズマ照射し、サイドウォールにフッ素を混入させるこ
とにより、その後の熱工程でゲート酸化膜にフッ素が拡
散する。また、サイドウォール形成後に基板表面を洗浄
する場合には、洗浄後に、半導体基板の全面をフッ素ま
たはフッ素を含むガスでプラズマ照射し、サイドウォー
ルにフッ素を混入させことにより、その後の熱工程でゲ
ート酸化膜へフッ素が拡散する。このようにゲート酸化
膜へフッ素が拡散することにより、シリコンのダングリ
ングボンドはフッ素で終端される。この結果、ホットキ
ャリア耐性に優れた半導体装置が提供される。
【0142】また、層間絶縁膜の表面にフッ素またはフ
ッ素を含むガスでプラズマ照射することによっても、そ
の後の熱工程でゲート酸化膜へフッ素が拡散する。
【0143】また、層間絶縁膜を形成した後に、コンタ
クトホールを形成し、配線を形成する場合には、レジス
トを除去した後に、フッ素またはフッ素を含むガスを半
導体基板の全面にプラズマ照射して、層間絶縁膜のフッ
素を除去することなく、その次の工程を行うことにより
フッ素はゲート酸化膜へ拡散する。このような工程によ
っても、ホットキャリア耐性に優れた半導体装置が提供
される。
【図面の簡単な説明】
【図1】本発明の第1の実施例による製造方法によって
得られた半導体装置の断面図である。
【図2】第1実施例による半導体装置の製造方法を示す
第1の工程断面図である。
【図3】第1実施例による半導体装置の製造方法を示す
第2の工程断面図である。
【図4】第1実施例による半導体装置の製造方法を示す
第3の工程断面図である。
【図5】第1実施例による半導体装置の製造方法を示す
第4の工程断面図である。
【図6】第1実施例による製造方法によって得られた半
導体装置および異なる製造方法によって得られた比較品
のDCストレス印加時間に対する相互コンダクタンス変
化の各特性を示すグラフである。
【図7】本発明の第2の実施例による半導体装置の製造
方法を示す第1の工程断面図である。
【図8】第2実施例による半導体装置の製造方法を示す
第2の工程断面図である。
【図9】第2実施例による半導体装置を示す断面図であ
る。
【図10】第2実施例によるP−SiO膜中での水の反
応を解析するためのFT−IR測定結果を示すグラフで
ある。
【図11】原料ガスの流量比を変化させて形成したP−
SiO膜の重水素に対する耐透水性を測定した結果を示
すグラフである。
【図12】第2実施例による半導体装置のホットキャリ
ア寿命と比較するために用いられた1層金属配線構造半
導体装置の構造を示す断面図である。
【図13】第2実施例による半導体装置および第2実施
例に従わない種々の半導体装置のストレス時間の変化に
対する相互コンダクタンスの最大値の低下する割合の変
化を示すグラフである。
【図14】第2実施例における原料ガスの流量比変化に
対するホットキャリア寿命の変化を示すグラフである。
【図15】第2実施例における原料ガスの流量比変化に
対する窒素濃度および水素濃度の変化を示すグラフであ
る。
【図16】第3実施例における層間絶縁膜の形成方法に
用いるプラズマCVD装置の一部分を示す模式図であ
る。
【図17】第3実施例における膜中Si−H結合の水素
量とP−SiO膜の成膜速度との関係を示すグラフであ
る。
【図18】第3実施例における膜中Si−H結合の水素
量とP−SiO膜中のSi/O比との関係を示すグラフ
である。
【図19】第3実施例におけるP−SiO膜の表面から
の深さと重水素濃度との関係を示すグラフである。
【図20】第3実施例による半導体装置の製造方法を用
いて製造された半導体装置の断面図である。
【図21】第3実施例による半導体装置および第3実施
例に従わない種々の半導体装置のストレス時間の変化に
対する相互コンダクタンスの最大値の低下する割合の変
化を示すグラフである。
【図22】本発明の第4の実施例による半導体装置の製
造方法を示す第1の工程断面図である。
【図23】第4実施例による半導体装置の製造方法を示
す第2の工程断面図である。
【図24】第4実施例による半導体装置の製造方法を示
す第3の工程断面図である。
【図25】第4実施例による半導体装置の製造方法を示
す第4の工程断面図である。
【図26】第4実施例による半導体装置の製造方法を示
す第5の工程断面図である。
【図27】第4実施例による半導体装置の製造方法によ
り得られた半導体装置の断面図である。
【図28】第4実施例による半導体装置および第4実施
例に従わない種々の半導体装置のストレス時間の変化に
対する相互コンダクタンスの最大値の低下する割合の変
化を示すグラフである。
【符号の説明】
1…p型シリコン半導体基板、2…pウエル、3…チャ
ネルストッパ、4…素子分離用シリコン酸化膜、5…ゲ
ート酸化膜、6…ポリシリコン、7…タングステンシリ
サイド膜、8…サイドウォール、9…シリコン酸化膜、
10…リン、ホウ素を含んだシリコン酸化膜(BPS
G)、11,18…金属配線、12,14…窒素を含ん
だ絶縁膜、13,17…P−TEOS膜、15…O3
EOS膜、16…SOG膜、19…リンを含んだシリコ
ン酸化膜、20…パッシベーション膜、21…P−Si
O膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 正 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社ハイテク研究所内 (72)発明者 内住 秀昭 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社ハイテク研究所内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 層間絶縁膜を形成する第1の工程と、こ
    の層間絶縁膜の表面を洗浄する第2の工程と、この層間
    絶縁膜上に金属膜を形成する第3の工程と、この金属膜
    をパターニングして配線を形成する第4の工程と、この
    配線の形成後に窒素または窒素元素を含むガスによるプ
    ラズマを照射する第5の工程とを備えたことを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 層間絶縁膜を形成する第1の工程と、こ
    の層間絶縁膜上に金属膜を形成する第3の工程と、この
    金属膜をパターニングして配線を形成する第4の工程
    と、この配線の形成後に窒素または窒素元素を含むガス
    によるプラズマを照射する第5の工程とを備えたことを
    特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記第1の工程の後に、前記層間絶縁膜
    にコンタクトホールを形成する第6の工程をさらに備
    え、この第6の工程の後に前記第2の工程を行うことを
    特徴とする請求項1記載の半導体装置の製造方法。
  4. 【請求項4】 前記第5の工程の後に、第2の層間絶縁
    膜を形成する第7の工程と、窒素または窒素元素を含む
    ガスによるプラズマを前記第2の層間絶縁膜に照射する
    第8の工程を行うことを特徴とする請求項2記載の半導
    体装置の製造方法。
  5. 【請求項5】 機能素子と、この機能素子の上層部に形
    成された層間絶縁膜とを備えた半導体装置において、 前記機能素子と前記層間絶縁膜との間に、 SiH4 ,N2 O,N2 を原料とするプラズマCVD法
    で成膜され、水素濃度が1×1021〜5×1022atoms
    /cm3 であり、かつ、窒素濃度が1×1021〜2×1
    22atoms /cm3 であるシリコン酸化膜を備えたこと
    を特徴とする半導体装置。
  6. 【請求項6】 N2 OガスとN2 ガスとの和の流量に対
    するSiH4 ガスの流量の比を0.055〜0.086
    の範囲とするプラズマCVD法で前記シリコン酸化膜を
    成膜し、請求項5記載の半導体装置を製造することを特
    徴とする半導体装置の製造方法。
  7. 【請求項7】 層間絶縁膜によって配線間が絶縁される
    多層配線構造を有する半導体装置において、前記層間絶
    縁膜の1層の層間絶縁膜の膜中のSi−H結合の水素量
    が5×1020/cm3 以上かつ5×1022/cm3 以下
    であることを特徴とする半導体装置。
  8. 【請求項8】 膜中のSi−H結合の水素量が5×10
    20/cm3 以上かつ5×1022/cm3 以下である前記
    層間絶縁膜をシランガスを原料として気相成長する工程
    を含む半導体装置の製造方法。
  9. 【請求項9】 層間絶縁膜によって配線間が絶縁される
    多層配線構造を有する半導体装置において、前記層間絶
    縁膜は、第1の絶縁膜と、この第1の絶縁膜の上に設け
    られた少なくとも水分を含む第2の絶縁膜とを有し、前
    記第1の絶縁膜中の膜中のSi−H結合の水素量が5×
    1020/cm3 以上かつ5×1022/cm3 以下である
    ことを特徴とする半導体装置。
  10. 【請求項10】 エッチング加工してサイドウォールを
    ゲート電極の側壁に形成する第1の工程と、このサイド
    ウォールを含む半導体基板全面にフッ素またはフッ素を
    含むガスをプラズマ照射する第2の工程と、このプラズ
    マ照射によって前記サイドウォール表面に形成されたフ
    ッ素層を除去することなくその後の熱処理でこのフッ素
    層中のフッ素をゲート酸化膜に熱拡散させる第3の工程
    とを備えたことを特徴とする半導体装置の製造方法。
  11. 【請求項11】 前記第1の工程の後にエッチング残渣
    を除去する第4の工程を備え、この第4の工程の後に前
    記第2の工程を行うことを特徴とする請求項10記載の
    半導体装置の製造方法。
  12. 【請求項12】 層間絶縁膜を形成する第1の工程と、
    この層間絶縁膜の表面にフッ素またはフッ素を含むガス
    をプラズマ照射する第2の工程と、このプラズマ照射に
    よって前記層間絶縁膜表面に形成されたフッ素層を除去
    することなくその後の熱処理でこのフッ素層中のフッ素
    をゲート酸化膜に熱拡散させる第3の工程を備えたこと
    を特徴とする半導体装置の製造方法。
  13. 【請求項13】 層間絶縁膜を形成する第1の工程と、
    この層間絶縁膜にコンタクトホールを形成する第2の工
    程と、前記層間絶縁膜上に金属膜を形成する第3の工程
    と、この金属膜上に配線用レジストを形成する第4の工
    程と、この配線用レジストをマスクにして前記金属膜を
    パターニングして配線を形成する第5の工程と、前記配
    線用レジストを除去する第6の工程と、フッ素またはフ
    ッ素を含むガスを半導体基板の全面にプラズマ照射する
    第7の工程と、このプラズマ照射によって前記層間絶縁
    膜表面に形成されたフッ素層を除去することなくその後
    の熱処理でこのフッ素層中のフッ素をゲート酸化膜に熱
    拡散させる第8の工程とを備えたことを特徴とする半導
    体装置の製造方法。
JP29165794A 1994-05-31 1994-11-25 半導体装置およびその製造方法 Pending JPH0851108A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29165794A JPH0851108A (ja) 1994-05-31 1994-11-25 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-118647 1994-05-31
JP11864794 1994-05-31
JP29165794A JPH0851108A (ja) 1994-05-31 1994-11-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0851108A true JPH0851108A (ja) 1996-02-20

Family

ID=26456548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29165794A Pending JPH0851108A (ja) 1994-05-31 1994-11-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0851108A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2308735A (en) * 1995-12-23 1997-07-02 Hyundai Electronics Ind A method of manufacturing a semiconductor device
WO1998044567A1 (fr) * 1997-03-28 1998-10-08 Hitachi, Ltd. Dispositif de memoire remanente a semi-conducteur, dispositif a semi-conducteur et procedes de fabrication associes de ceux-ci
US6207987B1 (en) 1998-06-03 2001-03-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having smooth surface for suppressing layer displacement
KR100575886B1 (ko) * 2004-11-08 2006-05-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
JP2007005527A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
US7189623B2 (en) 1997-12-18 2007-03-13 Micron Technology, Inc. Semiconductor processing method and field effect transistor
JP2007071636A (ja) * 2005-09-06 2007-03-22 Oki Electric Ind Co Ltd 半導体素子の信頼性評価方法
JP2007142450A (ja) * 2000-03-22 2007-06-07 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法
JP2009170544A (ja) * 2008-01-11 2009-07-30 Rohm Co Ltd 半導体装置
JP2010098322A (ja) * 2004-02-10 2010-04-30 Seiko Epson Corp 絶縁膜、半導体素子、電子デバイスおよび電子機器
CN113658921A (zh) * 2021-08-13 2021-11-16 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2308735A (en) * 1995-12-23 1997-07-02 Hyundai Electronics Ind A method of manufacturing a semiconductor device
US7179711B2 (en) 1997-03-28 2007-02-20 Renesas Technology Corp. Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device
WO1998044567A1 (fr) * 1997-03-28 1998-10-08 Hitachi, Ltd. Dispositif de memoire remanente a semi-conducteur, dispositif a semi-conducteur et procedes de fabrication associes de ceux-ci
US7195976B2 (en) 1997-03-28 2007-03-27 Renesas Technology Corp. Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device
US7692234B2 (en) 1997-03-28 2010-04-06 Renesas Technology Corp. Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device
US6444554B1 (en) 1997-03-28 2002-09-03 Hitachi, Ltd. Method of making a non-volatile memory and semiconductor device
US7304345B2 (en) 1997-03-28 2007-12-04 Renesas Technology Corp. Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device
US7141475B2 (en) 1997-03-28 2006-11-28 Renesas Technology Corp. Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making device
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
US7189623B2 (en) 1997-12-18 2007-03-13 Micron Technology, Inc. Semiconductor processing method and field effect transistor
US6368956B2 (en) 1998-06-03 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
US6207987B1 (en) 1998-06-03 2001-03-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having smooth surface for suppressing layer displacement
JP2007142450A (ja) * 2000-03-22 2007-06-07 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法
JP2010098322A (ja) * 2004-02-10 2010-04-30 Seiko Epson Corp 絶縁膜、半導体素子、電子デバイスおよび電子機器
KR100575886B1 (ko) * 2004-11-08 2006-05-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2007005527A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
JP2007071636A (ja) * 2005-09-06 2007-03-22 Oki Electric Ind Co Ltd 半導体素子の信頼性評価方法
JP2009170544A (ja) * 2008-01-11 2009-07-30 Rohm Co Ltd 半導体装置
CN113658921A (zh) * 2021-08-13 2021-11-16 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构
CN113658921B (zh) * 2021-08-13 2023-10-17 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构

Similar Documents

Publication Publication Date Title
KR100237798B1 (ko) 반도체장치의 제조방법
US8828830B2 (en) Semiconductor device having STI with nitride liner and UV light shielding film
US5376590A (en) Semiconductor device and method of fabricating the same
JP4669679B2 (ja) 窒化珪素膜の製造方法及び半導体装置の製造方法
US6727148B1 (en) ULSI MOS with high dielectric constant gate insulator
US8288281B2 (en) Method for reducing amine based contaminants
JPH0851108A (ja) 半導体装置およびその製造方法
KR100266428B1 (ko) 반도체장치 및 그의 제조방법
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
KR20060052334A (ko) 반도체 장치
JPH11145134A (ja) 半導体装置およびその製造方法
KR100659632B1 (ko) 반도체 장치의 제조 방법
JPH1012716A (ja) 半導体装置の製造方法
JPH10189579A (ja) 半導体装置の製造方法
JPH08125197A (ja) 半導体装置の作製方法および半導体装置の作製装置
JPH06163521A (ja) 半導体装置の製造方法
US6949804B2 (en) Semiconductor device with gate dielectric film having an oxide film and an oxynitride film
JPH08148569A (ja) 半導体装置
JP4213250B2 (ja) 半導体素子の製造方法
JPH09129872A (ja) 半導体素子の製造方法
KR100532741B1 (ko) 반도체 소자의 식각 정지막 제조 방법
TW432589B (en) Shallow trench isolation processing for reducing junction current leakage
JPH06163724A (ja) 半導体装置の製造方法
KR20050075685A (ko) 층간절연막의 형성방법
JP2002198522A (ja) 半導体装置および半導体装置の製造方法