JPH08148569A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08148569A JPH08148569A JP6290099A JP29009994A JPH08148569A JP H08148569 A JPH08148569 A JP H08148569A JP 6290099 A JP6290099 A JP 6290099A JP 29009994 A JP29009994 A JP 29009994A JP H08148569 A JPH08148569 A JP H08148569A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous carbon
- semiconductor device
- carbon film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 埋め込み性を劣化させることなく、かつ、機
能素子の特性が良好に保てる層間絶縁膜を備えた半導体
装置を提供する。 【構成】 ｐ型シリコン基板１に素子分離用シリコン酸
化膜２が形成される。その後、ゲート電極３およびソー
ス領域およびドレイン領域が形成されてＭＯＳトランジ
スタが形成される。次に、シリコン酸化膜が基板全面に
堆積され、第１層間酸化膜４が形成される。その後、第
１メタル配線５が形成され、さらに基板全面にアモルフ
ァスカーボン膜６が形成される。次に、このアモルファ
スカーボン膜６上にｐ−ＴＥＯＳ膜７、ＳＯＧ膜８が形
成され、キャップとしてｐ−ＴＥＯＳ膜９が形成され
る。この結果、ＭＯＳトランジスタと水分を含有する層
間絶縁膜との間にアモルファスカーボン膜６が形成され
る。
能素子の特性が良好に保てる層間絶縁膜を備えた半導体
装置を提供する。 【構成】 ｐ型シリコン基板１に素子分離用シリコン酸
化膜２が形成される。その後、ゲート電極３およびソー
ス領域およびドレイン領域が形成されてＭＯＳトランジ
スタが形成される。次に、シリコン酸化膜が基板全面に
堆積され、第１層間酸化膜４が形成される。その後、第
１メタル配線５が形成され、さらに基板全面にアモルフ
ァスカーボン膜６が形成される。次に、このアモルファ
スカーボン膜６上にｐ−ＴＥＯＳ膜７、ＳＯＧ膜８が形
成され、キャップとしてｐ−ＴＥＯＳ膜９が形成され
る。この結果、ＭＯＳトランジスタと水分を含有する層
間絶縁膜との間にアモルファスカーボン膜６が形成され
る。
Description
【０００１】
【産業上の利用分野】本発明は多層配線構造を有する半
導体装置に関し、特に機能素子の信頼性の向上が図られ
た半導体装置に関するものである。
導体装置に関し、特に機能素子の信頼性の向上が図られ
た半導体装置に関するものである。
【０００２】
【従来の技術】近年、複雑な工程を組み合わせた多層配
線構造が一般的に用いられているが、ＬＳＩの高集積化
に伴い、メタル配線間のスペースが狭まっている。この
ため、層間絶縁膜をメタル配線間に十分埋め込むことが
困難になってきている。
線構造が一般的に用いられているが、ＬＳＩの高集積化
に伴い、メタル配線間のスペースが狭まっている。この
ため、層間絶縁膜をメタル配線間に十分埋め込むことが
困難になってきている。
【０００３】この問題を解決するために、ｐ−ＴＥＯＳ
膜やＯ3 −ＴＥＳＯ膜と、ＳＯＧ膜とを積層して組み合
わせた層間絶縁膜が用いられている。ｐ−ＴＥＯＳ膜
は、ＴＥＯＳ（テトラエトキシシラン）を原料としたプ
ラズマＣＶＤ法によって得られる酸化膜であり、ステッ
プカバレッジは良い。また、Ｏ3 −ＴＥＳＯ膜は、ＴＥ
ＯＳとＯ3 を原料とした熱ＣＶＤ法によって得られる酸
化膜であり、埋め込み性は良い。また、ＳＯＧ（Spin O
n Glass)膜はガラス溶液を基板表面に回転塗布すること
によって得られる膜であり、膜表面の平坦化に用いられ
る。このような層間絶縁膜によれば、狭いメタル配線間
の埋め込み性が向上する。
膜やＯ3 −ＴＥＳＯ膜と、ＳＯＧ膜とを積層して組み合
わせた層間絶縁膜が用いられている。ｐ−ＴＥＯＳ膜
は、ＴＥＯＳ（テトラエトキシシラン）を原料としたプ
ラズマＣＶＤ法によって得られる酸化膜であり、ステッ
プカバレッジは良い。また、Ｏ3 −ＴＥＳＯ膜は、ＴＥ
ＯＳとＯ3 を原料とした熱ＣＶＤ法によって得られる酸
化膜であり、埋め込み性は良い。また、ＳＯＧ（Spin O
n Glass)膜はガラス溶液を基板表面に回転塗布すること
によって得られる膜であり、膜表面の平坦化に用いられ
る。このような層間絶縁膜によれば、狭いメタル配線間
の埋め込み性が向上する。
【０００４】
【発明が解決しようとする課題】しかし、このような層
間絶縁膜を用いることにより、形状の面では良好な埋め
込み性が得られるが、この層間絶縁膜の下層部に機能素
子例えばトランジスタが形成される場合には新たな問題
が生じる。つまり、トランジスタの相互コンダクタンス
ｇm の値が低下したり、また、しきい値電圧Ｖthがシフ
トしたりしてトランジスタ特性が悪化してしまう。この
原因は、上述のｐ−ＴＥＯＳ膜、Ｏ3 −ＴＥＳＯ膜およ
びＳＯＧ膜のいずれも、従来層間絶縁膜に用いられてい
るｐ−ＳｉＯ膜に比べて含有水分量が多く、また、水分
透過性が高いため、膜中の水分がこの膜の下層部にある
機能素子にまで達するためと考えられる。従来層間絶縁
膜に用いられているこのｐ−ＳｉＯ膜は、ＳｉＨ4 を原
料としたプラズマＣＶＤ法による酸化膜である。
間絶縁膜を用いることにより、形状の面では良好な埋め
込み性が得られるが、この層間絶縁膜の下層部に機能素
子例えばトランジスタが形成される場合には新たな問題
が生じる。つまり、トランジスタの相互コンダクタンス
ｇm の値が低下したり、また、しきい値電圧Ｖthがシフ
トしたりしてトランジスタ特性が悪化してしまう。この
原因は、上述のｐ−ＴＥＯＳ膜、Ｏ3 −ＴＥＳＯ膜およ
びＳＯＧ膜のいずれも、従来層間絶縁膜に用いられてい
るｐ−ＳｉＯ膜に比べて含有水分量が多く、また、水分
透過性が高いため、膜中の水分がこの膜の下層部にある
機能素子にまで達するためと考えられる。従来層間絶縁
膜に用いられているこのｐ−ＳｉＯ膜は、ＳｉＨ4 を原
料としたプラズマＣＶＤ法による酸化膜である。
【０００５】また、この問題を解決するために、上述し
たｐ−ＴＥＯＳ膜の下層にこのｐ−ＳｉＯ膜を形成する
ことも考えられるが、水分の透過を阻止するのに十分な
効果を達成するには、膜厚を数千オングストローム程度
に厚くしなければならない。この結果、もともとの課題
であった埋め込み性の劣化が再び問題となる。この埋め
込み性の劣化により、狭いメタル配線間に空洞部が生
じ、メタル配線間および多層配線間の耐絶縁性の信頼度
は低下してしまう。
たｐ−ＴＥＯＳ膜の下層にこのｐ−ＳｉＯ膜を形成する
ことも考えられるが、水分の透過を阻止するのに十分な
効果を達成するには、膜厚を数千オングストローム程度
に厚くしなければならない。この結果、もともとの課題
であった埋め込み性の劣化が再び問題となる。この埋め
込み性の劣化により、狭いメタル配線間に空洞部が生
じ、メタル配線間および多層配線間の耐絶縁性の信頼度
は低下してしまう。
【０００６】本発明はこのような問題点を解決し、埋め
込み性を劣化させることなく、かつ、機能素子の特性が
良好に保てる層間絶縁膜を備えた半導体装置を提供する
ことを目的とする。
込み性を劣化させることなく、かつ、機能素子の特性が
良好に保てる層間絶縁膜を備えた半導体装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】このために本発明は、機
能素子と、この機能素子の上層部に形成された層間絶縁
膜とを備えた半導体装置において、機能素子と層間絶縁
膜との間にアモルファスカーボン膜を備えたことを特徴
とするものである。
能素子と、この機能素子の上層部に形成された層間絶縁
膜とを備えた半導体装置において、機能素子と層間絶縁
膜との間にアモルファスカーボン膜を備えたことを特徴
とするものである。
【０００８】また、上記機能素子がＭＯＳ(Metal Oxide
Semiconductor) 型トランジスタであることを特徴とす
るものである。
Semiconductor) 型トランジスタであることを特徴とす
るものである。
【０００９】
【作用】アモルファスカーボン膜は化学式でＣX ＨY と
表現され、その膜中には、“Ｃ−Ｈ”結合と“Ｃ−”の
ダングリングボンド（未結合手）とが存在する。このダ
ングリングボンドは水と反応するため、アモルファスカ
ーボン膜の水分に対する透過性は低下し、水分阻止能力
が高くなる。
表現され、その膜中には、“Ｃ−Ｈ”結合と“Ｃ−”の
ダングリングボンド（未結合手）とが存在する。このダ
ングリングボンドは水と反応するため、アモルファスカ
ーボン膜の水分に対する透過性は低下し、水分阻止能力
が高くなる。
【００１０】また、このアモルファスカーボン膜は非晶
質で緻密であり、この水分阻止能力は十分に薄い膜厚で
発揮される。
質で緻密であり、この水分阻止能力は十分に薄い膜厚で
発揮される。
【００１１】
【実施例】図１は本発明の一実施例による半導体装置を
製造する方法を示す工程断面図である。
製造する方法を示す工程断面図である。
【００１２】ｐ型シリコン基板１に素子分離用シリコン
酸化膜２がロコス（ＬＯＣＯＳ）法によって形成され
る。その後、図示しないゲート酸化膜にタングステンシ
リコン膜が積層され、０．５μｍ幅のゲート電極３が形
成される。次に、このゲート電極３をマスクにしたイオ
ン注入が行われ、図示しないソース領域およびドレイン
領域が形成される。この結果、ＭＯＳトランジスタが機
能素子として形成される。次に、シリコン酸化膜が基板
全面に堆積され、第１層間酸化膜４が形成される。その
後、この第１層間酸化膜４上にＡｌ（アルミニウム）合
金膜が蒸着され、フォトリソグラフィ技術によってパタ
ーニングされる。このパターニングによって第１メタル
配線５が形成される（図１（ａ）参照）。
酸化膜２がロコス（ＬＯＣＯＳ）法によって形成され
る。その後、図示しないゲート酸化膜にタングステンシ
リコン膜が積層され、０．５μｍ幅のゲート電極３が形
成される。次に、このゲート電極３をマスクにしたイオ
ン注入が行われ、図示しないソース領域およびドレイン
領域が形成される。この結果、ＭＯＳトランジスタが機
能素子として形成される。次に、シリコン酸化膜が基板
全面に堆積され、第１層間酸化膜４が形成される。その
後、この第１層間酸化膜４上にＡｌ（アルミニウム）合
金膜が蒸着され、フォトリソグラフィ技術によってパタ
ーニングされる。このパターニングによって第１メタル
配線５が形成される（図１（ａ）参照）。
【００１３】次に、基板全面にアモルファスカーボン膜
６が形成される（同図（ｂ）参照）。このアモルファス
カーボン膜６は平行平板型のプラズマＣＶＤ装置を用い
て形成される。その形成条件は、原料供給ガス流量がメ
タン１００ｓｃｃｍ，水素２０ｓｃｃｍであり、装置内
圧力が１ｔｏｒｒ、ＲＦ出力が３００Ｗ、成膜温度が４
００℃、成膜時間が９０秒である。この形成条件で得ら
れたアモルファスカーボン膜６の膜厚は約８００オング
ストロームであった。
６が形成される（同図（ｂ）参照）。このアモルファス
カーボン膜６は平行平板型のプラズマＣＶＤ装置を用い
て形成される。その形成条件は、原料供給ガス流量がメ
タン１００ｓｃｃｍ，水素２０ｓｃｃｍであり、装置内
圧力が１ｔｏｒｒ、ＲＦ出力が３００Ｗ、成膜温度が４
００℃、成膜時間が９０秒である。この形成条件で得ら
れたアモルファスカーボン膜６の膜厚は約８００オング
ストロームであった。
【００１４】次に、このアモルファスカーボン膜６上に
ｐ−ＴＥＯＳ膜７が形成される。さらに、その後、ＳＯ
Ｇ膜８が塗布されてエッチバックされる（同図（ｃ）参
照）。最後に、キャップとしてｐ−ＴＥＯＳ膜９が形成
され、平坦化プロセスが終了する（同図（ｄ）参照）。
ｐ−ＴＥＯＳ膜７が形成される。さらに、その後、ＳＯ
Ｇ膜８が塗布されてエッチバックされる（同図（ｃ）参
照）。最後に、キャップとしてｐ−ＴＥＯＳ膜９が形成
され、平坦化プロセスが終了する（同図（ｄ）参照）。
【００１５】この後、このｐ−ＴＥＯＳ膜９上に上述し
た第１メタル配線と同様にして図示しない第２メタル配
線が形成される。そして、この第２メタル配線上に図示
しないパッシベーション膜が形成される。
た第１メタル配線と同様にして図示しない第２メタル配
線が形成される。そして、この第２メタル配線上に図示
しないパッシベーション膜が形成される。
【００１６】このように形成された本実施例による半導
体装置の特性を比較するため、図２に製造工程断面図を
示す従来の半導体装置を形成した。なお、同図におい
て、図１と同一または相当する部分には同一符号を付し
てその説明は省略する。この従来の半導体装置は、ｐ−
ＴＥＯＳ膜７の下層にアモルファスカーボン膜６が形成
されていない点のみにおいて、本実施例による半導体装
置と相違している。なお、図示していないが、ｐ−ＴＥ
ＯＳ膜９上に第２メタル配線およびパッシベーション膜
が本実施例と同様に形成されている。
体装置の特性を比較するため、図２に製造工程断面図を
示す従来の半導体装置を形成した。なお、同図におい
て、図１と同一または相当する部分には同一符号を付し
てその説明は省略する。この従来の半導体装置は、ｐ−
ＴＥＯＳ膜７の下層にアモルファスカーボン膜６が形成
されていない点のみにおいて、本実施例による半導体装
置と相違している。なお、図示していないが、ｐ−ＴＥ
ＯＳ膜９上に第２メタル配線およびパッシベーション膜
が本実施例と同様に形成されている。
【００１７】次に、このような本実施例の半導体装置に
おけるＭＯＳトランジスタと、上記従来の半導体装置に
おけるＭＯＳトランジスタとが持つそれぞれのホットキ
ャリア寿命を測定した。このホットキャリア寿命を測定
することにより、アモルファスカーボン膜６が備える耐
透水性を評価することができる。つまり、ＭＯＳトラン
ジスタ動作時におけるホットキャリアの寿命が、本実施
例によるＭＯＳトランジスタの方が長い場合には、アモ
ルファスカーボン膜６の耐透水性は良好であると評価で
きる。一方、このホットキャリア寿命が本実施例による
ＭＯＳトランジスタの方が短い場合には、アモルファス
カーボン膜６が備える耐透水性が良くないものと評価で
きる。
おけるＭＯＳトランジスタと、上記従来の半導体装置に
おけるＭＯＳトランジスタとが持つそれぞれのホットキ
ャリア寿命を測定した。このホットキャリア寿命を測定
することにより、アモルファスカーボン膜６が備える耐
透水性を評価することができる。つまり、ＭＯＳトラン
ジスタ動作時におけるホットキャリアの寿命が、本実施
例によるＭＯＳトランジスタの方が長い場合には、アモ
ルファスカーボン膜６の耐透水性は良好であると評価で
きる。一方、このホットキャリア寿命が本実施例による
ＭＯＳトランジスタの方が短い場合には、アモルファス
カーボン膜６が備える耐透水性が良くないものと評価で
きる。
【００１８】また、この測定におけるホットキャリア寿
命は、ＭＯＳトランジスタの相互コンダクタンスｇ
m （＝ｄＩd ／ｄＶg ）から次のように算出した。ま
ず、所定のドレイン電圧Ｖd を印加した状態で、ゲート
電圧Ｖg の変化に対するドレイン電流Ｉd の変化を測定
する。そして、このゲート電圧変化に対するドレイン電
流変化の特性グラフから、相互コンダクタンスｇm の最
大値ｇm0を求める。次に、基板電流が最大になるＤＣス
トレスを一定時間トランジスタに印加する。その後再
び、所定のドレイン電圧Ｖd を印加した状態で、ゲート
電圧Ｖg の変化に対するドレイン電流Ｉd の変化を測定
する。そして、この測定結果から相互コンダクタンスｇ
m の最大値ｇmTを求める。そして、次式から相互コンダ
クタンスｇm の最大値の低下する割合を百分率［％］で
求める。
命は、ＭＯＳトランジスタの相互コンダクタンスｇ
m （＝ｄＩd ／ｄＶg ）から次のように算出した。ま
ず、所定のドレイン電圧Ｖd を印加した状態で、ゲート
電圧Ｖg の変化に対するドレイン電流Ｉd の変化を測定
する。そして、このゲート電圧変化に対するドレイン電
流変化の特性グラフから、相互コンダクタンスｇm の最
大値ｇm0を求める。次に、基板電流が最大になるＤＣス
トレスを一定時間トランジスタに印加する。その後再
び、所定のドレイン電圧Ｖd を印加した状態で、ゲート
電圧Ｖg の変化に対するドレイン電流Ｉd の変化を測定
する。そして、この測定結果から相互コンダクタンスｇ
m の最大値ｇmTを求める。そして、次式から相互コンダ
クタンスｇm の最大値の低下する割合を百分率［％］で
求める。
【００１９】｛（ｇm0−ｇmT）／ｇm0｝×１００ このような百分率の測定を上記ＤＣストレスの印加時間
を変化させて繰り返し行い、印加するストレス時間の変
化に対する相互コンダクタンスの最大値の低下する割合
の変化を求めた。この測定結果から、相互コンダクタン
スｇm が１０％劣化するのは、本実施例におけるＭＯＳ
トランジスタでは２５．５年であり、上記従来のＭＯＳ
トランジスタでは４．９年であることがわかった。この
ことから、本実施例による層間絶縁膜を備えた半導体装
置では、従来の層間絶縁膜を備えた半導体装置よりも高
い耐透水性を持ち、層間絶縁膜の下層部に形成されたＭ
ＯＳトランジスタへの水分の拡散浸透が有効に抑制され
ることがわかった。
を変化させて繰り返し行い、印加するストレス時間の変
化に対する相互コンダクタンスの最大値の低下する割合
の変化を求めた。この測定結果から、相互コンダクタン
スｇm が１０％劣化するのは、本実施例におけるＭＯＳ
トランジスタでは２５．５年であり、上記従来のＭＯＳ
トランジスタでは４．９年であることがわかった。この
ことから、本実施例による層間絶縁膜を備えた半導体装
置では、従来の層間絶縁膜を備えた半導体装置よりも高
い耐透水性を持ち、層間絶縁膜の下層部に形成されたＭ
ＯＳトランジスタへの水分の拡散浸透が有効に抑制され
ることがわかった。
【００２０】すなわち、アモルファスカーボン膜６は、
メタン等の炭化水素と水素との混合ガスがプラズマによ
って分解、励起されて膜形成されるものであり、その構
造は非晶質で緻密であり、膜の安定性、耐薬品性は非常
に良い。化学式はＣX ＨY で表現され、膜中には“Ｃ−
Ｈ”結合と“Ｃ−”のダングリングボンドとが存在す
る。このダングリングボンドが層間絶縁膜中に含まれる
水と反応するため、アモルファスカーボン膜６の水分に
対する透過性は低下する。このため、アモルファスカー
ボン膜６の下層部に存在するＭＯＳトランジスタへ水が
拡散浸透することはなくなり、トランジスタ特性の劣化
が防止され、デバイスの信頼性が向上する。しかも、本
実施例によって形成されたアモルファスカーボン膜６は
層間絶縁膜に通常用いられるｐ−ＳｉＯ膜の半分程度の
厚さで耐透水性において同等の効果を有し、極薄い膜で
も上述した水分阻止能力の効果が発揮される。このた
め、このアモルファスカーボン膜６を用いても、ステッ
プカバレッジの悪化やそれに伴う埋め込み性の劣化も起
こさない。
メタン等の炭化水素と水素との混合ガスがプラズマによ
って分解、励起されて膜形成されるものであり、その構
造は非晶質で緻密であり、膜の安定性、耐薬品性は非常
に良い。化学式はＣX ＨY で表現され、膜中には“Ｃ−
Ｈ”結合と“Ｃ−”のダングリングボンドとが存在す
る。このダングリングボンドが層間絶縁膜中に含まれる
水と反応するため、アモルファスカーボン膜６の水分に
対する透過性は低下する。このため、アモルファスカー
ボン膜６の下層部に存在するＭＯＳトランジスタへ水が
拡散浸透することはなくなり、トランジスタ特性の劣化
が防止され、デバイスの信頼性が向上する。しかも、本
実施例によって形成されたアモルファスカーボン膜６は
層間絶縁膜に通常用いられるｐ−ＳｉＯ膜の半分程度の
厚さで耐透水性において同等の効果を有し、極薄い膜で
も上述した水分阻止能力の効果が発揮される。このた
め、このアモルファスカーボン膜６を用いても、ステッ
プカバレッジの悪化やそれに伴う埋め込み性の劣化も起
こさない。
【００２１】このように本実施例による半導体装置によ
れば、アモルファスカーボン膜６がｐ−ＴＥＯＳ膜７の
下層に形成されているため、水分透過性が低下し、トラ
ンジスタ劣化のない半導体装置が得られる。また、この
アモルファスカーボン膜６は１０００オングストローム
以下の極薄い膜でも高い水分阻止能力を発揮するため、
層間絶縁膜の堆積形状の劣化や、平坦性の劣化もない。
れば、アモルファスカーボン膜６がｐ−ＴＥＯＳ膜７の
下層に形成されているため、水分透過性が低下し、トラ
ンジスタ劣化のない半導体装置が得られる。また、この
アモルファスカーボン膜６は１０００オングストローム
以下の極薄い膜でも高い水分阻止能力を発揮するため、
層間絶縁膜の堆積形状の劣化や、平坦性の劣化もない。
【００２２】なお、このようなアモルファスカーボン膜
の形成に用いる炭化水素は、メタン、エタン等の２重結
合の無いものが良い。また、水素との混合比は、炭化水
素／水素比で１．０〜０．５の範囲であることが望まし
い。また、アモルファスカーボン膜の膜厚は、必要とさ
れる埋め込み性やトランジスタの信頼性で決定されるた
め、最適値は個々のデバイスにより調整する必要があ
る。
の形成に用いる炭化水素は、メタン、エタン等の２重結
合の無いものが良い。また、水素との混合比は、炭化水
素／水素比で１．０〜０．５の範囲であることが望まし
い。また、アモルファスカーボン膜の膜厚は、必要とさ
れる埋め込み性やトランジスタの信頼性で決定されるた
め、最適値は個々のデバイスにより調整する必要があ
る。
【００２３】また、上記本実施例によるアモルファスカ
ーボン膜の水分阻止能力を確認するため、次の実験も行
った。
ーボン膜の水分阻止能力を確認するため、次の実験も行
った。
【００２４】Ｓｉ基板上に水分含有膜としてＳＯＧ膜を
５０００オングストローム塗布した後、このＳＯＧ膜上
にアモルファスカーボン膜を形成した。この形成条件
は、成膜時間以外は上記実施例と同じである。つまり、
平行平板型のプラズマＣＶＤ装置を用い、原料供給ガス
流量がメタン１００ｓｃｃｍ，水素２０ｓｃｃｍであ
り、装置内圧力が１ｔｏｒｒ、ＲＦ出力が３００Ｗ、成
膜温度が４００℃、成膜時間が６０秒である。この形成
条件で得られたアモルファスカーボン膜の膜厚は上記実
施例の約８００オングストロームよりも薄い約５００オ
ングストロームであった。また、比較のため、上記のよ
うにＳｉ基板上にＳＯＧ膜を５０００オングストローム
塗布した後、このＳＯＧ膜上に通常の層間絶縁膜に用い
られるｐ−ＴＥＯＳ膜を５００オングストローム形成し
たサンプルも作製した。さらに、上記のようにＳｉ基板
上にＳＯＧ膜を５０００オングストローム塗布した後、
このＳＯＧ膜上に通常の層間絶縁膜に用いられるｐ−Ｓ
ｉＯ膜を５００オングストローム形成したサンプルも作
製した。
５０００オングストローム塗布した後、このＳＯＧ膜上
にアモルファスカーボン膜を形成した。この形成条件
は、成膜時間以外は上記実施例と同じである。つまり、
平行平板型のプラズマＣＶＤ装置を用い、原料供給ガス
流量がメタン１００ｓｃｃｍ，水素２０ｓｃｃｍであ
り、装置内圧力が１ｔｏｒｒ、ＲＦ出力が３００Ｗ、成
膜温度が４００℃、成膜時間が６０秒である。この形成
条件で得られたアモルファスカーボン膜の膜厚は上記実
施例の約８００オングストロームよりも薄い約５００オ
ングストロームであった。また、比較のため、上記のよ
うにＳｉ基板上にＳＯＧ膜を５０００オングストローム
塗布した後、このＳＯＧ膜上に通常の層間絶縁膜に用い
られるｐ−ＴＥＯＳ膜を５００オングストローム形成し
たサンプルも作製した。さらに、上記のようにＳｉ基板
上にＳＯＧ膜を５０００オングストローム塗布した後、
このＳＯＧ膜上に通常の層間絶縁膜に用いられるｐ−Ｓ
ｉＯ膜を５００オングストローム形成したサンプルも作
製した。
【００２５】次に、これら各サンプルを５００℃にまで
加熱する間に、アモルファスカーボン膜、ｐ−ＴＥＯＳ
膜およびｐ−ＳｉＯ膜のそれぞれを介してＳＯＧ膜から
放出される水分量をＭＥＡ（モイスチュア・エボルーシ
ョン・アナライザー）で解析した。以下の表１はこの解
析結果を示している。
加熱する間に、アモルファスカーボン膜、ｐ−ＴＥＯＳ
膜およびｐ−ＳｉＯ膜のそれぞれを介してＳＯＧ膜から
放出される水分量をＭＥＡ（モイスチュア・エボルーシ
ョン・アナライザー）で解析した。以下の表１はこの解
析結果を示している。
【００２６】
【表１】
【００２７】上表に示されるように、アモルファスカー
ボン膜が各サンプル中において最も水分の透過が少ない
ことが確認された。この実験に用いたアモルファスカー
ボン膜の膜厚は本実施例のアモルファスカーボン膜６よ
りも薄い膜厚であるため、上記本実施例による半導体装
置におけるアモルファスカーボン膜６の耐透水性はさら
に良好であることが推認される。
ボン膜が各サンプル中において最も水分の透過が少ない
ことが確認された。この実験に用いたアモルファスカー
ボン膜の膜厚は本実施例のアモルファスカーボン膜６よ
りも薄い膜厚であるため、上記本実施例による半導体装
置におけるアモルファスカーボン膜６の耐透水性はさら
に良好であることが推認される。
【００２８】
【発明の効果】以上説明したように本発明によれば、ア
モルファスカーボン膜中に存在するダングリングボンド
は水と反応するため、アモルファスカーボン膜の水分に
対する透過性は低下し、水分阻止能力が高くなる。ま
た、このアモルファスカーボン膜は非晶質で緻密であ
り、この水分阻止能力は十分に薄い膜厚で発揮される。
モルファスカーボン膜中に存在するダングリングボンド
は水と反応するため、アモルファスカーボン膜の水分に
対する透過性は低下し、水分阻止能力が高くなる。ま
た、このアモルファスカーボン膜は非晶質で緻密であ
り、この水分阻止能力は十分に薄い膜厚で発揮される。
【００２９】このため、層間絶縁膜に水分が多量に含ま
れていても、この水分の機能素子への拡散浸透は、層間
絶縁膜と機能阻止との間に設けられたアモルファスカー
ボン膜によって阻止される。よって、機能素子の特性が
劣化することはなく、デバイスの信頼性は向上する。し
かも、この水分素子能力はアモルファスカーボン膜が極
薄い場合にも発揮されるため、ステップカバレッジの悪
化やそれに伴う埋め込み性の劣化もない。
れていても、この水分の機能素子への拡散浸透は、層間
絶縁膜と機能阻止との間に設けられたアモルファスカー
ボン膜によって阻止される。よって、機能素子の特性が
劣化することはなく、デバイスの信頼性は向上する。し
かも、この水分素子能力はアモルファスカーボン膜が極
薄い場合にも発揮されるため、ステップカバレッジの悪
化やそれに伴う埋め込み性の劣化もない。
【図１】本発明の一実施例による半導体装置の製造工程
断面図である。
断面図である。
【図２】従来の半導体装置の製造工程断面図である。
１…Ｓｉ基板、２…絶縁分離用シリコン酸化膜、３…ゲ
ート電極、４…第１層間酸化膜、５…第１メタル配線、
６…アモルファスカーボン膜、７，９…ｐ−ＴＥＯＳ
膜、８…ＳＯＧ膜。
ート電極、４…第１層間酸化膜、５…第１メタル配線、
６…アモルファスカーボン膜、７，９…ｐ−ＴＥＯＳ
膜、８…ＳＯＧ膜。
Claims (2)
- 【請求項１】 機能素子と、この機能素子の上層部に形
成された層間絶縁膜とを備えた半導体装置において、 前記機能素子と前記層間絶縁膜との間にアモルファスカ
ーボン膜を備えたことを特徴とする半導体装置。 - 【請求項２】 前記機能素子はＭＯＳ型トランジスタで
あることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290099A JPH08148569A (ja) | 1994-11-24 | 1994-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290099A JPH08148569A (ja) | 1994-11-24 | 1994-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148569A true JPH08148569A (ja) | 1996-06-07 |
Family
ID=17751786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6290099A Pending JPH08148569A (ja) | 1994-11-24 | 1994-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148569A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10289994A (ja) * | 1997-04-14 | 1998-10-27 | Denso Corp | 光センサ集積回路装置 |
| US6936904B2 (en) | 1997-04-10 | 2005-08-30 | Denso Corporation | Photo sensing integrated circuit device and related circuit adjustment |
| KR100588636B1 (ko) * | 2004-07-07 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 제조 방법 |
| JP2007521660A (ja) * | 2003-08-29 | 2007-08-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低温かつ低堆積レートでｔｅｏｓキャップ層を形成する方法 |
-
1994
- 1994-11-24 JP JP6290099A patent/JPH08148569A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936904B2 (en) | 1997-04-10 | 2005-08-30 | Denso Corporation | Photo sensing integrated circuit device and related circuit adjustment |
| JPH10289994A (ja) * | 1997-04-14 | 1998-10-27 | Denso Corp | 光センサ集積回路装置 |
| JP2007521660A (ja) * | 2003-08-29 | 2007-08-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低温かつ低堆積レートでｔｅｏｓキャップ層を形成する方法 |
| DE10339988B4 (de) * | 2003-08-29 | 2008-06-12 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer antireflektierenden Schicht |
| US7807233B2 (en) | 2003-08-29 | 2010-10-05 | Globalfoundries Inc. | Method of forming a TEOS cap layer at low temperature and reduced deposition rate |
| JP4782010B2 (ja) * | 2003-08-29 | 2011-09-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低温かつ低堆積レートでｔｅｏｓキャップ層を形成する方法 |
| KR100588636B1 (ko) * | 2004-07-07 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100237798B1 (ko) | 반도체장치의 제조방법 | |
| KR100936685B1 (ko) | 질화규소막의 제조 방법, 반도체 장치의 제조 방법 및반도체 장치 | |
| JP3305901B2 (ja) | 半導体装置の製造方法 | |
| US6074939A (en) | Method for fabricating semiconductor device | |
| JPH0851108A (ja) | 半導体装置およびその製造方法 | |
| JPH08148569A (ja) | 半導体装置 | |
| US5990541A (en) | Semiconductor device and method of fabricating the same | |
| JP3958229B2 (ja) | 構成要素の製造方法ならびに金属層および絶縁層を有する構成要素 | |
| KR100298915B1 (ko) | 반도체장치및그제조방법 | |
| US7300862B2 (en) | Method for manufacturing semiconductor device | |
| JPH06163521A (ja) | 半導体装置の製造方法 | |
| JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
| JP3209072B2 (ja) | 絶縁膜の形成方法 | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| JPH118234A (ja) | 半導体装置 | |
| JPS61172339A (ja) | 半導体装置の製造方法 | |
| JP3488598B2 (ja) | 半導体装置の製造方法 | |
| JPH06104249A (ja) | 半導体装置 | |
| JPH11111845A (ja) | 半導体装置及びその製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPH05198690A (ja) | 半導体装置の製造方法 | |
| JPH06163724A (ja) | 半導体装置の製造方法 | |
| JP3371333B2 (ja) | 絶縁膜の形成方法 | |
| KR100197985B1 (ko) | 반도체 소자 형성방법 | |
| JPH06196573A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040914 |