KR100197985B1 - 반도체 소자 형성방법 - Google Patents

반도체 소자 형성방법 Download PDF

Info

Publication number
KR100197985B1
KR100197985B1 KR1019950066090A KR19950066090A KR100197985B1 KR 100197985 B1 KR100197985 B1 KR 100197985B1 KR 1019950066090 A KR1019950066090 A KR 1019950066090A KR 19950066090 A KR19950066090 A KR 19950066090A KR 100197985 B1 KR100197985 B1 KR 100197985B1
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
film
forming
silicon
Prior art date
Application number
KR1019950066090A
Other languages
English (en)
Other versions
KR970053565A (ko
Inventor
김시범
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950066090A priority Critical patent/KR100197985B1/ko
Publication of KR970053565A publication Critical patent/KR970053565A/ko
Application granted granted Critical
Publication of KR100197985B1 publication Critical patent/KR100197985B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자 형성방법에 관한 것으로, 반도체기판 상부에 단차를 갖는 하부물질층이 형성되고 전체표면상부에 습기의 차단 특성이 우수한 제1층간절연막이 소정두께 형성된 다음, 상기 제1층간절연막 상부에 제2층간절연막인 SOG 절연막으로 평탄화되고 상기 제2층간절연막 상부에 습기의 통과성이 좋은 제3층간절연막이 소정두께 형성된 다음, 콘택마스크를 이용한 식각공정으로 상기 하부물질층에 접속되는 상부물질층이 형성됨으로써 상기 제2층간절연막과 제3층간절연막 경계부에서 발생되는 박리현상이 방지되어 특성 및 신뢰성이 향상된 반도체소자를 형성할 수 있는 기술이다.

Description

반도체소자 형성방법
제1도는 본 발명의 실시예에 따른 반도체소자 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 하부절연층
15 : 제1금속배선 17 : 제1층간절연막
19 : 제2층간절연막 21 : 제3층간절연막
23 : 제2금속배선 25 : 산화막
27 : 실리콘질화막 30 : 비아콘택홀
본 발명은 반도체소자 형성방법에 관한 것으로, 특히 습기를 잘 통과시키는 금속간의 층간절연막을 형성함으로써 수분에 의한 박리현상을 방지하는 층간절연막에 관한 것이다.
기존의 에스.오.지.(Spin On Glass, 이하에서 SOG 라 함)를 사용한 금속배선층간 절연막 형성공정은 다음과 같다.
먼저, 제1금속배선을 형성한다. 그리고, 그 상부에 제1층간절연막/SOG 으로 형성된 제2층간절연막/제3층간절연막 적층구조를 형성한다. 그리고, 후속공정으로 제2금속배선을 형성한다.
여기서, 상기 제1, 3층간절연막은 산화막으로 형성된 것이다. 그리고, 제3층간절연막은 막질 조절없이 형성시키게 되면, 소자 제조 완료후 습기가 높은 분위기에서, 예를 들면 피.씨.티.(pressure cooker test, 이하에서 PCT 라 함), 즉 121℃, 2 기압, 100% 상대습도의 조건에서 신뢰성 시험시 상기 제2층간절연막인 SOG 막과 제3층간절연막의 계면에서 박리현상이 발생되어 제1금속배선과 제2금속배선의 연결 부위인 비아콘택(via contact)의 단선 불량이 발생되며, 결국 소자의 동작 불량을 초래하게 되는 문제점이 발생된다.
이때, 상기 비아콘택의 불량발생은 칩(chip)의 가장자리 부분 등에 노출된 SOG층을 따라 침투된 습기가 소자 내부로 들어가서 다시 방출될려고 할 때 제3층간절연막인 산화막이 이러한 습기의 방출을 차단함으로써 물리적인 힘이 위로 가해지면서 제3층간절연막의 박리가 일어나며, 이러한 박리 현상에 의하여 비아가 단선 불량되는 메카니즘에 의한 것이다.
따라서, 본 발명에서는 소자 내부로 습기가 침투하더라도 제3층간절연막을 통하여 습기가 잘 통과하도록 제3층간절연막의 공정 방법을 변화시켜 줌으로써, 결과적으로 습기 분위기하에서도 신뢰성이 우수하며 습기가 소자 하부로 들어가지 못하도록 습기에 대한 침투 차단 특성이 우수한 층간 절연막을 제공함으로써 엔채널 필드 모스펫(n-channel field MOSFET)의 필드극성반전과 열전자(hot carrier)의 내성열화 같은 신뢰성 저하를 방지하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 이는 반도체소자 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자 형성방법의 특징은.
반도체기판 상부에 단차를 갖는 하부물질층이 형성되는 공정과,
전체표면상부에 습기의 차단 특성이 우수한 제1층간절연막이 소정두께 형성되는 공정과,
상기 제1층간절연막 상부에 제2층간절연막인 SOG 절연막으로 평탄화되는 공정과,
상기 제2층간절연막 상부에 습기의 통과성이 좋은 제3층간절연막이 소정두께 형성되는 공정과,
콘택마스크를 이용한 식각공정으로 상기 하부물질층에 접속되는 상부물질층이 형성되는 공정이 포함되는데 있어서,
상기 제1층간절연막은 굴절율 1.55 이상의 실리콘이 많은 실리콘산화막으로 형성되는 것과,
상기 제1층간절연막은 굴절율 1.65 이상의 실리콘산화질화막으로 형성되는 것과,
상기 제1층간절연막은 굴절율 1.9 이상의 실리콘산화질화막으로 형성되는 것과,
상기 제1층간절연막은 굴절율 1.65 이상의 실리콘산화질화막, 실리콘질화막 그리고 굴절율 1.55 이상의 실리콘이 많은 실리콘산화막으로 이용되어 2층이상의 적층 구조로 형성되는 것과,
상기 제3층간절연막은 테오스(TEOS : Tetra Ethy1 Ortho Silicate, 이하에서 TEOS 라 함)/산소의 유량비를 공지의 공정조건이나 좀더 바람직하게는 공지의 공정조건보다 산소량이 70% 이하로 사용되고 350℃ 이하의 온도에서 플라즈마 화학기상증착(PECVD : Plasma Enhanced Chemical Vapor Deposition, 이하에서 PECVD 라 함) 방법으로 증착되는 PE-TEOS 막으로 형성되는 것과,
상기 제3층간절연막은 350℃ 이하의 온도에서 증착되는 PE-SiH4막으로 형성되되, 실리콘 : 산소의 비가 1:2 인 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명의 실시예에 따른 반도체소자 형성방법으로 형성한 후, 층간절연막에서 습기의 방출을 나타낸 모식도로서 층간 절연막으로 SOG 이 형성되되 에치백공정이 실시되지 않은 것을 도시한 단면도이다.
제1도를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다. 이때, 상기 하부절연층(13)은 소자분리절연막(도시안됨), 게이트산화막(도시안됨), 게이트전극(도시안됨), 비트라인(도시안됨) 및 캐패시터(도시안됨)가 형성된 상부구조에 비.피.에스.지.(BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함) 와 같이 플로우가 잘되는 절연물질로 평탄화시킨 것이다. 그 다음에, 상기 하부절연층(13) 상부에 제1 금속배선(15)을 형성한다. 그리고, 전체표면상부에 제1층간절연막(17)을 형성한다. 이때, 상기 제1층간절연막(17)은 굴절율(refractive index) 1.55이상의 실리콘이 많은 (Si-rich) 실리콘산화막(SiO2-X), 굴절율 1.65이상의 실리콘산화질화막이나 실리콘질화막 중의 한 개나 이들의 조합으로 형성된 것이다. 그 다음에, 전체표면상부에 제2간절연막(19)인 SOG 절연막을 형성하여 평탄화시킨다. 이때, 상기 SOG 절연막은 종래의 스핀도포방법으로 형성된 것이다.
그 다음에, 상기 제2층간절연막(19) 상부에 제3층간절연막(21)을 형성한다. 이때, 상기 제3층간절연막(21)은 습기의 통과성이 좋은 막을 사용하는데, 이는 통상의 PECVD 법에 의한 PE-TEOS 막의 공정 조건을 조절하여 얻을 수 있다. 즉, TEOS/산소의 유량비를 통상의 공정조건의 산소양을 70%이하로 하고, 증착온도를 350℃ 이하로 하여 증착된 것이다. 또는, 통상의 PE-TEOS 막은 수분의 투과성이 좋으므로 통상의 공정조건을 사용하여도 원하는 결과를 얻을 수 있다.
그 다음에, 비아콘택마스크(도시안됨)를 이용한 등방성식각공정과 이방성식각공정으로 상측이 넓게 형성되어 상기 제1금속배선(15)이 노출되는 비아콘택홀(30)을 형성한다. 그리고, 제2금속배선마스크(도시안됨)를 이용한 식각공정으로 상기 제1금속배선(15)에 콘택되는 제2금속배선(23)을 형성한다. 그리고, 그 상부에 패시베이션층인 산화막(25)과 질화막(27)을 형성한다. 이때, 상기 산화막(25)은 USG로 형성되고 상기 질화막(27)은 실리콘질화막으로 형성된 것이다.
상기와 같이 형성되는 반도체소자는 외부로부터 제2층간절연막(21)인 SOG 절연막을 따라 침투된 습기가 제3층간절연막을 통하여 방출되기 때문에 SOG 절연막과 제3층간절연막의 박리를 일으키는 힘이 발생되지 않으며, 따라서 습기가 높은 분위기 하에서 신뢰성이 우수한 층간 절연막이 얻을 수 있다.
참고로, 종래기술과 본 발명에 따른 층간절연막 형성공정후, PCT를 240 시간 동안 시험후 비아 저항 측정결과, 즉 비아불량을 그리고 웨이퍼의 불량, 버블(bubble) 발생정도를 표 1에 나타내었다.
상기 표 1에서 보듯이 종래의 절연막 형성공정을 사용한 경우는 비아 단선 불량이 발생되며, 관찰 결과 '버블 결함'이 다량 관찰되었으며, 이러한 결함은 제2층간절연막인 SOG 절연막과 제3층간절연막인 산화막 간의 박리현사에 기안한 결과이다. 본 발명의 방법을 적용한 경우는 비아 단선불량 및 버블 결함도 발생하지 않았음을 볼 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자 형성방법은, 제2층간절연막인 SOG 절연막과 제3층간절연막인 산화막 간의 박리현상을 방지하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 잇점이 있다.

Claims (12)

  1. 반도체기판 상부에 단차를 갖는 하부물질층이 형성되는 공정과, 전체표면상부에 습기의 차단 특성이 우수한 제1층간절연막이 소정두께 형성되는 공정과, 상기 제1층간절연막 상부에 제2층간절연막인 SOG 절연막으로 평탄화되는 공정과, 상기 제2층간절연막 상부에 습기의 통과성이 좋은 제3층간절연막이 소정두께 형성되는 공정과, 콘택마스크를 이용한 식각공정으로 상기 하부물질층에 접속되는 상부 물질층이 형성되는 공정이 포함되는 반도체소자 형성방법.
  2. 제1항에 있어서, 상기 제1층간절연막은 500 내지 300 Å 두께로 형성되는 것을 특징으로 하는 반도체 소자 형성방법.
  3. 제1항에 있어서, 상기 제1층간절연막은 굴절율 1.55 이상의 실리콘이 많은 실리콘산화막으로 형성되는 것을 특징으로 하는 반도체소자 형성방법.
  4. 제1항에 있어서, 상기 제1층간절연막은 굴절율 1.65 이상의 실리콘산화질화막으로 형성되는 것을 특징으로 하는 반도체소자 형성방법.
  5. 제1항에 있어서, 상기 제1층간절연막은 굴절율 1.65 이상의 실리콘질화막으로 형성되는 것을 특징으로 하는 반도체소자 형성방법.
  6. 제1항에 있어서, 상기 제1층간절연막은 굴절율 1.65 이상의 실리콘산화질화막, 실리콘질화막 그리고 굴절율 1.55 이상의 실리콘이 많은 실리콘산화막이 이용되어 2층이상의 적층 구조로 형성되는 것을 특징으로 하는 반도체소자 형성방법.
  7. 제1항에 있어서, 상기 제3층간절연막은 PE-TEOS 막으로 형성되는 것을 특징으로하는 반도체소자 형성방법.
  8. 제1항 또는 제7항에 있어서, 상기 제3층간절연막은 PECVD 방법으로 형성되는 것을 특징으로하는 반도체소자 형성방법.
  9. 제8항에 있어서, 상기 제3층간절연막은 TEOS/산소의 유량비를 공지의 조건을 사용하거나 공지의 공정조건보다 산소량이 70% 이하로 사용되고 350℃ 이하의 온도에서 증착되는 것을 특징으로 하는 반도체소자 형성방법.
  10. 제1항에 있어서, 상기 제3층간절연막은 PE-SiH4막으로 형성되는 것을 특징으로하는 반도체소자 형성방법.
  11. 제10항에 있어서, 상기 PE-SiH4막은 실리콘 : 산소의 비가 1 : 2 인 것을 특징으로 하는 반도체소자 형성방법.
  12. 제11항에 있어서, 상기 제3층간절연막은 350℃ 이하의 온도에서 증착되는 것을 특징으로 하는 반도체소자 형성방법.
KR1019950066090A 1995-12-29 1995-12-29 반도체 소자 형성방법 KR100197985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066090A KR100197985B1 (ko) 1995-12-29 1995-12-29 반도체 소자 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066090A KR100197985B1 (ko) 1995-12-29 1995-12-29 반도체 소자 형성방법

Publications (2)

Publication Number Publication Date
KR970053565A KR970053565A (ko) 1997-07-31
KR100197985B1 true KR100197985B1 (ko) 1999-06-15

Family

ID=19447250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066090A KR100197985B1 (ko) 1995-12-29 1995-12-29 반도체 소자 형성방법

Country Status (1)

Country Link
KR (1) KR100197985B1 (ko)

Also Published As

Publication number Publication date
KR970053565A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5266525A (en) Microelectronic interlayer dielectric structure and methods of manufacturing same
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US7642185B2 (en) Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device
US6753260B1 (en) Composite etching stop in semiconductor process integration
KR100292409B1 (ko) 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
US8455985B2 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
US5514624A (en) Method of manufacturing a microelectronic interlayer dielectric structure
CN101197311A (zh) 金属连接结构、半导体器件的制造方法和半导体器件
US6689690B2 (en) Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature
US7186640B2 (en) Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics
KR100197985B1 (ko) 반도체 소자 형성방법
JPH10256372A (ja) 半導体装置の製造方法
US20080054480A1 (en) Semiconductor device and fabricating method thereof
JPH11111845A (ja) 半導体装置及びその製造方法
KR100367487B1 (ko) 반도체소자의 제조방법
KR20020042277A (ko) 반도체 장치의 절연막 형성 방법 및 그에 의한 반도체 장치
KR100670666B1 (ko) 반도체 소자 제조 방법
US8227922B2 (en) Semiconductor device having a multilayer interconnection structure that includes an etching stopper film
US6054397A (en) BPSG planarization method having improved planarity and reduced chatter mark defects
KR100475536B1 (ko) 반도체 소자의 제조 방법
JP2006148007A (ja) 半導体装置の製造方法とその製造方法によって製造された半導体装置
JPH09293717A (ja) 半導体装置およびその作製方法
KR100511092B1 (ko) 반도체소자의 금속배선 형성방법_
JPS63262856A (ja) 半導体装置の製造方法
KR100702798B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee