KR100670666B1 - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100670666B1 KR100670666B1 KR1020050056409A KR20050056409A KR100670666B1 KR 100670666 B1 KR100670666 B1 KR 100670666B1 KR 1020050056409 A KR1020050056409 A KR 1020050056409A KR 20050056409 A KR20050056409 A KR 20050056409A KR 100670666 B1 KR100670666 B1 KR 100670666B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- film
- gate
- etching
- lpc
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910007991 Si-N Inorganic materials 0.000 claims description 2
- 229910006294 Si—N Inorganic materials 0.000 claims description 2
- 229910006360 Si—O—N Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 44
- 238000005336 cracking Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 19
- 239000007789 gas Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 230000003667 anti-reflective effect Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택 오픈 마진은 증가시키면서 게이트 라인의 숄더 손실은 최소화하는데 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 적어도 서로 다른 식각선택비를 갖는 2중막 구조의 게이트하드마스크를 포함하는 게이트 라인을 형성하는 단계; 상기 게이트 라인 사이에 절연막을 매립하는 단계; 결과물의 전면에 상기 게이트하드마스크와 식각율 차이가 있는 LPC 콘택마스크와 반사방지막을 적층 형성하는 단계;상기 게이트하드마스크가 드러나는 타겟으로 상기 LPC 콘택마스크와 반사방지막을 식각하는 단계; 및 상기 절연막을 식각하여 홀을 형성하는 단계를 포함하며,상기 게이트하드마스크는 3 : 1 ∼ 2 : 1의 식각 선택비를 갖는 제1막과 제2막의 적층 구조로 형성하며, 이에 따라 본 발명은 랜딩 플러그 콘택 하드마스크 식각시 충분한 과도 식각으로 콘택 오픈 마진은 증가시키면서 게이트 하드마스크질화막의 숄더 브로큰 및 그 두께의 손실을 최소화하고자, 게이트하드마스크질화막의 최상층막과 랜딩 플러그 콘택 하드마스크로 사용되는 질화막을 동일 식각 조건에서 고선택비를 구현함으로써, 분리막에 대한 어택을 방지하며, 이후 분리막 공정 마진을 향상시키면서 동시에 랜딩 플러그 콘택의 오픈 마진을 향상시키는 효과를 얻을 수 있다.
랜딩 플러그 콘택(LPC), SAC 마진, 질화막, OBARC
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 낫 오픈 현상을 도시한 공정 단면도,
도 2a 내지 도 2c는 종래 기술에 따른 반도체 소자의 숄더 손상(Shoulder Broken)을 도시한 공정 단면도,
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 게이트 산화막
33 : 폴리실리콘막 34 : 실리사이드
35 : 제 1 게이트하드마스크 36 : 제 2 게이트하드마스크
37 : 층간절연막 38 : LPC 마스크
39 : 유기 반사방지막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 랜딩 플러그 콘택 형성 방법에 관한 것이다.
한편, 반도체 소자의 고집적화가 가속화됨에 따라 반도체 소자를 이루는 여러 요소들은 적층 구조를 이루게 되었고, 이에 따라 도입된 것이 콘택 플러그(또는 패드) 개념이다.
이러한 콘택 플러그를 형성함에 있어서, 하부에서는 최소의 면적으로 접촉 면적을 넓히며 상부에서는 후속 공정에 대한 공정 마진을 넓히기 위해 콘택되는 하부에 비해 그 상부의 면적이 큰 일명, 랜딩 플러그 콘택(LPC) 기술이 도입되어 통상적으로 사용되고 있다.
랜딩 플러그 콘택 공정은 비트라인 콘택 및 스토리지노드 콘택이 형성된 게이트 패턴 사이의 간극에 미리 전도성 물질을 매립시킴으로써 후속 콘택 공정시 오버레이 마진을 확보하는 기술이다.
한편, 이러한 콘택 형성을 위해서는 고종횡비를 갖는 구조물 사이를 식각해야 하는 어려움이 있으며, 이 때 두 물질 예컨대, 산화막과 질화막간의 식각 선택비를 이용하여 식각 프로파일을 얻는 SAC 공정이 도입되었다.
한편, SAC 공정시 식각 타겟을 최소화하기 위해 층간절연막 증착 후 화학기계적연마(Chamical Mechanical Polishing; 이하 'CMP') 등의 평탄화 공정을 통해 게이트 하드마스크 상부까지 콘택마스크와 스페이서 및 층간절연막을 제거하는 공 정을 적용하고 있다.
한편, 90㎚ 테크 이하의 디바이스에서 적용중인 다이렉트 질화막 하드마스크 LPC 식각 공정의 경우 게이트하드마스크질화막과 층간절연막 간의 굴곡, 그리고 이후 질화막 증착과 유기 반사방지막의 두께 차이로 충분한 과도 식각(Over Etch)이 진행되지 않을 경우 LPC 낫 오픈(Not Open)의 가능성이 있고, 충분한 과도 식각을 진행할 경우 게이트하드마스크질화막의 숄더(Shoulder) 손상(Broken)으로 SAC 마진이 감소하게 된다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 낫 오픈 현상을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 소자분리막(도시하지 않음)이 형성된 반도체 기판(11) 상에 게이트 산화막(12), 게이트 전도막(13, 14) 및 게이트하드마스크(15)가 적층 형성된 게이트 라인을 형성한다.
이 때, 게이트 전도막은 폴리실리콘막(13) 및 실리사이드(14)의 적층 구조를 사용하며, 게이트하드마스크(15)는 2500Å의 두께로 형성하되, 게이트 패터닝 공정을 진행한 후 2100Å의 두께가 잔류하도록 한다.
이어서, 게이트 라인을 포함하는 전면에 층간절연막(16)을 증착하여 게이트 라인 사이를 매립한다.
계속해서, 화학적·기계적 연마 또는 전면 식각을 실시하여 게이트 라인의 게이트하드마스크질화막(15)을 식각 타깃으로 하여 층간절연막(16)을 평탄화 식각한다.
그러나, 평탄화 식각 후 게이트 라인과 게이트 라인 사이의 층간절연막(16) 간에는 디싱(Dishing) 현상으로 굴곡이 발생한다.
계속해서, 결과물의 전면에 LPC 하드마스크질화막(17) 및 유기 반사방지막(18)을 증착하는데, LPC 하드마스크질화막(17)의 증착은 그 스텝커버리지로 굴곡을 따라 그대로 증착되고, 마스크 패터닝을 위한 유기 반사방지막(18)의 경우 유동성을 갖고 있으므로 어느 정도 평탄화를 이루어 게이트 라인 사이의 층간절연막(16) 상부 골 지역으로 더 두꺼운 두께를 갖는다.
도 1b에 도시된 바와 같이, LPC 하드마스크질화막(17)이 드러날 때까지 유기 반사방지막(18a)을 평탄화 식각한다. 이 때, LPC 하드마스크질화막(17) 및 유기 반사방지막(18a)의 식각은 플로린계 가스를 베이스로 하여 산소 가스를 소량 포함하여 건식 식각하는데, 이 때, 토폴로지(topology)에 의한 두께 차이를 극복하고 오픈 마진을 향상시키기 위하여 충분한 과도 식각을 한다.
도 1c에 도시된 바와 같이, 유기 반사방지막(18b) 및 LPC 하드마스크질화막(17a)이 적절한 과도 식각을 진행하여도 다른 부분 보다 두꺼운 지역에는 LPC 하드마스크질화막(17a)이 잔류하여 층간절연막(16) 식각시 낫 오픈을 유발한다.
도 2a 내지 도 2c는 도 1a 내지 도 1c에서 발생한 문제점을 방지하기 위한 종래 기술에 따른 반도체 소자의 숄더 손상(Shoulder Broken)을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 소자분리막(도시하지 않음)이 형성된 반도체 기 판(21) 상에 게이트 산화막(22), 게이트 전도막(23, 24) 및 게이트하드마스크(25)가 적층 형성된 게이트 라인을 형성한다.
이 때, 게이트 전도막은 폴리실리콘막(23) 및 실리사이드(24)의 적층 구조를 사용하며, 게이트하드마스크(25)는 2500Å의 두께로 형성하되, 게이트 패터닝 공정을 진행한 후 2100Å의 두께가 잔류하도록 한다.
이어서, 게이트 라인을 포함하는 전면에 층간절연막(26)을 증착하여 게이트 라인 사이를 매립한다.
계속해서, 화학적·기계적 연마 또는 전면 식각을 실시하여 게이트 라인의 게이트하드마스크질화막(25)을 식각 타깃으로 하여 층간절연막(26)을 평탄화 식각한다.
그러나, 평탄화 식각 후 게이트 라인과 게이트 라인 사이의 층간절연막(26) 간에는 디싱(Dishing) 현상으로 굴곡이 발생한다.
계속해서, 결과물의 전면에 LPC 하드마스크질화막(27) 및 유기 반사방지막(28)을 증착하는데, LPC 하드마스크질화막(27)의 증착은 그 스텝커버리지로 굴곡을 따라 그대로 증착되고, 마스크 패터닝을 위한 유기 반사방지막(28)의 경우 유동성을 갖고 있으므로 어느 정도 평탄화를 이루어 게이트 라인 사이의 형성된 층간절연막(26) 상부 골 지역으로 더 두꺼운 두께를 갖는다.
도 2b에 도시된 바와 같이, LPC 하드마스크질화막(27)이 드러날 때까지 유기 반사방지막(28a)을 평탄화 식각한다. 이 때, LPC 하드마스크질화막(27) 및 유기 반 사방지막(28a)의 식각은 플로린계 가스를 베이스로 하여 산소 가스를 소량 포함하여 건식 식각하는데, 이 때, 토폴로지(topology)에 의한 두께 차이를 극복하고 오픈 마진을 향상시키기 위하여 충분한 과도 식각을 한다.
도 2c에 도시된 바와 같이, 도 1c에서 발생한 LPC 하드마스크질화막(27)이 잔류하여 발생하는 LPC 낫 오픈을 방지하기 위해, LPC 하드마스크질화막(27) 및 유기 반사방지막(28a)가 두껍게 형성된 지역을 베이스로 과도 식각을 진행할 경우, 게이트하드마스크질화막(25a)에 대해서 과도한 식각이 이루어져 그 두께가 낮아짐으로써 LPC SAC 마진을 감소시키게 된다.
또한, LPC 하드마스크질화막(27)과 게이트하드마스크질화막(25a)은 동일한 SixNy 계열의 질화막으로 동일 식각 조건에서 동일한 식각율을 가지며 결국 추가되는 LPC 하드마스크 오픈 과도 식각 만큼 게이트하드마스크질화막(25a)의 손실이 발생하여 LPP 분리막 마진 및 SAC 마진이 감소하게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 콘택 오픈 마진은 증가시키면서 게이트 라인의 숄더 손실은 최소화하는데 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 적어도 서로 다른 식각선택비를 갖는 2중막 구조의 게이트하드마스크를 포함하는 게이트 라인을 형성하는 단계, 상기 게이트 라인 사이에 절연막을 매립하는 단계, 결과물의 전면에 상기 게이트하드마스크와 식각율 차이가 있는 LPC 콘택마스크와 반사방지막을 적층 형성하는 단계, 상기 게이트하드마스크가 드러나는 타겟으로 상기 LPC 콘택마스크와 반사방지막을 식각하는 단계, 및 상기 절연막을 식각하여 홀을 형성하는 단계를 포함하며, 상기 게이트하드마스크는 3 : 1 ∼ 2 : 1의 식각 선택비를 갖는 제1막과 제2막의 적층 구조로 형성한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 소자분리막(도시하지 않음)이 형성된 반도체 기판(31) 상에 게이트 산화막(32), 게이트 전도막(33, 34), 제 1 게이트하드마스크(35) 및 제 2 게이트하드마스크(36)가 적층 형성된 게이트 라인을 형성한다.
이어서, 제 1 게이트하드마스크(35)는 SiH4/NH3/N2 가스를 이용하여 1500Å의 두께로 형성하고, SiH4/N2O/He 가스를 이용하여 1000Å의 두께로 제 2 게이트하드마스크(36)을 증착한다. 제 1 게이트하드마스크(35)와 제 2 게이트하드마스크(36)는 동일 챔버 내에서 증착하되, 그 물질 성분은 차이가 있다.
더 자세히는 제 1 게이트하드마스크(35)은 실리콘(Si)-질화막(N) 본드의 순수 질화막이며, 제 2 게이트하드마스크(36) 증착시 N2O 가스 또는 기타 산소 성분이 함유된 가스를 사용함에 따라 서로 다른 막의 특성을 갖게 된다.
이어서, 게이트 패터닝 공정 후, 제 1 및 제 2 게이트하드마스크(35, 36)의 두께가 2100Å 잔류하도록 하되, 그 중 제1게이트하드마스크(35)는 600Å 두께로 형성하며 산소를 함유한 질화막으로 구성된다.
한편, 게이트 전도막은 폴리실리콘막(33) 및 실리사이드(34)의 적층 구조를 사용하며 이 외에도 텅스텐막, 텅스텐 실리사이드, 티타늄막, 티타늄나이트라이드막 등을 사용할 수 있다.
이어서, 게이트 라인을 포함하는 전면에 층간절연막(37)을 증착하여 게이트 라인 사이를 매립한다. 층간절연막(37)은 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phospho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하며, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용할 수 있다.
계속해서, 화학적·기계적 연마(CMP) 또는 전면 식각(Etch Back)을 실시하여 게이트 라인의 제 2 게이트하드마스크(36)를 식각 타깃으로 하여 층간절연막(37)을 평탄화 식각한다.
그러나, 평탄화 식각 후 게이트 라인과 게이트 라인 사이의 층간절연막(37) 간에는 디싱(Dishing) 현상으로 굴곡이 발생한다. 디싱 현상은 넓은 콘택홀 지역에서 게이트 라인이 과도 식각되어 발생한다.
계속해서, 결과물의 전면에 LPC 하드마스크질화막(38) 및 유기 반사방지막(39)을 증착하는데, LPC 하드마스크질화막(38)의 증착은 그 스텝커버리지로 굴곡을 따라 그대로 증착되고, 마스크 패터닝을 위한 유기 반사방지막(39)의 경우 유동성을 갖고 있으므로 어느 정도 평탄화를 이루어 게이트 라인 사이의 층간절연막(37) 상부 골 지역으로 더 두꺼운 두께를 갖는다.
도 3b에 도시된 바와 같이, 유기 반사방지막(39a) 및 LPC 하드마스크질화막(38)을 식각한다.
표 1은 통상적인 RF 플라즈마 방식의 건식 식각 장비에서 플로린기 가스를 이용하여 본 발명에서 제시한 막을 식각할 때의 식각율을 나타내고 있다.
| 막 별 식각율 | ER/min | Nitride | Oxygen을 함유한 Nitride |
| Å@Avg. | 2820 | 1560 |
표에서 보는 바와 같이, 순수 질화막과 산소 불순물을 함유한 막의 식각율에 의한 선택비가 약 1.8:1인 것을 알 수 있다. 즉, 동일 식각 조건에서 불순물을 함유한 막의 식각율이 작게 모니터링되는 것을 알 수 있다. 이는 순수 질화막의 Si-N 격자간 결합이 Si-O-N 결합보다 쉽게 분해(Dissociation)되는 것을 보여준다.
도 3c에 도시된 바와 같이, 유기 반사방지막(39a) 및 LPC 하드마스크질화막(38)을 과도 식각하는데, LPC 하드마스크질화막(38)의 완전한 오픈을 위한 과도 식각이 이루어지는 동안 제 2 게이트하드마스크질화막(36a)의 상부는 종래보다 느린 식각율을 갖게 되고, 종래와 대비하여 제 1 게이트하드마스크질화막(35)의 손실을 방지할 수 있다.
상술한 바와 같이, 식각 선택비를 다르게 하기 위해 막질의 조성비가 다른 게이트하드마스크를 적층 형성하여 LPC 하드마스크 식각을 진행함으로써, 층간절연막에 대한 식각 손실을 방지하며, 게이트하드마스크질화막의 첨점 방지 및 높이를 감소시킬 수 있고, 이후의 층간절연막의 공정 마진이 향상되고, 충분한 과도 식각을 진행하여 LPC 콘택 오픈 마진을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 랜딩 플러그 콘택 하드마스크 식각시 충분한 과도 식각으로 콘택 오픈 마진은 증가시키면서 게이트 하드마스크질화막의 숄더 브로큰 및 그 두께의 손실을 최소화하고자, 게이트하드마스크질화막의 최상층막과 랜딩 플러그 콘택 하드마스크로 사용되는 질화막을 동일 식각 조건에서 고선택비를 구현함으로써, 분리막에 대한 어택을 방지하며, 이후 분리막 공정 마진을 향상시키면서 동시 에 랜딩 플러그 콘택의 오픈 마진을 향상시키는 효과를 얻을 수 있다.
Claims (6)
- 삭제
- 반도체 기판 상에 적어도 서로 다른 식각선택비를 갖는 2중막 구조의 게이트하드마스크를 포함하는 게이트 라인을 형성하는 단계;상기 게이트 라인 사이에 절연막을 매립하는 단계;결과물의 전면에 상기 게이트하드마스크와 식각율 차이가 있는 LPC 콘택마스크와 반사방지막을 적층 형성하는 단계;상기 게이트하드마스크가 드러나는 타겟으로 상기 LPC 콘택마스크와 반사방지막을 식각하는 단계; 및상기 절연막을 식각하여 홀을 형성하는 단계를 포함하며,상기 게이트하드마스크는 3 : 1 ∼ 2 : 1의 식각 선택비를 갖는 제1막과 제2막의 적층 구조로 형성하는 반도체 소자 제조 방법.
- 제2항에 있어서,상기 게이트하드마스크는 Si-N의 구조를 갖는 제1막과 Si-O-N의 구조를 갖는 제2막으로 형성된 반도체 소자 제조 방법.
- 제3항에 있어서,상기 제1막은 SiH4/NH3/N2 가스를 이용하여 1300Å∼1600Å의 두께로 형성된 반도체 소자 제조 방법.,
- 제3항에 있어서,상기 제2막은 SiH4/N2O/He 가스를 이용하여 900Å∼1200Å의 두께로 형성된 반도체 소자 제조 방법.
- 제2항에 있어서,상기 절연막을 식각하여 홀을 형성하는 단계는,화학적·기계적 연마 또는 전면 식각으로 실시하는 반도체 소자 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050056409A KR100670666B1 (ko) | 2005-06-28 | 2005-06-28 | 반도체 소자 제조 방법 |
| US11/323,525 US20060292843A1 (en) | 2005-06-28 | 2005-12-29 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050056409A KR100670666B1 (ko) | 2005-06-28 | 2005-06-28 | 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070000790A KR20070000790A (ko) | 2007-01-03 |
| KR100670666B1 true KR100670666B1 (ko) | 2007-01-17 |
Family
ID=37568095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050056409A KR100670666B1 (ko) | 2005-06-28 | 2005-06-28 | 반도체 소자 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060292843A1 (ko) |
| KR (1) | KR100670666B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10879108B2 (en) * | 2016-11-15 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Topographic planarization method for lithography process |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010000964A (ko) * | 2000-10-31 | 2001-01-05 | 김현수 | 복합 테이프 전사구 |
| KR20010092090A (ko) * | 2000-03-20 | 2001-10-24 | 윤종용 | 반도체 소자 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143604A (en) * | 1999-06-04 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM) |
| US6410443B1 (en) * | 1999-08-27 | 2002-06-25 | Advanced Micro Devices, Inc. | Method for removing semiconductor ARC using ARC CMP buffing |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7078351B2 (en) * | 2003-02-10 | 2006-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoresist intensive patterning and processing |
| KR100493048B1 (ko) * | 2003-02-13 | 2005-06-02 | 삼성전자주식회사 | 다층의 하드 마스크를 이용하여 배선 및 연결 콘택 구조를형성하는 방법 |
| JP3757213B2 (ja) * | 2003-03-18 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100780610B1 (ko) * | 2003-11-28 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
-
2005
- 2005-06-28 KR KR1020050056409A patent/KR100670666B1/ko not_active IP Right Cessation
- 2005-12-29 US US11/323,525 patent/US20060292843A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010092090A (ko) * | 2000-03-20 | 2001-10-24 | 윤종용 | 반도체 소자 |
| KR20010000964A (ko) * | 2000-10-31 | 2001-01-05 | 김현수 | 복합 테이프 전사구 |
Non-Patent Citations (2)
| Title |
|---|
| 1020010000964 * |
| 1020010092090 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060292843A1 (en) | 2006-12-28 |
| KR20070000790A (ko) | 2007-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000077104A (ko) | 산화물 충전을 통한 이중 다마신 공정의 수율 향상 | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| US20050275107A1 (en) | Contact etching utilizing multi-layer hard mask | |
| KR100400308B1 (ko) | 반도체소자의 보더리스 콘택 형성방법 | |
| KR100670666B1 (ko) | 반도체 소자 제조 방법 | |
| KR20040057534A (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| KR100695431B1 (ko) | 반도체 소자의 컨택홀 형성방법 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| KR100619394B1 (ko) | 반도체 소자의 디싱 방지 방법 | |
| KR20070093794A (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| KR100602132B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100832018B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7208363B2 (en) | Fabrication of local interconnect lines | |
| KR100745058B1 (ko) | 반도체 소자의 셀프 얼라인 콘택홀 형성방법 | |
| KR20060063299A (ko) | 반도체 소자의 메탈 콘택 형성방법 | |
| KR100637100B1 (ko) | 반도체 소자의 메탈 플러그 형성 방법 | |
| KR20080029565A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100440077B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100744001B1 (ko) | 랜딩 플러그 콘택 형성 방법 | |
| KR100503748B1 (ko) | 반도체 소자의 측벽 형성 방법 | |
| KR100780614B1 (ko) | 반도체 소자 제조방법 | |
| KR100952243B1 (ko) | 반도체 소자의 금속전 층간 절연막 제조 방법 | |
| KR20050116665A (ko) | 반도체 소자의 형성 방법 | |
| KR20030002623A (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR20080063880A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |