KR20000077104A - 산화물 충전을 통한 이중 다마신 공정의 수율 향상 - Google Patents

산화물 충전을 통한 이중 다마신 공정의 수율 향상 Download PDF

Info

Publication number
KR20000077104A
KR20000077104A KR1020000022667A KR20000022667A KR20000077104A KR 20000077104 A KR20000077104 A KR 20000077104A KR 1020000022667 A KR1020000022667 A KR 1020000022667A KR 20000022667 A KR20000022667 A KR 20000022667A KR 20000077104 A KR20000077104 A KR 20000077104A
Authority
KR
South Korea
Prior art keywords
forming
layer
dielectric layer
imd
etch
Prior art date
Application number
KR1020000022667A
Other languages
English (en)
Inventor
쯔로버트
홍퀴-즈홍
맥키윌리엄알.
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR20000077104A publication Critical patent/KR20000077104A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

이중 다마신 공정이 개시된다. 비어(via) 에칭후, 비어 보호층(114)은 비어(112)에 피착된다. 비어 보호층(114)은 적어도 IMD(108)의 에칭률과 동일한 건식 에칭률과 IMD(108)의 에칭률의 대략 100배 또는 그 이상의 습식 에칭률을 갖는 물질을 포함한다. 본보기가 되는 물질들은 PSG, BPSG, 및 HSQ를 포함한다. 트렌치 패턴(120)이 형성되고나서 비어 보호층(114)과 IMD(108)가 모두 에칭된다. 비어 보호층(114)의 나머지 부분은 금속 층(122)을 형성하기에 앞서 제거된다.

Description

산화물 충전을 통한 이중 다마신 공정의 수율 향상{YIELD IMPROVEMENT OF DUAL DAMASCENE FABRICATION THROUGH OXIDE FILLING}
본 발명은 일반적으로 집적 회로에서 층간 접속층을 형성하는 분야, 특히 이중 다마신(damascene) 상호 접속 공정에 관한 것이다.
반도체 장치의 밀도가 증가함에 따라, 반도체 기판을 서로 접속하기 위한 상호 접속층에 대한 요구 또한 증가한다. 그러므로, 전통적인 알루미늄 금속 상호 접속을 구리 상호 접속으로 바꿀 필요가 있다. 공교롭게도, 반도체 제조 환경에 적합한 구리 에칭은 쉽게 이용할 수가 없다. 구리 에칭 문제를 극복하기 위하여, 다마신 공정이 개발되어왔다.
종래의 상호 접속 공정에서, 알루미늄 (및 임의의 장벽 금속)은 상호 접속 라인을 형성하기 위하여 피착되고, 패턴되고 나서 에칭된다. 그 다음에, 층간 유전체(ILD)는 피착되고난 후에 평탄화된다. 다마신 공정에서, 우선 ILD가 형성된다. 그 다음, ILD는 패턴되고 나서 에칭된다. 금속은 그 다음 구조 위에 피착되고나서, ILD 위에서 금속을 제거하기 위하여 화학 및 기계적으로 연마되어 금속 상호 접속 라인을 남긴다. 그로 인해 금속 에칭이 회피된다.
종래 기술의 다마신 공정인 이중 다마신 공정이 도 1a-e를 참조하여 설명된다. 도 1a를 참조하면, 실리콘 질화물 층(12)은 반도체 기판 위에 피착된다. 반도체 기판(10)은 제1 금속 상호 접속을 통해 처리될 것이다. 비어(via) 레벨 유전체(14)는 실리콘 질화물 층(12)위에 피착된다. 비어 유전체 층(14)은 FSG(fluorine-doped silicate glass)를 포함한다. 다른 실리콘 질화물 층(18)은 비어 레벨 유전체(14)위에 피착되고, 제2 트렌치 레벨 유전체(20)는 실리콘 질화물 층(18)위에 피착된다. 비어(22)는 그 다음에 트렌치 레벨 유전체(20), 실리콘 질화물 층(18) 및 비어 레벨 유전체(14)에 의해 패턴되고 나서 에칭된다. 실리콘 층(12)은 에칭스톱으로 사용된다.
도 1b를 참조하면, 스핀-온(spin-on) 포토레지스트(24)는 포토레지스트로 비어(22)의 일부를 채우기 위하여 피착된다. 그 결과 유전체(20) 위에서는 대략 600Å이고 비어(22)내에서는 두께가 ~2000~2500Å인 레지스트(resist)가 생긴다. 포토레지스트(24)는 후속적인 트렌치 에칭을 하는 동안 비어(24)를 보호한다. 다음, 트렌치 패턴(26)은 도 1c에 도시된 바와 같이 구조위에 형성된다. 트렌치 패턴(26)은 금속 상호 접속라인이 요구되는 트렌치 레벨 유전체(20)의 영역을 노출시킨다.
도 1d를 참조하면, FSG층(20)의 일부를 제거하기 위한 트렌치 에칭이 수행된다. 공교롭게도, 비어(22)의 경사에 기인하여 산화물 기둥(28)이 남는다. 포토레지스터(24)의 남아있는 부분은 또한 도 1e에 도시된 바와 같이 제거된다. 제거 처리후에, 비어(22)에는 흠(중합체 등)이 남아 있다. 산화물 기둥(28)과 흠들은 후속적인 처리를 하는 동안 문제를 발생시킨다. 예를 들어, 실리콘 질화물층(12)이 에칭된 후에, 일반적으로 장벽 금속이 피착된다. 장벽 금속이 산화물 기둥(28)을 커버하도록 하는 일은 어려운 일이다. 이것은 공정 마진을 감소시킨다. 따라서, 산화물 기둥을 피하거나 최소화시키는 이중 다마신 공정이 필요하다.
이중 다마신 공정이 여기에 개시된다. 비어 에칭후, 비어 보호층은 비어내에 피착된다. 비어 보호층은 금속간 유전체(IMD)의 에칭률과 적어도 동일한 건식 에칭률과 IMD의 에칭률의 대략 100배 또는 그 이상의 습식(wet) 에칭률을 갖는 물질을 포함한다. 본보기가 되는 물질은 PSG, BPSG, 및 HSQ를 포함한다. 트렌치 패턴이 형성되고 나서 비어 보호층과 IMD가 둘다 에칭된다. 비어 보호층의 나머지 부분은 금속층을 형성하기에 앞서 제거된다.
본 발명의 장점은 산화물 기둥의 형성을 피하거나 최소화시키는 이중 다마신 공정을 제공하는 것이다.
이 장점과는 다른 장점들이 도면과 관련하여 명세서를 참조한다면 당업자에게는 명백할 것이다.
도 1a-1e는 종래 기술의 이중 다마신 공정의 여러 제조 단계의 단면도.
도 2a-2e는 본 발명에 따르는 이중 다마신 공정의 여러 제조 단계의 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 반도체 기판
102 : 제1 상호 접속층
104 : 에칭스톱층
106 : ILD
108 : IMD
110 : 하드 마스크
120 : 트렌치 패턴
본 발명은 지금부터 이중 다마신 구리 상호 접속 공정에 관하여 설명할 것이다. 본 발명의 이점이 다른 이중 다마신 공정과 같은 다른 제조 공정에 적용될 수 있다는 것은 당업자에게 명백한 것이다.
본 발명은 이중 다마신 공정 동안 산화물 기둥이 형성되지 않도록 하는 특정한 에칭 특성을 갖는 비어 보호층을 사용한다. 특히, 비어 보호층은 금속간 유전체(IMD)와 증기 HF의 에칭률과 적어도 동일한 건식 에칭률을 갖거나 또는 IMD의 에칭률보다 상당히 큰 습식 에칭률(예를 들어, ~100x 또는 이상)을 갖는다. 습식 에칭률은 IMD에 대하여 비어 보호 층이 선택적으로 제거되는 것을 허용한다. 건식 에칭률은 IMD(트렌치) 에칭을 하는 동안 적어도 IMD만큼 비어 보호 층을 제거한다. 이것은 비어 보호층이 산화물 기둥의 형성을 허용하는 IMD위에 연장되지 않는 것을 보장한다.
본 발명의 실시예에 따르는 제조 공정은 도 2a-2g를 참조하여 논의되지 않을 것이다. 반도체 기판(100)은 본 기술에 공지된 바와 같이 제1 상호 접속층(102)의 형성을 통해 처리된다.(본 명세서에서 제1 상호 접속층(102)으로 참조되었지만, 층(102)은 최상단 상호 접속층을 제외한 어떤 상호 접속층이 될 것임). 에칭스톱층(104)은 반도체 기판(100)의 표면위에 형성된다. 에칭스톱층(104)은 일반적으로 실리콘 질화물을 포함하지만, 다른 적합한 에칭스톱층이 본 기술분야에 알려져 있다. 비어 레벨 유전체(106)(때때로 층간 유전체(ILD)라고 함)와 트렌치 레벨 유전체(108)(때때로 금속간 유전체(IMD)라고 함)는 에칭스톱층(104)위에 형성된다. 도 2a에 도시된 바와 같이, ILD(106)와 IMD(108)는 단일 층으로 될 수 있다. ILD(106)와 IMD(108)로 적합한 물질은 본 기술분야에 잘 알려져 있다. 양호한 실시예는 FSG를 사용한다. 다른 예는 PETEOS(플라즈마 강화 테트라에티옥시시레인)와 어쩌면 크세로겔을 포함하는 낮은 K 유전체를 포함한다. 에칭스톱층은 ILD(106)와 IMD(108) 사이에서는 필요하지 않다. 그러나, 요구된다면 그것도 포함될 수 있다. ILD(106)와 IMD(108)사이에 있는 에칭스톱층을 제거하면 기생 커패시턴스가 감소되는 이점이 있다.
선택적 하드마스크(110)는 IMD(108)위에 형성된다. 하드마스크(110)는 예를 들어, 실리콘-산-질화물 BARC(하부 무반사 코팅)로 구성될 것이다. 이것은 아래에 설명되겠지만 비어를 패턴하고 에칭하기 전에 피착되는 후속하는 레지스트 패턴을 위한 BARC일 수 있다. 하드마스크(110)는 비어의 코너를 보호한다.
도 1a를 참조하면, 비어(112)는 선택적 하드마스크(110), IMD(108) 및 ILD(106)를 통해 에칭된다. 비어 에칭은 에칭스톱층(104)위에서 중단된다. 비어(112)는 두개의 금속 상호 접속층 사이에서 접속이 요구되는 영역에 형성된다. 부가적인 에칭스톱층이 IMD(108)와 ILD(106)사이에 포함된다면, 비어 에칭은 또한 이 부가적인 에칭스톱층을 통해 에칭된다.
비어 에칭후, 도 1b에 도시된 바와 같이, 비어 보호층(114)은 비어(112)를 채우기 위하여 피착된다. 피착 후, 비어 보호층(114)은 도 2c에 도시된 바와 같이 선택적으로 에칭된다. 위에 설명된 바와 같이, 비어 보호층(114)은 이중 다마신 공정동안 산화물 기둥이 형성되지 않도록 하는 특정한 에칭 특성을 갖는다. 특히, 비어 보호층(114)은 IMD(108)의 에칭률과 적어도 동일한 건식 에칭률과 IMD(108)의 에칭률보다 상당히 큰(예를 들어, ~100x 또는 이상) 습식 에칭률을 갖는다. 습식 에칭률은 IMD(108)에 대해 비어 보호층(114)이 선택적으로 제거되는 것을 허용한다. 건식 에칭률은 IMD(트렌치) 에칭동안 적어도 IMD(108)만큼 비어 보호층(114)을 제거한다. 이것은 비어 보호층(114)이 산화물 기둥의 형성을 허용하는 IMD(108)위에서 연장되지 않는 것을 보장한다.
스핀-온 산화물은 특히 비어 보호층(114)으로서 잘 작용한다. 피착과 에칭백 특성은 비어(112)의 일관된 충전을 허용한다. 더군다나, PSG(phosphorous-doped sillicate glass), BPSG(boron and phosphorous-doped sillicate glass) 및 HSQ(hydrogen silsesquioxanes)와 같은 스핀-온 산화물은 뛰어난 에칭 특성을 갖는다. 이것은 FSG가 IMD(108)용으로 사용되었을 때에 특히 그렇다. 약 100:1의 PSG와 FSG사이의 습식 에칭 선택도가 쉽게 달성될 수 있는 반면에, 건식 에칭률은 대략 1:1로 최적화될 수 있다.
도 2d를 참조하면, 트렌치 패턴(120)이 형성된다. 트렌치 패턴(120)은 제2의 상호 접속 라인 또는 후속하는 상호 접속층이 요구되는 영역을 노출시킨다. 하드마스크 층(110)이 미리 형성된다면, 트렌치 패턴(120)을 위한 BARC 층으로 사용될 것이다. 트렌치 패턴(120)의 형성은 도 2d에 도시된 바와 같이 BARC/하드마스크 층(110)을 에칭하는 단계를 포함한다.
다음, 트렌치 에칭은 도 2e에 도시된 바와 같이 IMD(108)를 에칭하기 위하여 수행된다. 양호한 실시예에서, 적시의 에칭이 사용된다. 그러나, 부가적인 에칭스톱층이 ILD(106)와 IMD(108)사이에 형성된다면, 선택적인 에칭이 이용될 수 있다. 그러나, 실리콘-질화물 에칭스톱층이 포함되면 금속 상호 접속층사이의 기생 커패시턴스가 증가한다는 것에 유의해야 한다.
도 2f를 참조하면, 트렌치 패턴(120)은 예를 들어, 애싱(ashing)에 의해 제거된다. 선택적인 산화물 스트립은 그다음에 비어 보호층(114)의 남아있는 부분을 제거하기 위하여 이용된다. 선택적인 산화물 스트립은 적어도 100:1의 비어 보호층(114)과 IMD(108)/ILD(106) 사이의 선택도를 갖는 습식 에칭이다. 중합체/레지스트가 비어 보호층용으로 사용되지 않기 때문에, 비어 보호층(114)의 제거는 큰 클리너 비어(112)를 남긴다. 흠/중합체 잉여물이 상당히 감소되어, 공정 마진이 증가한다. BARC/하드마스크(110)와 에칭스톱층(104) 또한 제거된다.
도 2g에 도시된 바와 같이, 처리는 그다음 제2 금속 상호 접속층(122)의 형성으로 계속된다(제2 금속 상호 접속층으로 참조되었지만, 층(122)은 최하위 상호 접속층 이외의 임의의 금속 상호 접속층일 수 있음). 전형적으로, 탄탈륨-질화물(TaN)과 같은 장벽층(14)이 우선 피착된다. 산화물 기둥이 형성되지 않는 사실로 인해 트렌치/비어에 연속적인 장벽층(124)을 형성하는 것은 매우 쉬운 일이다. 이 이점은 또한 공정 마진을 증가시킨다. 장벽층의 목적은 후속적으로 형성된 금속이 IMD/ILS로 확산되지 않도록 하는 것이다. 장벽층내의 브레이크는 금속 확산을 허용하고 따라서 수율과 신뢰도를 감소시킨다. 따라서, 본 발명은 산화물 기둥의 형성을 막고, 비어의 흠을 감소시키므로써 수율과 신뢰도를 개선시킨다.
장벽층(124) 다음에, 일반적으로 구리 시드층이 형성된다. 다음에는 구리 상호 접속층(126)과 탑 질화물(Si3N4) 캐핑 층(128)이 형성 된다. 위의 공정은 그 다음 후속적인 금속 상호 접속층을 형성하기 위하여 반복된다.
본 발명에 따르면, 이중 다마신 구리 공정을 제공하므로써 산화물 기둥의 형성을 피하거나 최소화시키는 효과가 있다.
본 발명이 예시적인 실시예를 참조하여 설명되었지만, 본 설명은 제한적인 의미로 해석되는 의도는 아니다. 본 발명의 다른 실시예들뿐만 아니라 예시적인 실시예들의 다양한 변경과 결합은 본 명세서를 참조하면 본 기술분야의 숙련자에게는 명백한 일이다. 그러므로 첨부된 특허 청구항 범위는 임의의 그러한 변경 또는 실시예들을 포함하는 것으로 의도된다.

Claims (17)

  1. 집적 회로를 형성하는 방법에 있어서,
    반도체 기판위에 유전체 층을 형성하는 단계,
    상기 유전체층내에 비어(via)를 형성하는 단계,
    상기 유전체층의 에칭률의 대략 100배 이상의 습식 에칭 선택도와 적어도 상기 유전체층의 에칭률과 동일한 건식 에칭 선택도를 가지는 물질을 포함하는 비어 보호층을 상기 비어내에 형성하는 단계,
    상기 유전체 층위에 트렌치 패턴을 형성하는 단계,
    상기 유전체층의 일부를 관통하는 트렌치를 에칭하고 상기 비어 보호층의 일부를 제거하는 단계,
    상기 비어 보호층의 임의의 나머지 부분을 선택적으로 제거하는 단계, 및
    상기 비어와 상기 트렌치내에 금속층을 형성하는 단계
    를 포함하는 집적 회로 형성 방법.
  2. 제1항에 있어서,
    상기 유전체 층은 불소 도핑 실리케이트 유리를 포함하는 집적 회로 형성 방법.
  3. 제1항에 있어서,
    유전체 층을 형성하는 상기 단계는:
    상기 반도체 기판 위에 제1 에칭스톱층을 형성하는 단계,
    상기 제1 에칭스톱층위에 층간 유전체층(ILD)을 형성하는 단계, 및
    상기 층간 유전체층위에 금속간 유전체 층(IMD)을 형성하는 단계를 포함하고, 상기 비어는 상기 ILD를 관통하여 연장하고 상기 트렌치는 상기 IMD를 관통하여 연장하는 집적 회로 형성 방법.
  4. 제3항에 있어서,
    상기 ILD와 상기 IMD 사이에 제2 에칭스톱층을 형성하는 단계를 더 포함하는 집적 회로 형성 방법.
  5. 제1항에 있어서,
    상기 비어를 형성하기에 앞서서 상기 유전체층에 하드마스크를 형성하는 단계를 더 포함하는 집적 회로 형성 방법.
  6. 제5항에 있어서,
    상기 하드마스크는 하부 무반사 코팅을 포함하는 집적 회로 형성 방법.
  7. 제5항에 있어서,
    상기 하드마스크는 실리콘-산-질화물을 포함하는 집적 회로 형성 방법.
  8. 제1항에 있어서,
    상기 비어 보호 층은 스핀-온(spin-on) 산화물을 포함하는 집적 회로 형성 방법.
  9. 제1항에 있어서,
    상기 비어 보호 층은 HSQ를 포함하는 집적 회로 형성 방법.
  10. 집적 회로를 형성하는 방법에 있어서,
    반도체 기판위에 제1 금속 상호 접속층을 형성하는 단계,
    상기 제1 금속 상호 접속층위에 에칭스톱층을 형성하는 단계,
    상기 에칭스톱층 위에 유전체층을 형성하는 단계,
    상기 유전체 층을 관통하는 비어를 상기 에칭스톱층까지 형성하는 단계,
    상기 유전체층의 에칭 선택도의 대략 100배 이상의 습식 에칭 선택도와 적어도 상기 유전체층의 에칭 선택도와 동일한 건식 에칭 선택도를 갖는 물질을 포함하는 비어 보호 층을 상기 비어내에 형성하는 단계,
    상기 유전체층위에 트렌치 패턴을 형성하는 단계,
    상기 유전체층에 제1 깊이까지 트렌치를 건식 에칭하고 상기 비어 보호층의 일부를 적어도 상기 제1 깊이까지 제거하는 단계,
    상기 비어 보호층과 상기 유전체층 사이의 최소한 100:1의 선택도를 갖는 습식 에칭을 사용하여 상기 비어 보호층의 임의의 나머지 부분을 선택적으로 제거하는 단계, 및
    상기 비어와 상기 트렌치내에 금속층을 형성하는 단계
    를 포함하는 집적 회로 형성 방법.
  11. 제10항에 있어서,
    유전체 층을 형성하는 상기 단계는:
    상기 제1 에칭스톱층위에 층간 유전체층(ILD)을 형성하는 단계, 및
    상기 상호 유전체층위에 금속간 유전체 층(IMD)을 형성하는 단계
    를 포함하는 집적 회로 형성 방법.
  12. 제11항에 있어서,
    상기 ILD와 상기 IMD 사이에 제2 에칭스톱층을 형성하는 단계를 더 포함하는 집적 회로 형성 방법.
  13. 제10항에 있어서,
    상기 비어를 형성하기에 앞서 상기 유전체 층위에 하드마스크를 형성하는 단계를 더 포함하는 집적 회로 형성 방법.
  14. 제13항에 있어서,
    상기 하드마스크는 하부 무반사 코팅을 포함하는 집적 회로 형성 방법.
  15. 제13항에 있어서,
    상기 하드마스크는 실리콘-산-질화물을 포함하는 집적 회로 형성 방법.
  16. 제10항에 있어서,
    상기 비어 보호층은 스핀-온 산화물을 포함하는 집적 회로 형성 방법.
  17. 제10항에 있어서,
    상기 비어 보호층은 HSQ를 포함하는 집적 회로 형성 방법.
KR1020000022667A 1999-04-29 2000-04-28 산화물 충전을 통한 이중 다마신 공정의 수율 향상 KR20000077104A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13164299P 1999-04-29 1999-04-29
US60/131,642 1999-04-29
US09/521,325 US6461955B1 (en) 1999-04-29 2000-03-09 Yield improvement of dual damascene fabrication through oxide filling
US9/521,325 2000-03-09

Publications (1)

Publication Number Publication Date
KR20000077104A true KR20000077104A (ko) 2000-12-26

Family

ID=26829676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022667A KR20000077104A (ko) 1999-04-29 2000-04-28 산화물 충전을 통한 이중 다마신 공정의 수율 향상

Country Status (4)

Country Link
US (1) US6461955B1 (ko)
JP (1) JP2000340649A (ko)
KR (1) KR20000077104A (ko)
TW (1) TW473837B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366639B1 (ko) * 2001-03-23 2003-01-06 삼성전자 주식회사 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법
KR100393974B1 (ko) * 2001-01-12 2003-08-06 주식회사 하이닉스반도체 듀얼 다마신 형성 방법
KR20040009746A (ko) * 2002-07-25 2004-01-31 동부전자 주식회사 반도체 소자의 듀얼 다마신 패턴 형성방법
US7183195B2 (en) 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3920590B2 (ja) * 2000-06-19 2007-05-30 株式会社東芝 半導体装置の製造方法
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
US6861347B2 (en) * 2001-05-17 2005-03-01 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
JP2003115535A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd 半導体集積回路装置
US6855629B2 (en) * 2002-07-24 2005-02-15 Samsung Electronics Co., Ltd. Method for forming a dual damascene wiring pattern in a semiconductor device
KR100532446B1 (ko) * 2003-07-10 2005-11-30 삼성전자주식회사 반도체 소자의 금속배선층 형성방법
EP1385201B1 (en) * 2002-07-24 2012-09-05 Samsung Electronics Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device
US7033929B1 (en) * 2002-12-23 2006-04-25 Lsi Logic Corporation Dual damascene interconnect structure with improved electro migration lifetimes
US20040175934A1 (en) * 2003-03-04 2004-09-09 International Business Machines Corporation Method for improving etch selectivity effects in dual damascene processing
EP1627007B1 (en) * 2003-05-23 2007-10-31 Dow Corning Corporation Siloxane resin-based anti-reflective coating composition having high wet etch rate
KR100546099B1 (ko) * 2003-05-30 2006-01-24 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
KR100615088B1 (ko) * 2004-07-05 2006-08-22 삼성전자주식회사 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법
KR100632473B1 (ko) * 2004-08-03 2006-10-09 삼성전자주식회사 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법
US7833696B2 (en) 2004-12-17 2010-11-16 Dow Corning Corporation Method for forming anti-reflective coating
US7875547B2 (en) * 2005-01-12 2011-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole structures and contact structures and fabrication methods thereof
EP1989593A2 (en) 2006-02-13 2008-11-12 Dow Corning Corporation Antireflective coating material
CN101910255B (zh) 2008-01-08 2013-07-10 道康宁东丽株式会社 倍半硅氧烷树脂
US9023433B2 (en) * 2008-01-15 2015-05-05 Dow Corning Corporation Silsesquioxane resins and method of using them to form an antireflective coating
JP5581225B2 (ja) * 2008-03-04 2014-08-27 ダウ・コーニング・コーポレイション シルセスキオキサン樹脂
JP5581224B2 (ja) * 2008-03-05 2014-08-27 ダウ・コーニング・コーポレイション シルセスキオキサン樹脂
US8062971B2 (en) 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
KR20110096155A (ko) * 2008-12-10 2011-08-29 다우 코닝 코포레이션 습식 에칭가능한 반사방지 코팅
KR20110096063A (ko) 2008-12-10 2011-08-26 다우 코닝 코포레이션 실세스퀴옥산 수지
DE112011105805T5 (de) * 2011-11-03 2014-08-28 Intel Corporation Ätzstop-Schichten und Kondensatoren
CN114078749A (zh) * 2020-08-18 2022-02-22 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3092185B2 (ja) * 1990-07-30 2000-09-25 セイコーエプソン株式会社 半導体装置の製造方法
US5736457A (en) * 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US5970374A (en) * 1996-10-18 1999-10-19 Chartered Semiconductor Manufacturing Ltd. Method for forming contacts and vias with improved barrier metal step-coverage
US6054380A (en) * 1997-12-09 2000-04-25 Applied Materials, Inc. Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure
US6197696B1 (en) * 1998-03-26 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
US6103456A (en) * 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6204166B1 (en) * 1998-08-21 2001-03-20 Micron Technology, Inc. Method for forming dual damascene structures
US6153514A (en) * 1999-01-04 2000-11-28 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6235628B1 (en) * 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393974B1 (ko) * 2001-01-12 2003-08-06 주식회사 하이닉스반도체 듀얼 다마신 형성 방법
KR100366639B1 (ko) * 2001-03-23 2003-01-06 삼성전자 주식회사 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법
US7183195B2 (en) 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler
KR20040009746A (ko) * 2002-07-25 2004-01-31 동부전자 주식회사 반도체 소자의 듀얼 다마신 패턴 형성방법

Also Published As

Publication number Publication date
TW473837B (en) 2002-01-21
JP2000340649A (ja) 2000-12-08
US6461955B1 (en) 2002-10-08

Similar Documents

Publication Publication Date Title
KR20000077104A (ko) 산화물 충전을 통한 이중 다마신 공정의 수율 향상
US6455411B1 (en) Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics
US6638871B2 (en) Method for forming openings in low dielectric constant material layer
US6696222B2 (en) Dual damascene process using metal hard mask
US7015133B2 (en) Dual damascene structure formed of low-k dielectric materials
US6620727B2 (en) Aluminum hardmask for dielectric etch
US8354347B2 (en) Method of forming high-k dielectric stop layer for contact hole opening
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US6372635B1 (en) Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
KR20030024551A (ko) 반도체 장치 및 그 제조 방법
US6900123B2 (en) BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control
US6821896B1 (en) Method to eliminate via poison effect
US6632707B1 (en) Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning
US20050032355A1 (en) Dual damascene method for ultra low K dielectrics
EP1235263A2 (en) Gas switching during an etch process to modulate the characteristics of the etch
US6133628A (en) Metal layer interconnects with improved performance characteristics
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
US7015149B2 (en) Simplified dual damascene process
US20020072217A1 (en) Method for improving contact reliability in semiconductor devices
KR100440080B1 (ko) 반도체 소자의 금속배선 형성방법
US7704820B2 (en) Fabricating method of metal line
US6365505B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
US6391766B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid