JPH09293717A

JPH09293717A - 半導体装置およびその作製方法

Info

Publication number: JPH09293717A
Application number: JP14138596A
Authority: JP
Inventors: Mutsunobu Arita; 睦信有田; Eiichi Yamamoto; 栄一山本; Koichi Ikeda; 浩一池田; Yukio Okazaki; 幸夫岡崎; Toshiaki Tsuchiya; 敏章土屋; Kohei Ebara; 孝平江原; Satoshi Nakayama; 諭中山
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1996-03-01
Filing date: 1996-06-04
Publication date: 1997-11-11

Abstract

(57)【要約】【課題】半導体装置の製造過程において、大気中の水分
子がゲート酸化膜中に到達しても排出あるいは除去でき
る構造となし、半導体装置のホットキャリア耐性を向上
させた新規な構造の半導体装置およびその作製方法を提
供する。【解決手段】少なくとも絶縁体層を有する半導体装置に
おいて、半導体装置内部の絶縁体層の一部に、水分を吸
収する性能を有する吸湿性材料を、大気に暴露されない
構造として配設した半導体装置とする。具体的には、多
層配線を有する半導体装置において、第１の層間絶縁膜
としてボロンとリンをドープしたシリコンガラス（ＢＰ
ＳＧ）膜を堆積し、第１の層間絶縁膜上に、第２の層間
絶縁膜としてアンドープのＳiＯ₂膜を少なくとも堆積し
た層間絶縁膜構造を持つ半導体装置とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の絶縁
体膜の内部に水分を吸収する性能を有する吸湿性膜を大
気に暴露することなく配設し、水分に起因するホットキ
ャリア耐性を向上するのに好適な構造の半導体装置に係
り、さらに詳しくは、Ｓi−ＵＬＳＩ（超大規模集積回
路）等の多層配線を有する半導体装置のホットキャリア
耐性に優れた信頼性の高い層間絶縁膜構造およびその作
製方法に関する。

【０００２】

【従来の技術】ゲート酸化膜の品質劣化の要因の一つ
に、水の捕獲が挙げられる。半導体装置の製造プロセス
中の洗浄工程、および放置中の大気からの水分の吸収等
により、製造過程の半導体装置に取り込まれた水分がゲ
ート酸化膜まで拡散しトラップされる。これを原因とし
たホットキャリア生成による素子の信頼性劣化が問題と
なっている。この信頼性劣化に対する耐性を向上させる
ためには、素子部へ拡散する水分子の量を抑制すること
が必須の要件と考えられている。そこで素子部との間
に、水の拡散阻止膜を形成する方法が提案されている
（N.Shimoyama,K.Machida,J.Takahashi,K.Murase,K.Min
egishi and T.Tsuchiya,TEEE ED,40(1993）p.1682）。
これは素子を形成した基板上に、拡散してくる水分子を
消費するblockinglayer（拡散阻止層）を形成し、その
上部に配線形成を行い、ゲート酸化膜へ到達する水分子
の量を少なくすることを目的としている。一方、半導体
装置の高集積化に伴うデザインルールの微細化によっ
て、配線は多層化が進み、同時にその製造工程では平坦
化が重要なテーマとなっている。そのために絶縁膜は、
例えば、ＳＯＧ（スピンオングラス）膜のように、一
般に脆弱な膜が用いられている。このような脆弱な膜
は、膜形成時に水分を含むと共に、膜形成後に大気中か
ら水分を吸収し、非常に多くの水分を含有することにな
る。このような水分を大量に含む膜を、素子の製造工程
における平坦化に用いる場合には、上記素子部との間に
拡散阻止膜を形成する方法には限界があった。すなわ
ち、配線を多層化するに伴い層間絶縁膜は厚くなり、同
時に工程数も増加するため、拡散阻止膜の水分阻止能力
を越える水分がゲート膜を目指して拡散する可能性があ
る。このように、水分拡散阻止膜を形成する方法には限
界があり、新たな水分の阻止方法あるいは水分の阻止構
造が切望されていた。これまでのＳi−ＬＳＩ（大規模
集積回路）のＭＯＳ（金属酸化膜半導体）トランジスタ
のゲート上の保護膜には、高温リフロー法によるＢＰＳ
Ｇ（ボロンとリンをドープしたシリコンガラス）膜が使
用されてきた。しかしながら、配線の微細化、高密度化
が進み、配線形成前のリフローは高温プロセスであるこ
と、さらにリフローによる段差緩和では、微細パターン
形成および配線の信頼性の上から対応が難しくなり、完
全平坦化が要求されるようになった。また同時にデバイ
スの信頼性の観点からは、保護膜や層間絶縁膜等に使用
する絶縁膜からの水の脱離によりホットキャリア耐性の
劣化が重要な問題となっている。例えば、Lifshutz and
G.Smolinsky IEEE EDL 12（1991）140に報告されてい
る。一般に、Ｓi／ＳiＯ₂界面のゲート周囲のエッジに
水が拡散し、Ｓi−ＯＨ結合ができ電子注入されると解
離し、負に帯電し、電子トラップが形成される。また、
Ｓi−Ｏ結合が正孔注入により切断され、Ｓi³⁺が形成さ
れ、正に帯電し、正孔トラップが形成される。これらの
原因となる水の影響を抑制するため、デバイスの観点か
らはゲートとドレイン間の電界を弱めるＬＤＤ（低濃度
でドーピングされたドレイン）構造の導入、プロセス的
には層間絶縁膜に含有する水を低減させるか、水の拡散
を阻止するトラップを有する層間絶縁膜の形成等、種々
の方法が検討されてきた。しかしながら、一種類の層間
絶縁膜で多層配線に具備すべき技術上の要件や、デバイ
スの信頼性の問題をすべて解決できるようなプロセスマ
ージンの大きな対処策はいまだ見出されていない。した
がって、各製作工程で耐性を向上させる工夫が必要とな
っている。また、スケーリングによる微細化が進めば進
むほど、これらの影響はますます大きくなってくる。こ
のような背景の中で、層間絶縁膜の堆積には微細配線間
ギャップフィリング能力の高いものが要求されている。
これは層間絶縁膜中の水分の低減と両立させることは容
易でないことが多い。このため、多層配線の層間絶縁膜
構造は複雑化している。これまでに報告されている例と
して、例えば図１４に示すように、ゲート加工後にＢＰ
ＳＧ膜を堆積し、高温リフローにより段差緩和をはか
り、続いて、ＳＯＧ膜を堆積しエッチバックにより平坦
化をはかる方法とか、ＢＰＳＧ膜を堆積後に平坦化を行
う方法（図１５参照）等が報告されている。また、H.Ko
tani,et al により発表（VMIC Conferencc,P15-21（199
2）されているように、この後の配線形成と層間絶縁膜
の堆積工程は、以下に示すとおりである。図１６の６９
で示す第１配線層をＲＩＥ（反応性イオンエッチング）
法で形成した後に、アンドープのＳiＯ₂膜７０を堆積
し、続いて、常圧ＣＶＤ法でオゾンとＴＥＯＳ（テトラ
アルコキシシラン）を反応させたアンドープのＳiＯ₂膜
７１を堆積し、ついで段差緩和のためのＳＯＧ膜７２を
堆積して、エッチバック後に、プラズマＣＶＤ法により
アンドープのＳiＯ₂膜７３を堆積するものである。その
他、L Forester,et al,VMIC Conference,P29-36（199
2）に報告された構成として、配線形成後にプラズマＣ
ＶＤ法によりアンドープのＳiＯ₂膜を堆積し、続いて、
シロキサンＳＯＧ膜をコーティングして平滑化を行い、
最後にプラズマＣＶＤ法によりアンドープのＳiＯ₂膜を
堆積する方法がある。層間絶縁膜の水の吸収を抑制する
ため、前者の報告では、吸湿性ＳＯＧ膜に対してプラズ
マ窒素処理が有効であること報告されている。その他、
水をトラップさせるために、ＳiＯ₂膜中にＳiのダング
リングボンドを有する膜を利用する方法や、ＥＣＲ（電
子サイクロン共鳴）−ＣＶＤ法によるＳiＯ₂膜はＳiの
ダングリングボンドを有し、水のトラップ作用があるこ
とが報告されている。しかし上述したように、水をトラ
ップさせる作用のある酸化膜のみで層間絶縁膜に要求さ
れる条件とＬＳＩの信頼性をすべて満足させることは困
難であり、それぞれのデバイス構造に最適の層間絶縁膜
構造を見いだす必要があり、今後の微細化するＬＳＩの
高信頼化の大きな課題となっている。さらに、今後の大
規模化する論理ＬＳＩの性能向上のための配線の多層化
は、これまでの３層から４層、５層、６層、あるいは７
層へと配線層数は増加の一途を辿っている。このため、
水の影響を防止すると同時に層間絶縁膜のトータルの膜
厚は増え、層間絶縁膜の内部応力の制御および層間絶縁
膜の高クラック耐性が今後の重要な課題となっている。

【０００３】

【発明が解決しようとする課題】上述したごとく従来技
術において、微細化、高集積化の進む半導体装置の製造
過程で、例えば、ゲート酸化膜への水分の拡散を完全に
阻止することは極めて難しく、不可能ではないかと考え
られていた。そこで、完成した半導体装置において、ゲ
ート酸化膜中の水分濃度を減少させるような新規な構造
の半導体装置が要望されている。また、微細化、大規模
化するＭＯＳ−ＬＳＩにおけるゲートのＳiＯ₂／Ｓi界
面のホットキャリア耐性の劣化は、ゲート長がますます
短くなり、ゲート酸化膜が極薄膜になる中で、今後、ま
すます大きな課題となっている。このような中で、層間
絶縁膜として最低限満たさなければならない幾つかの条
件を満足させながら、ホットキャリア耐性のある層間絶
縁膜構造を見出す必要がある。層間絶縁膜の堆積の際に
必須となる具備条件として、微細配線間のギャップフィ
リング能力が高いこと、多層化が進む中で層間絶縁膜の
クラック耐性が十分高いこと、層間絶縁膜によるウェハ
の反り量の低減、層間絶縁膜の堆積の下地および上層に
堆積する膜との密着性が良好であること、薄膜内部応力
が低いこと、低誘電率であること等を満足した上で、吸
湿性が低い層間絶縁膜、水の吸着能力が高いこと、およ
び最適な層間絶縁膜構造を得ることが必須の条件とな
る。

【０００４】本発明の目的は、上記従来技術における問
題点を解消するものであって、半導体装置の製造過程に
おいてゲート酸化膜中に水分が拡散到達することを阻止
する方法ではなく、半導体装置を作製した後、水分子が
拡散しゲート酸化膜中に到達しても排出あるいは除去で
きる構造となし、半導体装置のホットキャリア耐性を向
上することができる新規な構造の半導体装置およびその
作製方法を提供するものであり、さらに具体的には、多
層配線を有する半導体装置の層間絶縁膜の堆積の際の必
須の条件を満たした上で、吸湿性の低い層間絶縁膜、水
の吸着能力が高い層間絶縁膜、および最適な層間絶縁膜
構造を実現することができ、ホットキャリア耐性に優れ
た信頼性の高い半導体装置およびその作製方法を提供す
ることにある。

【０００５】

【課題を解決するための手段】上記本発明の目的を達成
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項１に記
載のように、少なくとも絶縁体層を有する半導体装置に
おいて、該半導体装置内部の絶縁体層の一部に、水分を
吸収する性能を有する吸湿性材料を大気に暴露されない
構造として配設した半導体装置とするものである。ま
た、本発明は請求項２に記載のように、請求項１におい
て、吸湿性材料は半導体装置の内部に吸湿性材料膜とし
て、全面的もしくは部分的に層状に配設した構造の半導
体装置とするものである。また、本発明は請求項３に記
載のように、請求項１または請求項２において、吸湿性
材料はボロンとリンをドープしたシリコンガラス（ＢＰ
ＳＧ）を用いた半導体装置とするものである。本発明の
半導体装置において、半導体装置の製造過程で形成され
た吸湿性材料は、大気に暴露されている間は、大気中か
ら容易に水分を吸収するが、いったん半導体装置の絶縁
体層中に埋め込まれると、埋め込まれている周囲の材料
から水分を吸収することになる。すなわち、半導体装置
の絶縁体層の一部に吸湿性材料を形成すると、その吸湿
性材料は、あたかも半導体装置の内部に設けられた乾燥
剤のように作用する。したがって、半導体装置の内部に
形成された吸湿性材料は、ホットキャリア劣化に起因す
るゲート酸化膜中の水分を半導体装置内で自動的に除去
することができ、半導体装置のホットキャリア耐性を向
上させることが可能となる。本発明の半導体装置は、請
求項１に記載のように、半導体装置内部の絶縁体層の一
部に、水分を吸収する性能を有する吸湿性材料を大気に
暴露されない構造として配設した半導体装置である。こ
のような構造とすることにより、吸湿性材料に近接する
絶縁体層から拡散してくる水分を効果的に吸収し、半導
体装置のホットキャリア耐性を向上できる効果がある。
また、本発明は請求項２に記載のように、請求項１にお
いて、吸湿性材料は半導体装置の内部に吸湿性材料膜と
して、全面的もしくは部分的に層状に配設した構造の半
導体装置とするものである。このように、半導体装置内
部の吸湿性材料層を必要とする部分に有効に吸湿性材料
膜を形成する構造であるので、請求項１と同様に、半導
体装置のホットキャリア耐性を向上できる効果がある。
また、本発明は請求項３に記載のように、請求項１また
は請求項２において、吸湿性材料はボロンとリンをドー
プしたシリコンガラス（ＢＰＳＧ）を用いた半導体装置
とするものである。このＢＰＳＧ膜は、ＮＳＧ（ドープ
剤なしのシリコンガラス）膜よりも約１０倍以上の吸湿
能力があり、したがって請求項１と同様に、半導体装置
のホットキャリア耐性を向上できる効果がある。また、
本発明は請求項４に記載のように、多層配線を有する半
導体装置において、第１の層間絶縁膜としてボロンとリ
ンをドープしたシリコンガラス（ＢＰＳＧ）膜を堆積
し、該第１の層間絶縁膜上に、第２の層間絶縁膜として
アンドープのＳiＯ₂膜を堆積した層間絶縁膜構造を少な
くとも有する半導体装置とするものである。また、本発
明は請求項５に記載のように、多層配線を有する半導体
装置において、第１の層間絶縁膜としてアンドープのＳ
iＯ₂膜を堆積し、該第１の層間絶縁膜上に、第２の層間
絶縁膜としてＢＰＳＧ膜を堆積し、上記第２の層間絶縁
膜上に、第３の層間絶縁膜としてアンドープのＳiＯ₂膜
を堆積した層間絶縁膜構造を有する半導体装置とするも
のである。また、本発明は請求項６に記載のように、請
求項４または請求項５において、層間絶縁膜構造は、複
数層の絶縁体層を含む半導体装置とするものである。ま
た、本発明は請求項７に記載のように、多層配線を有す
る半導体装置の作製方法であって、ＢＰＳＧ膜を堆積す
る工程と、次にゲート平坦化工程と、次にアンドープの
ＳiＯ₂膜を堆積する工程を少なくとも含む半導体装置の
作製方法とするものである。また、本発明は請求項８に
記載のように、多層配線を有する半導体装置の作製方法
であって、アンドープのＳiＯ₂膜を堆積する工程と、次
にＢＰＳＧ膜を堆積する工程と、次に配線の平坦化工程
と、次にアンドープのＳiＯ₂膜を堆積する工程を少なく
とも含む半導体装置の作製方法とするものである。ま
た、本発明は請求項９に記載のように、請求項７または
請求項８において、テトラアルコキシシラン（ＴＥＯ
Ｓ）を用いてＢＰＳＧ膜を堆積する工程を少なくとも含
む半導体装置の作製方法とするものである。また、本発
明は請求項１０に記載のように、請求項７または請求項
８において、無機シリコン（Ｓi）ガスをソースとして
用いてアンドープのＳiＯ₂膜を堆積する工程を少なくと
も含む半導体装置の作製方法とするものである。また、
本発明は請求項１１に記載のように、請求項７ないし請
求項１０のいずれか１項に記載の半導体装置の作製方法
を少なくとも一つ以上組み合わせて半導体装置を作製す
る半導体装置の作製方法とするものである。また、本発
明は請求項１２に記載のように、請求項７ないし請求項
１０のいずれか１項に記載の半導体装置の作製方法を複
数回繰り返して行う半導体装置の作製方法とするもので
ある。本発明の多層配線を有する半導体装置およびその
作製方法において、請求項４ないし請求項６に記載の半
導体装置、および請求項７ないし請求項１２に記載の半
導体装置の作製方法に示すように、デバイス上に堆積さ
れた層間絶縁膜がＢＰＳＧ膜とアンドープのＳiＯ₂膜の
２層構造からなることを第１の特徴とするものである。
従来は、高温リフローによるＢＰＳＧ膜の単層が使用さ
れてきた。第１配線層を、下層のＢＰＳＧ膜に直接触れ
ないようにＳiＨ₄ベースのアンドープのＳiＯ₂膜を挿入
することにより、第１配線層のパターンニングのための
レジストとＢＰＳＧ膜との界面反応が抑制される効果が
生じる。これにより、微細配線パターニングの形成が可
能となる利点がある。さらに、ＢＰＳＧ膜の水の吸着能
力が十分でない場合は、ＢＰＳＧ膜上に堆積したＳiＨ₄
ベースのアンドープＳiＯ₂膜により上層配線の層間膜か
ら拡散してくる水を吸着する効果も生じる。第２の特徴
として、配線の層間絶縁膜構成の中に、少なくともＢＰ
ＳＧ膜を含む構造としている。従来技術としては、層間
絶縁膜としてアンドープのプラズマ酸化膜、アンドープ
のＴＥＯＳ酸化膜およびＳＯＧ膜とを組み合わせた膜構
成が用いられている。本発明の配線の層間絶縁膜にＢＰ
ＳＧ膜を用いたことにより、以下に示す三つの効果が生
じる。一つは、ＢＰＳＧ膜の堆積は、堆積前に真空中で
３８０℃程度の温度で加熱するため水の脱離が容易に起
こる。したがって、ＢＰＳＧ膜は加熱により水が容易に
脱離することにより、上層配線形成工程および上層配線
の層間絶縁膜からの水の拡散をトラップする働きがあ
る。そのため、ホットキャリア耐性が向上する。二つ
は、オゾンとＴＥＯＳとの反応を用いたアンドープのＳ
iＯ₂膜は低温フロー効果があり、配線ギャップの埋め込
み特性および段差緩和に効果があるので、これまで用い
られてきた。しかしながら、この膜を多層配線に使用す
る場合は、膜のクラック耐性が弱く、１μｍ以上に厚く
すると、膜にクラックが発生する。そのため、ＬＳＩの
信頼性に致命的な問題が生じる。このため、今後の多層
の層間絶縁膜厚を考慮すると、論理ＬＳＩの多層配線の
層間絶縁膜としてプロセスマージンがほとんど無いと言
える。これに対して、オゾンとＴＥＯＳとの反応を用い
て形成したリンとホウ素を含むＳiＯ₂膜のみでもクラッ
ク耐性が顕著に向上し、実用上の膜厚では問題が生じな
いことを見出した。このため、ＢＰＳＧ膜を使用するこ
とによりＬＳＩの多層化の信頼性が大幅に向上する効果
がある。三つは、論理ＬＳＩの今後の配線の多層化にお
いて発生するウェハの反りは重大な問題となってくる。
Ｐ（リン）とＢ（ボロン）を含み、オゾンとＴＥＯＳと
の反応を用いて形成したＢＰＳＧ膜の内部応力は収縮応
力が生じる。また、プラズマＣＶＤ法によりＴＥＯＳを
ソースガスとしたアンドープのＳiＯ₂膜は圧縮応力であ
り、オゾンとＴＥＯＳを用いたＢＰＳＧ膜とプラズマＣ
ＶＤ法によるアンドープのＳiＯ₂膜との組合せは、応力
バランスをとる上で必須の条件となり、配線の多層化に
おいて発生するウェハの反りを抑制できる効果がある。

【０００６】

【発明の実施の形態】

〈実施の形態１〉吸湿性材料としてＴＥＯＳ（テトラア
ルコキシシラン）とオゾン（Ｏ₃）を原料として、ＡＰ
ＣＶＤ（常圧の化学気相成長）法で成膜したＢＰＳＧ
（ボロンとリンをドープしたシリコンガラス）膜と、Ｎ
ＳＧ（ドープ剤なしのシリコンガラス）膜とを比較して
説明する。比較に用いた素子の断面構造を図１に示す。
図１において、ＴＥＯＳ／Ｏ₃ＡＰＣＶＤ２で作製した
ＢＰＳＧ膜またはＮＳＧ膜（いずれも膜厚３００ｎｍ）
について比較検討を行った。図２に、上記ＢＰＳＧ膜、
ＮＳＧ膜および熱酸化膜の昇温脱離スペクトルを示す。
図２に示すαと示したピークが吸収した水に対応する。
ピーク高さから、ＢＰＳＧ膜の方が約１０倍の水分を吸
収することが分かる。参考のため熱酸化膜からの水の昇
温脱離スペクトルも併せて示した。上記ＢＰＳＧ膜およ
びＮＳＧ膜の素子に与える影響を、図３にトランジスタ
のｇｍ（相互コンダクタンス）シフトを用いて比較して
示す。水分に起因した劣化は、より大量の水分吸収能を
有するＢＰＳＧ膜の方が小さかった。この原因につい
て、図４（ａ）、（ｂ）を用いて説明する。図４（ａ）
は、ＢＰＳＧ膜の堆積を終了した状態を示す。図中に示
すように、水分子（Ｈ₂Ｏ）は、堆積中のＢＰＳＧ膜
７、および堆積終了後に、大気中からＢＰＳＧ膜７を介
して下層のＬＰＣＶＤＮＳＧ膜（減圧ＣＶＤで形成し
たＮＳＧ膜）９に拡散し、ゲート酸化膜１０中に捕獲さ
れる。図４（ｂ）は、さらに上層のプラズマＣＶＤ（Ｐ
Ｅ−ＣＶＤ）膜８を堆積した後の半導体装置を示す。上
層のＰＥ−ＣＶＤ膜８は、水の蒸発温度より高い温度で
形成されるため、半導体装置中の水は蒸発し脱水され
る。したがって、ＰＥ−ＣＶＤ膜８形成後のＢＰＳＧ膜
７は大きな水分吸収能を有することになる。ＢＰＳＧ膜
７に吸収される水の挙動は、図４（ｂ）中に示したよう
に、下層からと大気中から、それぞれＰＥ−ＣＶＤ膜８
を介して移動するが、ＢＰＳＧ膜７よりも下層のＰＥ−
ＣＶＤ膜８の方が薄いため、ゲート酸化膜１０を含む下
層からの水分の吸収の方が容易に起こる。すなわち、吸
湿性の高いＢＰＳＧ膜７は、ゲート酸化膜１０に対して
乾燥剤として寄与することになり、ゲート酸化膜１０中
に進入した水分を排出（除去）する役割を果たすことに
なる。また、本実施の形態では、吸湿性材料であるＢＰ
ＳＧ膜７が、半導体基板（Ｓｉ基板）６の全面に形成
されている場合について示したが、例えば配線金属間、
トランジスタの素子分離領域等のＬＳＩチップの一部に
のみ形成されていても、上記の本発明の実施の形態と同
様の効果が得られることは言うまでもない。また、吸湿
性材料がＢＰＳＧに限るものではなく適度の水分吸収能
力を有する安定な材料であれば用いることができる。

【０００７】〈実施の形態２〉本発明の層間絶縁膜の断
面構造を図５に示す。ＭＯＳトランジスタのゲート２３
の加工後に、約６２０℃、圧力約０.８Torr（mmHg）
で、酸素とＴＥＯＳの流量を、それぞれ約１００cc（cm
³）／ｍiｎ、３５０cc／ｍiｎ、ＢとＰのソース源とし
て、Ｂ（ＯＣＨ₃)₃とＰＨ₃を用い、それぞれ約２０cc
／ｍiｎ、３５０cc／ｍiｎ流すことにより、ＢＰＳＧ膜
２６を約０.７μｍ形成する。続いて、通常のエッチバ
ック法を用いて平坦化を行った後、約３８０℃の基板温
度で、圧力２.２Ｔorrで、プラズマＣＶＤ法により、ア
ンドープのＳiＯ₂膜２７を、ＳiＨ₄、N₂Ｏ、Ｎ₂流量を、
それぞれ２００cc／ｍiｎ、６０００cc／ｍiｎ、３００
０cc／ｍiｎとして、約０.３μｍ堆積する。最上層のア
ンドープのＳiＯ₂膜３２の形成は、プラズマＣＶＤ法を
用いず、常圧または減圧の熱ＣＶＤ法でも可能である。
引き続いて、コンタクトホールに充填したＷ膜２８を
形成した後、通常のＡｌＳｉＣｕ合金やＡｌＣｕ合金か
らなる第１配線層２９を形成した後、アンドープのＳi
Ｏ₂膜３０を堆積し、続いて、約４００℃、常圧で、オ
ゾンとＴＥＯＳの流量を、それぞれ約３００cc／ｍiｎ
と２０００cc／ｍiｎ（キャリアガス流量）、ＢとＰの
ソース源として、Ｂ（ＯＣＨ₃)₃、ＰＯ（ＯＣＨ₃)₃を用
い、それぞれ約１５００cc／ｍiｎ（キャリアガス流
量）、６００cc／ｍiｎ流すことにより、ＢＰＳＧ膜３
１を約１μｍ形成する。続いて、通常の化学的機械研磨
法を用いて平坦化を行った後、再度、約３８０℃の基板
温度、圧力２.２Ｔorrで、プラズマＣＶＤ法によるアン
ドープのＳiＯ₂膜３２を、ＳiＨ₄、Ｎ₂Ｏ、Ｎ₂流量を、
それぞれ２００〜３００cc／ｍiｎ、６０００cc／ｍi
ｎ、３０００cc／ｍiｎとして、約０.５μｍ堆積する。
以上の工程により、図５に示す構造の半導体装置を作製
した。続いて、図６に示すように、配線間の接続孔であ
るビアホールに充填したＷ膜３３を形成し、メタルプラ
グとしてＷ膜を充填した後、第２層配線３４を形成す
る。この上への層間絶縁膜、配線層の形成は、上記と同
じ工程を繰り返すことにより多層配線を形成することが
できる。

【０００８】〈実施の形態３〉図７に示すように、第１
配線層２９の加工を、通常のＲＩＥ法用いて形成するま
での工程は、上記実施の形態２と同様である。続いて、
約３８０℃の基板温度、圧力２.２Ｔorrで、プラズマＣ
ＶＤ法によるアンドープのＳiＯ₂膜３０を、ＳiＨ₄、Ｎ
₂Ｏ、Ｎ₂流量を、それぞれ２００〜３００cc／ｍiｎ、
６０００cc／ｍiｎ、３０００cc／ｍiｎとして、約０.
１から０.３μｍ堆積する。続いて、約４００℃、常圧
で、オゾンとＴＥＯＳの流量を、それぞれ約３００cc／
ｍiｎ、２０００cc／ｍiｎ（キャリアガス流量）、Ｂと
Ｐのソース源として、Ｂ（ＯＣＨ₃)₃、ＰＯ（ＯＣＨ₃)₃
を用い、それぞれ約１５００cc／ｍiｎ（キャリアガス
流量）、６００cc／ｍiｎ流すことにより、ＢＰＳＧ膜
３１を約１μｍ形成する。続いて、通常の化学的機械研
磨法を用いて平坦化を行う。なお、上記実施の形態２で
は、オゾンとＴＥＯＳによるＢＰＳＧ膜は配線上になく
なるまで平坦化により除去されている。本実施の形態で
は、平坦化後に、配線上にもＢＰＳＧ膜３１が残ってい
る。この平坦化後、再度、約３８０℃の基板温度、圧力
２.２Ｔorrで、プラズマＣＶＤ法によるアンドープのＳ
iＯ₂膜３２を、ＳiＨ₄、Ｎ₂Ｏ、Ｎ₂流量を、それぞれ２
００〜３００cc／ｍiｎ、６０００cc／ｍiｎ、３０００
cc／ｍiｎとして、約０.５μｍ堆積する。以上の工程に
より、図７に示す構造の半導体装置を得た。なお、最
下層、最上層のアンドープのＳiＯ₂膜２７、３２の形成
は、通常のプラズマ法を用いなくても、常圧または減圧
の熱ＣＶＤ法でも可能であり、また、高密度プラズマを
用いたＣＶＤ法によるアンドープのＳiＯ₂膜であっても
同じ結果を得ることができる。また、ウェハの反りを制
御するために、上記最上層の層間絶縁膜として、約３８
０℃の基板温度、圧力２.２Ｔorrで、プラズマＣＶＤ法
で、圧力２.２Ｔorrで、ＴＥＯＳ、Ｏ₂流量を、それぞ
れ約２cc／ｍiｎ、８０００cc／ｍiｎとして、約０.５
μｍ堆積したアンドープのＳiＯ₂膜３２の導入は顕著な
反りの低減効果があった。続いて、図８に示すように、
配線間の接続孔であるビアホールを形成し、メタルプラ
グとしてビアホールに充填したＷ膜３３を形成した後、
第２層配線３４を形成する。この上への層間絶縁膜、配
線層の形成は、上記と同様の工程を繰り返すことにより
多層配線を形成することができる。

【０００９】〈実施の形態４〉図９に示したように、第
１配線層２９の加工を通常のＲＩＥにより形成するまで
の工程は、上記実施の形態２と同様である。続いて、約
３８０℃の基板温度、圧力２.２Ｔorrで、アンドープの
ＳiＯ₂膜３０を、プラズマＣＶＤ法で、圧力２.２Ｔorr
で、ＴＥＯＳ、Ｏ₂流量を、それぞれ約２cc／ｍiｎ、８
０００cc／ｍiｎとして、約１μｍ堆積する。続いて、
通常の化学的機械研磨法を用いて平坦化を行った後、約
４００℃で常圧で、オゾンとＴＥＯＳの流量を、それぞ
れ約３００cc／ｍiｎ、２０００cc／ｍiｎ（キャリアガ
ス流量）、ＢとＰのソース源としてＢ（ＯＣＨ₃)₃、Ｐ
Ｏ（ＯＣＨ₃)₃を用い、それぞれ約１５００cc／ｍiｎ
（キャリアガス流量）、６００cc／ｍiｎ流すことによ
り、ＢＰＳＧ膜３１を約０.５μｍ堆積する。

【００１０】再度、約３８０℃の基板温度、圧力２.２
Ｔorrで、プラズマＣＶＤ法によるアンドープのＳiＯ₂
膜３２を、ＳiＨ₄、Ｎ₂Ｏ、Ｎ₂流量を、それぞれ２００
〜３００cc／ｍiｎ、６０００cc／ｍiｎ、３０００cc／
ｍiｎとして、約０.２μｍ堆積する。以上の工程によ
り、図９に示した構造の半導体装置を得ることができ
た。なお、最下層、および最上層のアンドープのＳiＯ₂
膜は、減圧の熱ＣＶＤ法でも可能であり、また、高密度
プラズマを用いたＣＶＤ法によるアンドープのＳiＯ₂膜
も堆積可能である。続いて、図１０に示すように、配線
間の接続孔であるビアホールにメタルプラグとしてＷ膜
を充填して、ビアホールに充填したＷ膜３３を形成し、
ついで第２層配線３４を設ける。この上への層間絶縁
膜、配線層の形成は、上記と同様の工程を繰り返すこと
により多層配線を形成することができる。

【００１１】〈実施の形態５〉図１１は、図７および図
８に示した層間絶縁膜構造を用いて、４層配線に適用し
た場合の配線の断面構造を示す。図１２および図１３
は、ＣＭＯＳ（相補型金属酸化膜半導体）−ＬＳＩに必
要となるＮＭＯＳ（ＮタイプＭＯＳ）トランジスタ（図
１２）とＰＭＯＳ（ＰタイプＭＯＳ）トランジスタ（図
１３）のホットキャリア寿命特性を示す。なお、図１２
および図１３は、図１１に示す構造の４層配線の場合の
ドレイン電圧１／Ｖ_D（Ｖ^-1）とホットキャリア寿命τ
（ｓｅｃ）との関係を示すデータである。ドレイン電圧
Ｖ_Dが２Ｖの時、直流評価で約１０年の寿命が有するこ
とが明確であり、この層間絶縁膜構造がホットキャリア
耐性の信頼性の上で問題が生じないことは明らかであ
る。

【００１２】

【発明の効果】本発明の半導体装置によれば、半導体装
置内部の絶縁体層の一部に、水分を吸収する性能を有す
る吸湿性材料を大気に暴露されない構造として配設して
いるので、水分に起因する半導体装置のホットキャリア
耐性を向上させることができ、微細化した半導体素子に
より構成される半導体装置の信頼性をいっそう向上でき
る効果がある。また、本発明の多層配線を有する半導体
装置において、第１配線層が下層のＢＰＳＧ膜に直接触
れないように、ＳiＨ₄ベースのアンドープＳiＯ₂膜を挿
入することにより、第１配線層のパターニングのための
レジストと、ＴＥＯＳベースのＢＰＳＧ膜との反応が抑
制される効果が生じ、微細配線パターニング形成が可能
となる利点がある。さらに、ＢＰＳＧ膜の水の吸湿効果
が弱い場合は、上層配線の層間絶縁膜から拡散してくる
水の吸湿を、新たに挿入したＳiＨ₄ベースのアンドープ
のＳiＯ₂膜が水をトラップする効果も生じる。本発明の
半導体装置の層間絶縁膜に、ＢＰＳＧ膜を用いることに
より、堆積膜からの水の拡散をトラップする効果が生
じ、そのためホットキャリア耐性が向上する。また、オ
ゾンとＴＥＯＳとの反応を用いて形成したリンとホウ素
を含むＢＰＳＧ膜は、クラック耐性が顕著に向上する効
果がある。そのため、ＬＳＩの多層化の信頼性を大幅に
向上することができる。さらに、ＢＰＳＧ膜の内部応力
は収縮応力であり、論理ＬＳＩの配線の多層化において
発生するウェハの反りの制御が可能となる。また、プラ
ズマＣＶＤ法によるアンドープのＳiＯ₂膜は圧縮応力で
あり、このためオゾンとＴＥＯＳを用いたＢＰＳＧ膜
と、プラズマＣＶＤ法によるアンドープのＳiＯ₂膜との
組合せは、極めて小さい内部応力のバランスをとること
ができる効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態１で例示した半導体装置の
構成を示す模式図。

【図２】本発明の実施の形態１で例示した半導体装置の
ＢＰＳＧ膜、ＮＳＧ膜および熱酸化膜からの水の昇温脱
離スペクトルを示す図。

【図３】本発明の実施の形態１で例示した半導体装置の
ｇｍシフト量の比較を示す図。

【図４】本発明の実施の形態１で例示した半導体装置の
積層絶縁膜中の水の挙動を示す模式図。

【図５】本発明の実施の形態２で例示した半導体装置の
構成を示す模式図。

【図６】本発明の実施の形態２で例示した半導体装置の
構成を示す模式図。

【図７】本発明の実施の形態３で例示した半導体装置の
構成を示す模式図。

【図８】本発明の実施の形態３で例示した半導体装置の
構成を示す模式図。

【図９】本発明の実施の形態４で例示した半導体装置の
構成を示す模式図。

【図１０】本発明の実施の形態４で例示した半導体装置
の構成を示す模式図。

【図１１】本発明の実施の形態５で例示した半導体装置
の構成を示す模式図。

【図１２】本発明の実施の形態５で例示したＮＭＯＳ半
導体装置の４層配線の場合のドレイン電圧１／Ｖ_D（Ｖ
^-1）とホットキャリア寿命τ（ｓｅｃ）との関係を示す
グラフ。

【図１３】本発明の実施の形態５で例示したＰＭＯＳ半
導体装置の４層配線の場合のドレイン電圧１／Ｖ_D（Ｖ~
¹）とホットキャリア寿命τ（ｓｅｃ）との関係を示す
グラフ。

【図１４】従来のゲート上に層間絶縁膜を有する半導体
装置の構成を示す模式図。

【図１５】従来のゲート上に層間絶縁膜を有する半導体
装置の構成を示す模式図。

【図１６】従来の第１配線層を有する半導体装置の構成
を示す模式図。

【符号の説明】

１…ＰＥＣＶＤＳｉＯ₂膜（３００ｎｍ）２…ＴＥＯＳ／Ｏ₃ＡＰＣＶＤＢＰＳＧ膜またはＮＳＧ
膜（３００ｎｍ）３…ＰＥＣＶＤＳｉＯ₂膜４…ＬＰＣＶＤＳｉＯ₂膜５…ＬＯＣＯＳ膜（シリコンの選択的酸化膜）６…半導体基板（Ｓｉ基板）７…ＢＰＳＧ膜８…ＰＥＣＶＤ膜９…ＬＰＣＶＤＮＳＧ膜１０…ゲート酸化膜１１…大気中から吸収した水の拡散１２…堆積したＢＰＳＧ膜中の水の拡散１３…ＢＰＳＧ膜による下層膜中の水の吸収２１…Ｓi基板２２…ゲート酸化膜２３…ゲート２４…ＭＯＳトランジスタのドレイン２５…ＭＯＳトランジスタのソース２６…ＢＰＳＧ膜２７…アンドープのＳiＯ₂膜２８…コンタクトホールに充填したＷ膜２９…第１配線層３０…アンドープのＳiＯ₂膜３１…ＢＰＳＧ膜３２…アンドープのＳiＯ₂膜３３…ビアホールに充填したＷ膜３４…第２配線層４１…Ｓi基板４２…Ｓiの局部熱酸化によるＳiＯ₂膜４３…ＭＯＳトランジスタのドレイン４４…ＭＯＳトランジスタのソース４５…ゲート酸化膜４６…ゲート電極用ポリシリコン４７…ゲート側壁用アンドープのＳiＯ₂膜４８…選択Ｗ膜４９…デバイス保護膜（ノンフロー型ＢＰＳＧ膜）５０…アンドープのＳiＯ₂膜５１…Ｔi／ＴiＮ膜５２…Ｗ膜５３…Ｔi／ＴiＮ膜５４…ＡlＳiＣu膜またはＡlＣu膜５５…Ｔi／ＴiＮ膜５６…アンドープのＳiＯ₂膜５７…オゾンとＴＥＯＳとの反応によるＢＰＳＧ膜５８…アンドープのＳiＯ₂膜５９…アンドープのＳiＯ₂膜６０…最終保護膜のＳi窒化膜６１…Ｓi基板６２…ゲート酸化膜６３…ゲート６４…ＭＯＳトランジスタのドレイン６５…ＭＯＳトランジスタのソース６６…ＢＰＳＧのリフロー膜６７…ＳＯＧ膜６８…コンタクトホールに充填したＷ膜６９…第１配線層７０…アンドープのＳiＯ₂膜７１…アンドープのＳiＯ₂膜７２…ＳＯＧ膜７３…アンドープのＳiＯ₂膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者岡崎幸夫東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者土屋敏章東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者江原孝平東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者中山諭東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】少なくとも絶縁体層を有する半導体装置に
おいて、該半導体装置内部の絶縁体層の一部に、水分を
吸収する性能を有する吸湿性材料を大気に暴露されない
構造として配設したことを特徴とする半導体装置。
【請求項２】請求項１において、吸湿性材料は半導体装
置の内部に吸湿性材料膜として、全面的もしくは部分的
に層状に配設したことを特徴とする半導体装置。
【請求項３】請求項１または請求項２において、吸湿性
材料はボロンとリンをドープしたシリコンガラス（ＢＰ
ＳＧ）であることを特徴とする半導体装置。
【請求項４】多層配線を有する半導体装置において、第
１の層間絶縁膜としてボロンとリンをドープしたシリコ
ンガラス（ＢＰＳＧ）膜を堆積し、該第１の層間絶縁膜
上に、第２の層間絶縁膜としてアンドープのＳiＯ₂膜を
堆積した層間絶縁膜構造を少なくとも有することを特徴
とする半導体装置。
【請求項５】多層配線を有する半導体装置において、第
１の層間絶縁膜としてアンドープのＳiＯ₂膜を堆積し、
該第１の層間絶縁膜上に、第２の層間絶縁膜としてＢＰ
ＳＧ膜を堆積し、上記第２の層間絶縁膜上に、第３の層
間絶縁膜としてアンドープのＳiＯ₂膜を堆積した層間絶
縁膜構造を有することを特徴とする半導体装置。
【請求項６】請求項４または請求項５において、層間絶
縁膜構造は、複数層の絶縁体層を含むことを特徴とする
半導体装置。
【請求項７】多層配線を有する半導体装置の作製方法で
あって、ＢＰＳＧ膜を堆積する工程と、次にゲート平坦
化工程と、次にアンドープのＳiＯ₂膜を堆積する工程を
少なくとも含むことを特徴とする半導体装置の作製方
法。
【請求項８】多層配線を有する半導体装置の作製方法で
あって、アンドープのＳiＯ₂膜を堆積する工程と、次に
ＢＰＳＧ膜を堆積する工程と、次に配線の平坦化工程
と、次にアンドープのＳiＯ₂膜を堆積する工程を少なく
とも含むことを特徴とする半導体装置の作製方法。
【請求項９】請求項７または請求項８において、テトラ
アルコキシシラン（ＴＥＯＳ）を用いてＢＰＳＧ膜を堆
積する工程を少なくとも含むことを特徴とする半導体装
置の作製方法。
【請求項１０】請求項７または請求項８において、無機
シリコン（Ｓi）ガスをソースとして用いてアンドープ
ＳiＯ₂膜を堆積する工程を少なくとも含むことを特徴と
する半導体装置の作製方法。
【請求項１１】請求項７ないし請求項１０のいずれか１
項に記載の半導体装置の作製方法を少なくとも一つ以上
組み合わせて半導体装置を作製することを特徴とする半
導体装置の作製方法。
【請求項１２】請求項７ないし請求項１０のいずれか１
項に記載の半導体装置の作製方法を複数回繰り返して行
うことを特徴とする半導体装置の作製方法。