JP2001144180A - 多層配線構造及びその製造方法 - Google Patents
多層配線構造及びその製造方法Info
- Publication number
- JP2001144180A JP2001144180A JP32773599A JP32773599A JP2001144180A JP 2001144180 A JP2001144180 A JP 2001144180A JP 32773599 A JP32773599 A JP 32773599A JP 32773599 A JP32773599 A JP 32773599A JP 2001144180 A JP2001144180 A JP 2001144180A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 エレクトロマイグレーション耐性と、ストレ
スマイグレーション耐性を同時に向上させる多層配線構
造及びその製造方法を提供する。 【解決手段】 ＡｌＣｕ膜１０３Ｃと、厚みが０〜１５
ｎｍのＴｉ膜との反応によりＡｌ3 Ｔｉ層１０３ＤをＡ
ｌＣｕ膜とＴｉＮ膜の界面に形成することにより、界面
拡散を抑制し、かつＡｌ3 Ｔｉ層形成時に発生する引張
り応力を低減し、ＥＭ耐性を向上させる。その後のＦＳ
Ｇ膜１０４ＡをＨＤＰ−ＣＶＤ法で成膜する際に、ウェ
ハ裏面に不活性ガスを流してウェハを冷却し、ウェハ温
度を４５０℃以下にすることにより、ＦＳＧとＡｌＣｕ
の熱膨張率差に起因するＡｌＣｕ膜の残留引張り応力の
発生を低減し、ＳＭ耐性及びＥＭ耐性を向上させる。さ
らに、ＦＳＧ膜の上にＳｉＯＮ膜を設けることにより、
ＦＳＧ膜の遊離フッ素の上方への拡散を阻止して、上層
配線の剥がれを防止する。
スマイグレーション耐性を同時に向上させる多層配線構
造及びその製造方法を提供する。 【解決手段】 ＡｌＣｕ膜１０３Ｃと、厚みが０〜１５
ｎｍのＴｉ膜との反応によりＡｌ3 Ｔｉ層１０３ＤをＡ
ｌＣｕ膜とＴｉＮ膜の界面に形成することにより、界面
拡散を抑制し、かつＡｌ3 Ｔｉ層形成時に発生する引張
り応力を低減し、ＥＭ耐性を向上させる。その後のＦＳ
Ｇ膜１０４ＡをＨＤＰ−ＣＶＤ法で成膜する際に、ウェ
ハ裏面に不活性ガスを流してウェハを冷却し、ウェハ温
度を４５０℃以下にすることにより、ＦＳＧとＡｌＣｕ
の熱膨張率差に起因するＡｌＣｕ膜の残留引張り応力の
発生を低減し、ＳＭ耐性及びＥＭ耐性を向上させる。さ
らに、ＦＳＧ膜の上にＳｉＯＮ膜を設けることにより、
ＦＳＧ膜の遊離フッ素の上方への拡散を阻止して、上層
配線の剥がれを防止する。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体装置等の電
子デバイスにおける多層配線のエレクトロマイグレーシ
ョン耐性およびストレスマイグレーション耐性の向上対
策に関する。
子デバイスにおける多層配線のエレクトロマイグレーシ
ョン耐性およびストレスマイグレーション耐性の向上対
策に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置（ＬＳＩ）等
の電子デバイスにおいては、その構成要素であるトラン
ジスタ等の微細化が進み、トランジスタ等の機能素子に
対する電気的接続を行なうための金属配線の断面積も減
少を余儀なくされている。そして、金属配線の断面積の
減少に伴い、金属配線を流れる電流密度が増加してきて
いる。このため、たとえばアルミニウム（Ａｌ）配線に
おいては、電流密度の増大に伴って、配線を構成するＡ
ｌ原子が電子の流れによって移動する現象，つまりエレ
クトロマイグレーションが生じやすくなっている。そし
て、Ａｌ原子のエレクトロマイグレーションにより、金
属配線中にボイドが成長して、金属配線の抵抗が上昇す
る結果、トランジスタ等の動作不良や発熱・断線などの
不良が発生するおそれが顕著になってきている。
の電子デバイスにおいては、その構成要素であるトラン
ジスタ等の微細化が進み、トランジスタ等の機能素子に
対する電気的接続を行なうための金属配線の断面積も減
少を余儀なくされている。そして、金属配線の断面積の
減少に伴い、金属配線を流れる電流密度が増加してきて
いる。このため、たとえばアルミニウム（Ａｌ）配線に
おいては、電流密度の増大に伴って、配線を構成するＡ
ｌ原子が電子の流れによって移動する現象，つまりエレ
クトロマイグレーションが生じやすくなっている。そし
て、Ａｌ原子のエレクトロマイグレーションにより、金
属配線中にボイドが成長して、金属配線の抵抗が上昇す
る結果、トランジスタ等の動作不良や発熱・断線などの
不良が発生するおそれが顕著になってきている。
【０００３】一方、配線の微細化に伴い、絶縁膜との熱
膨張係数の違いによる引っ張り応力を受けるＡｌ等から
なる金属配線が応力を解放するために膨張することによ
り、Ａｌ原子が移動するストレスマイグレーション（Ｓ
Ｍ）も顕著になっており、ボイドの形成によりエレクト
ロマイグレーションと同様の問題を生じている。
膨張係数の違いによる引っ張り応力を受けるＡｌ等から
なる金属配線が応力を解放するために膨張することによ
り、Ａｌ原子が移動するストレスマイグレーション（Ｓ
Ｍ）も顕著になっており、ボイドの形成によりエレクト
ロマイグレーションと同様の問題を生じている。
【０００４】以下、Masaya Hosaka 等の文献（“Ti lay
er Thickness Dependence on Electromigration Perfor
mance of Ti/AlCu Metallization”in Proceedings of
36thInternational Reliability Physics Symposium,p
p.329-334,1998）に記載されている従来の電子デバイス
の多層配線及び多層配線の製造方法について、図１１
（ａ）〜（ｃ）を参照しながら説明する。
er Thickness Dependence on Electromigration Perfor
mance of Ti/AlCu Metallization”in Proceedings of
36thInternational Reliability Physics Symposium,p
p.329-334,1998）に記載されている従来の電子デバイス
の多層配線及び多層配線の製造方法について、図１１
（ａ）〜（ｃ）を参照しながら説明する。
【０００５】まず、図１１（ａ）に示す工程で、Ｓｉ基
板２０１の上に形成された絶縁膜２０２の上に、厚みが
約２０ｎｍのチタニウム（Ｔｉ）膜２０３Ａと、厚みが
約５０ｎｍの窒化チタン（ＴｉＮ）膜２０３Ｂと、アル
ミニウム（Ａｌ）に微量の銅（Ｃｕ）が含まれた厚みが
約４００ｎｍのＡｌＣｕ膜２０３Ｃと、Ｔｉ膜（図示せ
ず）と、ＴｉＮ膜２０３Ｅとを順次堆積して、第１の積
層膜を形成した後、該第１の積層膜に対してフォトリソ
グラフィ，ドライエッチングによるパターニングと熱処
理とを行なって、下層配線２０３を形成する。その際、
ＡｌＣｕ膜２０３ＣとＴｉＮ膜２０３Ｅとの間に介在し
ていたＴｉ膜が、ＡｌＣｕ膜２０３Ｃと反応してＡｌ3
Ｔｉ層２０３Ｄが生成される。このように、ＡｌＣｕ膜
２０３Ｃの上下をＴｉＮ膜２０３Ｂ，２０３Ｅによって
保持する構造とすることで、下層配線２０３と層間絶縁
膜との熱膨張率差に起因して発生する熱応力を緩衝し
て、ＡｌＣｕ膜２０３Ｃに作用する引っ張り応力を低減
することができるので、ＡｌＣｕ膜２０３Ｃのストレス
マイグレーション耐性，エレクトロマイグレーション耐
性を高めることができる。
板２０１の上に形成された絶縁膜２０２の上に、厚みが
約２０ｎｍのチタニウム（Ｔｉ）膜２０３Ａと、厚みが
約５０ｎｍの窒化チタン（ＴｉＮ）膜２０３Ｂと、アル
ミニウム（Ａｌ）に微量の銅（Ｃｕ）が含まれた厚みが
約４００ｎｍのＡｌＣｕ膜２０３Ｃと、Ｔｉ膜（図示せ
ず）と、ＴｉＮ膜２０３Ｅとを順次堆積して、第１の積
層膜を形成した後、該第１の積層膜に対してフォトリソ
グラフィ，ドライエッチングによるパターニングと熱処
理とを行なって、下層配線２０３を形成する。その際、
ＡｌＣｕ膜２０３ＣとＴｉＮ膜２０３Ｅとの間に介在し
ていたＴｉ膜が、ＡｌＣｕ膜２０３Ｃと反応してＡｌ3
Ｔｉ層２０３Ｄが生成される。このように、ＡｌＣｕ膜
２０３Ｃの上下をＴｉＮ膜２０３Ｂ，２０３Ｅによって
保持する構造とすることで、下層配線２０３と層間絶縁
膜との熱膨張率差に起因して発生する熱応力を緩衝し
て、ＡｌＣｕ膜２０３Ｃに作用する引っ張り応力を低減
することができるので、ＡｌＣｕ膜２０３Ｃのストレス
マイグレーション耐性，エレクトロマイグレーション耐
性を高めることができる。
【０００６】次に、基板上に、高密度プラズマ化学気相
成長（ＨＤＰ−ＣＶＤ）法により、フッ素を含有する酸
化膜（ＦＳＧ膜）２０４Ａを堆積した後、プラズマＣＶ
Ｄ法により、ＴＥＯＳを原料とした酸化膜２０４Ｂを成
膜し、その後化学機械研磨法（ＣＭＰ）により、平坦化
を行い、ＦＳＧ膜２０４Ａ及び酸化膜２０４Ｂからなる
層間絶縁膜２０４を形成する。図１１（ａ）は、このＣ
ＭＰを行なった後の基板の断面形状を示している。
成長（ＨＤＰ−ＣＶＤ）法により、フッ素を含有する酸
化膜（ＦＳＧ膜）２０４Ａを堆積した後、プラズマＣＶ
Ｄ法により、ＴＥＯＳを原料とした酸化膜２０４Ｂを成
膜し、その後化学機械研磨法（ＣＭＰ）により、平坦化
を行い、ＦＳＧ膜２０４Ａ及び酸化膜２０４Ｂからなる
層間絶縁膜２０４を形成する。図１１（ａ）は、このＣ
ＭＰを行なった後の基板の断面形状を示している。
【０００７】その後、図１１（ｂ）に示す工程で、フォ
トリソグラフィ及びドライエッチングを行ない、層間絶
縁膜２０４を貫通して、ＴｉＮ膜２０３Ｅに達するヴィ
アホールを形成する。さらに、ヴィアホールの底面上に
形成されている自然酸化膜をアルゴン（Ａｒ）プラズマ
により除去してから、基板上に、スパッタ法によってＴ
ｉ膜２０５Ａ及びＴｉＮ膜２０５Ｂを順次堆積して密着
層２０５を形成する。その後、ＣＶＤ法により、ヴィア
ホールの内部及び層間絶縁膜の上にタングステン（Ｗ）
膜２０６を堆積する。ここで、ヴィアホールを開口する
ためのドライエッチングの際や、ヴィアホール内におい
て密着層２０５を形成するためのスパッタリング前のＡ
ｒプラズマ処理を行なう際に、ヴィアホール底の下層配
線２０３のＴｉＮ膜２０３Ｅが完全に除去されないよう
に、つまりヴィアホールがＴｉＮ膜２０３Ｅを貫通しな
いようにしている。このＴｉＮ膜２０３Ｅを残存させて
いる理由は、ヴィアホール内にタングステン（Ｗ）膜を
堆積する際に、原料ガスである６フッ化タングステン
（ＷＦ6 ）が、カバレージの不十分な密着層２０５を突
き抜け、ＡｌＣｕ膜２０３Ｃと反応し、高抵抗層を形成
するのを防ぐためである。
トリソグラフィ及びドライエッチングを行ない、層間絶
縁膜２０４を貫通して、ＴｉＮ膜２０３Ｅに達するヴィ
アホールを形成する。さらに、ヴィアホールの底面上に
形成されている自然酸化膜をアルゴン（Ａｒ）プラズマ
により除去してから、基板上に、スパッタ法によってＴ
ｉ膜２０５Ａ及びＴｉＮ膜２０５Ｂを順次堆積して密着
層２０５を形成する。その後、ＣＶＤ法により、ヴィア
ホールの内部及び層間絶縁膜の上にタングステン（Ｗ）
膜２０６を堆積する。ここで、ヴィアホールを開口する
ためのドライエッチングの際や、ヴィアホール内におい
て密着層２０５を形成するためのスパッタリング前のＡ
ｒプラズマ処理を行なう際に、ヴィアホール底の下層配
線２０３のＴｉＮ膜２０３Ｅが完全に除去されないよう
に、つまりヴィアホールがＴｉＮ膜２０３Ｅを貫通しな
いようにしている。このＴｉＮ膜２０３Ｅを残存させて
いる理由は、ヴィアホール内にタングステン（Ｗ）膜を
堆積する際に、原料ガスである６フッ化タングステン
（ＷＦ6 ）が、カバレージの不十分な密着層２０５を突
き抜け、ＡｌＣｕ膜２０３Ｃと反応し、高抵抗層を形成
するのを防ぐためである。
【０００８】その後、ＣＭＰ法により、Ｗ膜２０６と、
ＴｉＮ膜２０５Ｂと、Ｔｉ膜２０５Ａとからなる積層膜
のうち層間絶縁膜２０４の上に堆積された部分を除去
し、ヴィアホールの内部に堆積された部分を残存させ
て、Ｗプラグ２０７を形成する。
ＴｉＮ膜２０５Ｂと、Ｔｉ膜２０５Ａとからなる積層膜
のうち層間絶縁膜２０４の上に堆積された部分を除去
し、ヴィアホールの内部に堆積された部分を残存させ
て、Ｗプラグ２０７を形成する。
【０００９】次に、層間絶縁膜上に、Ｔｉ膜２０８Ａ、
ＴｉＮ膜２０８Ｂ、ＡｌＣｕ膜２０８Ｃ、Ｔｉ膜（図示
せず）、及びＴｉＮ膜２０８Ｅを順次堆積して第２の積
層膜を形成した後、該第２の積層膜に対してフォトリソ
グラフィ及びドライエッチングによるパターニングと熱
処理とを行なって、第２の積層膜からなる上層配線２０
８を形成する。このときにも、Ｔｉ膜とＡｌＣｕ膜２０
８Ｃとの反応によってＡｌ3 Ｔｉ層２０８Ｄが生成され
る。
ＴｉＮ膜２０８Ｂ、ＡｌＣｕ膜２０８Ｃ、Ｔｉ膜（図示
せず）、及びＴｉＮ膜２０８Ｅを順次堆積して第２の積
層膜を形成した後、該第２の積層膜に対してフォトリソ
グラフィ及びドライエッチングによるパターニングと熱
処理とを行なって、第２の積層膜からなる上層配線２０
８を形成する。このときにも、Ｔｉ膜とＡｌＣｕ膜２０
８Ｃとの反応によってＡｌ3 Ｔｉ層２０８Ｄが生成され
る。
【００１０】Hosaka等の上記文献によれば、上記配線構
造において、ＥＭ耐性を向上するためには、ＡｌＣｕ膜
２０３ＣとＴｉＮ膜２０３Ｅとの間に形成されるＴｉ膜
は５ｎｍ以下でなければならないと報告されている。ま
た、Ｗプラグ２０７とＡｌＣｕ膜２０３ＣとはＴｉＮ膜
２０３Ｅを介して互いに電気的に接続されているが、製
造工程において、ＴｉＮ膜２０３Ｅを形成する際に、そ
の下地にＴｉ膜が存在していないと、ＴｉＮ膜２０３Ｅ
を堆積している間にＡｌＣｕ膜２０３Ｃ上に高抵抗なＡ
ｌＮ膜が形成される。そして、最終的な製品において、
ＡｌＣｕ膜２０３ＣとＴｉＮ膜２０３Ｅとの間にＡｌＮ
膜が介在することによってヴィア抵抗が増大する。Hosa
ka等の文献には、ヴィア抵抗を低減するために、ＡｌＣ
ｕ膜２０３ＣとＴｉＮ膜２０３Ｅとの間のＴｉ膜の膜厚
は５ｎｍ以上必要であることも報告されている。
造において、ＥＭ耐性を向上するためには、ＡｌＣｕ膜
２０３ＣとＴｉＮ膜２０３Ｅとの間に形成されるＴｉ膜
は５ｎｍ以下でなければならないと報告されている。ま
た、Ｗプラグ２０７とＡｌＣｕ膜２０３ＣとはＴｉＮ膜
２０３Ｅを介して互いに電気的に接続されているが、製
造工程において、ＴｉＮ膜２０３Ｅを形成する際に、そ
の下地にＴｉ膜が存在していないと、ＴｉＮ膜２０３Ｅ
を堆積している間にＡｌＣｕ膜２０３Ｃ上に高抵抗なＡ
ｌＮ膜が形成される。そして、最終的な製品において、
ＡｌＣｕ膜２０３ＣとＴｉＮ膜２０３Ｅとの間にＡｌＮ
膜が介在することによってヴィア抵抗が増大する。Hosa
ka等の文献には、ヴィア抵抗を低減するために、ＡｌＣ
ｕ膜２０３ＣとＴｉＮ膜２０３Ｅとの間のＴｉ膜の膜厚
は５ｎｍ以上必要であることも報告されている。
【００１１】従って、Hosaka等の文献によると、ＥＭ耐
性向上とヴィア抵抗低減とを同時に達成するためには、
ＡｌＣｕ膜２０３ＣとＴｉＮ膜２０３Ｅとの間のＴｉ膜
の膜厚は５ｎｍでなくてはならないことになる。
性向上とヴィア抵抗低減とを同時に達成するためには、
ＡｌＣｕ膜２０３ＣとＴｉＮ膜２０３Ｅとの間のＴｉ膜
の膜厚は５ｎｍでなくてはならないことになる。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来の多層配線構造によると、多層配線の一層の微細化が
進むと、以下のような不具合が生じる。
来の多層配線構造によると、多層配線の一層の微細化が
進むと、以下のような不具合が生じる。
【００１３】ドライエッチングを行なって層間絶縁膜２
０４にヴィアホールを形成する際に、図１１（ｂ）に示
すように、ヴィアホールが下層配線２０３のＴｉＮ膜２
０３Ｅを貫通しないようエッチングをＴｉＮ膜２０３Ｅ
の途中で停止させるためには、ＴｉＮ膜２０３Ｅの膜厚
を厚くする必要がある。
０４にヴィアホールを形成する際に、図１１（ｂ）に示
すように、ヴィアホールが下層配線２０３のＴｉＮ膜２
０３Ｅを貫通しないようエッチングをＴｉＮ膜２０３Ｅ
の途中で停止させるためには、ＴｉＮ膜２０３Ｅの膜厚
を厚くする必要がある。
【００１４】また、層間絶縁膜２０４の誘電率を低減す
べく、層間絶縁膜２０４の上部を酸化膜２０４Ａではな
くフッ素（Ｆ）を含有したＳｉＯ2 膜（ＦＳＧ膜）によ
り構成した場合は、フッ素（Ｆ）原子が層間絶縁膜２０
４中を拡散してＴｉ膜２０８Ａと層間絶縁膜２０４との
間にパイルアップする結果、上層配線が剥がれるおそれ
があった。さらに、下層配線２０３のＴｉＮ膜２０３Ｅ
中にもフッ素が（Ｆ）が拡散し含有される。一方、層間
絶縁膜２０４のエッチングガス種は一般的にフッ素
（Ｆ）をベースとして調整されているため、ＴｉＮ膜２
０３Ｅ内にフッ素（Ｆ）が含有されることにより、Ｔｉ
Ｎ膜２０３Ｅのエッチング速度が増大する結果、ＴｉＮ
膜２０３Ｅの層間絶縁膜２０４に対するエッチング選択
比も小さくなる。したがって、ヴィアホールがＴｉＮ膜
２０３Ｅを貫通しないようにするには、更にＴｉＮ膜２
０３Ｅを厚膜化する必要がある。例えば層間絶縁膜２０
４が８００ｎｍでヴィアホール径０．２６μｍである場
合には、ＴｉＮ膜２０３Ｅの膜厚は１００ｎｍ以上であ
ることが必要になる。
べく、層間絶縁膜２０４の上部を酸化膜２０４Ａではな
くフッ素（Ｆ）を含有したＳｉＯ2 膜（ＦＳＧ膜）によ
り構成した場合は、フッ素（Ｆ）原子が層間絶縁膜２０
４中を拡散してＴｉ膜２０８Ａと層間絶縁膜２０４との
間にパイルアップする結果、上層配線が剥がれるおそれ
があった。さらに、下層配線２０３のＴｉＮ膜２０３Ｅ
中にもフッ素が（Ｆ）が拡散し含有される。一方、層間
絶縁膜２０４のエッチングガス種は一般的にフッ素
（Ｆ）をベースとして調整されているため、ＴｉＮ膜２
０３Ｅ内にフッ素（Ｆ）が含有されることにより、Ｔｉ
Ｎ膜２０３Ｅのエッチング速度が増大する結果、ＴｉＮ
膜２０３Ｅの層間絶縁膜２０４に対するエッチング選択
比も小さくなる。したがって、ヴィアホールがＴｉＮ膜
２０３Ｅを貫通しないようにするには、更にＴｉＮ膜２
０３Ｅを厚膜化する必要がある。例えば層間絶縁膜２０
４が８００ｎｍでヴィアホール径０．２６μｍである場
合には、ＴｉＮ膜２０３Ｅの膜厚は１００ｎｍ以上であ
ることが必要になる。
【００１５】ところが、ＴｉＮ膜２０３Ｅを厚膜化する
と、配線間容量が増大するため、配線遅延が増大する。
また、ＴｉＮ膜２０３Ｅを厚膜化すると、下層配線２０
３の形成のためにドライエッチングを行なう際に、Ｔｉ
膜２０３Ａ，ＴｉＮ膜２０３Ｂ，ＡｌＣｕ膜２０３Ｃ，
Ｔｉ膜及びＴｉＮ膜２０３Ｅからなる積層膜のトータル
膜厚が厚くなるため、下層配線をパターニングするため
のレジストパターンの膜厚をドライエッチングに耐える
程度に厚くしなければならない。その結果、微細なレジ
ストパターンが形成し難くなり、多層配線の微細化が困
難になるという問題がある。
と、配線間容量が増大するため、配線遅延が増大する。
また、ＴｉＮ膜２０３Ｅを厚膜化すると、下層配線２０
３の形成のためにドライエッチングを行なう際に、Ｔｉ
膜２０３Ａ，ＴｉＮ膜２０３Ｂ，ＡｌＣｕ膜２０３Ｃ，
Ｔｉ膜及びＴｉＮ膜２０３Ｅからなる積層膜のトータル
膜厚が厚くなるため、下層配線をパターニングするため
のレジストパターンの膜厚をドライエッチングに耐える
程度に厚くしなければならない。その結果、微細なレジ
ストパターンが形成し難くなり、多層配線の微細化が困
難になるという問題がある。
【００１６】本発明の目的は、半導体素子等の微細化に
適応したＥＭ耐性及びＳＭ耐性を同時に向上できる多層
配線構造を、工程数の増加を招くことなく実現するため
の多層配線構造及びその製造方法を提供することにある
適応したＥＭ耐性及びＳＭ耐性を同時に向上できる多層
配線構造を、工程数の増加を招くことなく実現するため
の多層配線構造及びその製造方法を提供することにある
【００１７】
【課題を解決するための手段】本発明の第１の多層配線
構造は、基板の下地絶縁膜の上に設けられ少なくともア
ルミニウム合金膜を含む下層配線と、上記下地絶縁膜及
び下層配線を覆う層間絶縁膜と、上記層間絶縁膜を貫通
して上記下層配線に到達するヴィアコンタクトを埋める
導体材料からなるプラグと、上記プラグに接続されて上
記層間絶縁膜の上に延びる上層配線とを備え、上記層間
絶縁膜のうち少なくとも上記下層配線間を埋める部分は
フッ素を含む酸化膜であり、上記層間絶縁膜のうち上記
フッ素を含む酸化膜の上方に位置する部分は、Ｓｉ及び
Ｎを含む絶縁膜である。
構造は、基板の下地絶縁膜の上に設けられ少なくともア
ルミニウム合金膜を含む下層配線と、上記下地絶縁膜及
び下層配線を覆う層間絶縁膜と、上記層間絶縁膜を貫通
して上記下層配線に到達するヴィアコンタクトを埋める
導体材料からなるプラグと、上記プラグに接続されて上
記層間絶縁膜の上に延びる上層配線とを備え、上記層間
絶縁膜のうち少なくとも上記下層配線間を埋める部分は
フッ素を含む酸化膜であり、上記層間絶縁膜のうち上記
フッ素を含む酸化膜の上方に位置する部分は、Ｓｉ及び
Ｎを含む絶縁膜である。
【００１８】これにより、フッ素を含む酸化膜によって
下層配線間が埋められているので、配線容量を小さく維
持することができるとともに、Ｓｉ及びＮを含む絶縁膜
により、層間絶縁膜内の酸化膜中のフッ素の上方への拡
散を阻止することで、上層配線の剥がれを有効に防止す
ることができる。
下層配線間が埋められているので、配線容量を小さく維
持することができるとともに、Ｓｉ及びＮを含む絶縁膜
により、層間絶縁膜内の酸化膜中のフッ素の上方への拡
散を阻止することで、上層配線の剥がれを有効に防止す
ることができる。
【００１９】上記層間絶縁膜と上記絶縁膜との間にＳｉ
及びＮを含むもう一つの絶縁膜を備えていることによ
り、フッ素の下方への拡散に起因する下層配線の剥がれ
を防止することが可能となる。
及びＮを含むもう一つの絶縁膜を備えていることによ
り、フッ素の下方への拡散に起因する下層配線の剥がれ
を防止することが可能となる。
【００２０】本発明の第２の多層配線構造は、基板上の
下地絶縁膜の上に設けられた下層配線と、上記下地絶縁
膜及び下層配線を覆う層間絶縁膜と、上記層間絶縁膜を
貫通して上記下層配線に到達するヴィアコンタクトを埋
める導体材料からなるプラグと、上記プラグに接続され
て上記層間絶縁膜の上に延びる上層配線とを備え、上記
下層配線は、アルミニウム合金膜の上に設けられたＴｉ
Ｎ膜を有し、上記プラグは、上記ＴｉＮ膜を貫通して上
記アルミニウム合金膜と接触している。
下地絶縁膜の上に設けられた下層配線と、上記下地絶縁
膜及び下層配線を覆う層間絶縁膜と、上記層間絶縁膜を
貫通して上記下層配線に到達するヴィアコンタクトを埋
める導体材料からなるプラグと、上記プラグに接続され
て上記層間絶縁膜の上に延びる上層配線とを備え、上記
下層配線は、アルミニウム合金膜の上に設けられたＴｉ
Ｎ膜を有し、上記プラグは、上記ＴｉＮ膜を貫通して上
記アルミニウム合金膜と接触している。
【００２１】これにより、ＴｉＮ膜によるアルミニウム
合金膜の引っ張り応力緩和機能によってストレスマイグ
レーション耐性を確保しつつ、ＴｉＮ膜をヴィアコンタ
クト形成時におけるエッチングストッパーとして用いる
必要はないことで、ＴｉＮ膜の厚みを低減することが可
能になる。したがって、段差の低減と配線間容量の低減
とを実現することができる。
合金膜の引っ張り応力緩和機能によってストレスマイグ
レーション耐性を確保しつつ、ＴｉＮ膜をヴィアコンタ
クト形成時におけるエッチングストッパーとして用いる
必要はないことで、ＴｉＮ膜の厚みを低減することが可
能になる。したがって、段差の低減と配線間容量の低減
とを実現することができる。
【００２２】上記プラグを、下層膜となるＴｉ膜と上層
膜となるＴｉＮ膜とを積層してなる密着層と、該密着層
に包まれるＷ層とにより構成することが好ましい。これ
により、Ｗ層とアルミニウム合金膜との間にカバレッジ
の良好なＴｉＮ膜が介在することで、タングステンとア
ルミニウムとの反応による高抵抗層の生成が抑制され
る。
膜となるＴｉＮ膜とを積層してなる密着層と、該密着層
に包まれるＷ層とにより構成することが好ましい。これ
により、Ｗ層とアルミニウム合金膜との間にカバレッジ
の良好なＴｉＮ膜が介在することで、タングステンとア
ルミニウムとの反応による高抵抗層の生成が抑制され
る。
【００２３】本発明の第１の多層配線構造の製造方法
は、基板の下地絶縁膜の上にアルミニウム合金膜を含む
下層配線を形成する工程（ａ）と、上記下地絶縁膜及び
下層配線の上に、層間絶縁膜を形成する工程（ｂ）と、
上記層間絶縁膜を貫通して上記下層配線に到達するヴィ
アコンタクトを形成する工程（ｃ）と、上記ヴィアコン
タクトに導体膜を埋め込んでなるプラグを形成する工程
（ｄ）と、上記プラグに接続されて層間絶縁膜の上に延
びる上層配線を形成する工程（ｅ）とを含み、上記工程
（ｂ）において、上記層間絶縁膜のうち少なくとも上記
下層配線間を埋める部分を形成する際には、上記基板の
裏面に冷却用ガスを吹き付けながら高密度プラズマＣＶ
Ｄを行なって、フッ素を含む酸化膜を形成する。
は、基板の下地絶縁膜の上にアルミニウム合金膜を含む
下層配線を形成する工程（ａ）と、上記下地絶縁膜及び
下層配線の上に、層間絶縁膜を形成する工程（ｂ）と、
上記層間絶縁膜を貫通して上記下層配線に到達するヴィ
アコンタクトを形成する工程（ｃ）と、上記ヴィアコン
タクトに導体膜を埋め込んでなるプラグを形成する工程
（ｄ）と、上記プラグに接続されて層間絶縁膜の上に延
びる上層配線を形成する工程（ｅ）とを含み、上記工程
（ｂ）において、上記層間絶縁膜のうち少なくとも上記
下層配線間を埋める部分を形成する際には、上記基板の
裏面に冷却用ガスを吹き付けながら高密度プラズマＣＶ
Ｄを行なって、フッ素を含む酸化膜を形成する。
【００２４】この方法により、高密度プラズマＣＶＤ法
によって酸化膜のエッジを削りつつ酸化膜を堆積してい
くことで、下層配線間にカバレッジよく酸化膜を堆積す
ることができ、かつ、高密度プラズマの照射によってフ
ッ素を高濃度に酸化膜内にドープすることができる。そ
して、冷却用ガスにより基板を冷却することで、高密度
プラズマの照射によって基板温度が上昇するのを抑制で
きるので、基板の下層配線と層間絶縁膜（フッ素を含む
酸化膜）との熱膨張率差に起因する下層配線中の引っ張
り応力を緩和することができ、エレクトロマイグレーシ
ョン耐性，ストレスマイグレーション耐性の向上を図る
ことができる。
によって酸化膜のエッジを削りつつ酸化膜を堆積してい
くことで、下層配線間にカバレッジよく酸化膜を堆積す
ることができ、かつ、高密度プラズマの照射によってフ
ッ素を高濃度に酸化膜内にドープすることができる。そ
して、冷却用ガスにより基板を冷却することで、高密度
プラズマの照射によって基板温度が上昇するのを抑制で
きるので、基板の下層配線と層間絶縁膜（フッ素を含む
酸化膜）との熱膨張率差に起因する下層配線中の引っ張
り応力を緩和することができ、エレクトロマイグレーシ
ョン耐性，ストレスマイグレーション耐性の向上を図る
ことができる。
【００２５】上記冷却用ガスを吹き付けて高密度プラズ
マＣＶＤを行なう際には、基板温度を４５０℃以下にす
ることが好ましい。
マＣＶＤを行なう際には、基板温度を４５０℃以下にす
ることが好ましい。
【００２６】上記工程（ｂ）では、上記フッ素を含む酸
化膜の上方を覆うＳｉとＮとを含む絶縁膜を形成するこ
とにより、基板が冷却されていることによって酸化膜中
の遊離フッ素の数が増大しても、ＳｉとＮとを含む絶縁
膜によって遊離フッ素の上方への拡散を阻止することが
できるので、上層配線の剥がれを防止する機能の高い多
層配線構造を得ることができる。
化膜の上方を覆うＳｉとＮとを含む絶縁膜を形成するこ
とにより、基板が冷却されていることによって酸化膜中
の遊離フッ素の数が増大しても、ＳｉとＮとを含む絶縁
膜によって遊離フッ素の上方への拡散を阻止することが
できるので、上層配線の剥がれを防止する機能の高い多
層配線構造を得ることができる。
【００２７】上記工程（ａ）の前に、下地絶縁膜の上
に、ＳｉとＮとを含む絶縁膜を形成することにより、下
層配線の剥がれを防止する機能をも高めることができ
る。
に、ＳｉとＮとを含む絶縁膜を形成することにより、下
層配線の剥がれを防止する機能をも高めることができ
る。
【００２８】本発明の第２の多層配線構造の製造方法
は、基板の下地絶縁膜の上にアルミニウム合金膜を形成
する工程（ａ）と、上記アルミニウム合金膜の上に、厚
みが１５ｎｍ以下のＴｉ膜を形成する工程（ｂ）と、上
記Ｔｉ膜の上にＴｉＮ膜を形成する工程（ｃ）と、上記
アルミニウム合金膜，Ｔｉ膜及びＴｉＮ膜をパターニン
グして下層配線を形成する工程（ｄ）と、高密度プラズ
マＣＶＤ法により、上記下地絶縁膜及び下層配線の上に
層間絶縁膜を形成する工程（ｅ）と、上記層間絶縁膜及
び下層配線中のＴｉＮ膜及びＴｉ膜を貫通して上記アル
ミニウム合金膜に到達するヴィアコンタクトを形成する
工程（ｆ）と、上記ヴィアコンタクトに導体膜を埋め込
んでなるプラグを形成する工程（ｇ）と、上記プラグに
接続されて層間絶縁膜の上に延びる上層配線を形成する
工程（ｈ）とを含んでいる。
は、基板の下地絶縁膜の上にアルミニウム合金膜を形成
する工程（ａ）と、上記アルミニウム合金膜の上に、厚
みが１５ｎｍ以下のＴｉ膜を形成する工程（ｂ）と、上
記Ｔｉ膜の上にＴｉＮ膜を形成する工程（ｃ）と、上記
アルミニウム合金膜，Ｔｉ膜及びＴｉＮ膜をパターニン
グして下層配線を形成する工程（ｄ）と、高密度プラズ
マＣＶＤ法により、上記下地絶縁膜及び下層配線の上に
層間絶縁膜を形成する工程（ｅ）と、上記層間絶縁膜及
び下層配線中のＴｉＮ膜及びＴｉ膜を貫通して上記アル
ミニウム合金膜に到達するヴィアコンタクトを形成する
工程（ｆ）と、上記ヴィアコンタクトに導体膜を埋め込
んでなるプラグを形成する工程（ｇ）と、上記プラグに
接続されて層間絶縁膜の上に延びる上層配線を形成する
工程（ｈ）とを含んでいる。
【００２９】この方法により、工程（ｂ）で形成された
Ｔｉ膜がその後アルミニウム合金膜と反応してＡｌ3 Ｔ
ｉ層に変化することで、ＴｉＮ膜とアルミニウム合金膜
との界面を介したＡｌ原子の拡散が抑制され、しかも、
Ｔｉ膜の厚みが１５ｎｍ以下であるので、Ａｌ3 Ｔｉの
生成による体積の収縮量が低く抑制されるので、エレク
トロマイグレーション耐性が向上する。さらに、ヴィア
コンタクトがＴｉＮ膜を貫通してアルミニウム合金膜に
達していることで、ＴｉＮ膜の厚みを薄くして配線容量
を低減することが可能になる。
Ｔｉ膜がその後アルミニウム合金膜と反応してＡｌ3 Ｔ
ｉ層に変化することで、ＴｉＮ膜とアルミニウム合金膜
との界面を介したＡｌ原子の拡散が抑制され、しかも、
Ｔｉ膜の厚みが１５ｎｍ以下であるので、Ａｌ3 Ｔｉの
生成による体積の収縮量が低く抑制されるので、エレク
トロマイグレーション耐性が向上する。さらに、ヴィア
コンタクトがＴｉＮ膜を貫通してアルミニウム合金膜に
達していることで、ＴｉＮ膜の厚みを薄くして配線容量
を低減することが可能になる。
【００３０】上記工程（ｇ）では、ヴィアコンタクト内
に下層膜となるＴｉ膜と上層膜となるＴｉＮ膜とが積層
してなる密着層を堆積してから、上記密着層に包まれる
Ｗ層を形成することにより、Ｗ層中のタングステンとア
ルミニウム合金膜中のアルミニウムとの反応による高抵
抗層の生成を防止することができる。
に下層膜となるＴｉ膜と上層膜となるＴｉＮ膜とが積層
してなる密着層を堆積してから、上記密着層に包まれる
Ｗ層を形成することにより、Ｗ層中のタングステンとア
ルミニウム合金膜中のアルミニウムとの反応による高抵
抗層の生成を防止することができる。
【００３１】
【発明の実施の形態】まず、本発明の実施形態に係る電
子デバイスの多層配線構造について、図１を参照しなが
ら説明する。
子デバイスの多層配線構造について、図１を参照しなが
ら説明する。
【００３２】図１に示すように、本実施形態の電子デバ
イスは、複数の機能素子（ＭＯＳトランジスタなど）が
形成されたＳｉ基板１０１と、Ｓｉ基板１０１の上に設
けられた配線層の下地層となる絶縁膜１０２と、該絶縁
膜１０２の上に設けられた下層配線１０３とを備えてい
る。この下地層である絶縁膜１０２は、電子デバイスが
ＣＭＯＳデバイスである場合には、例えば、ゲート電極
を覆う保護絶縁膜である。ただし、下地層である絶縁膜
１０２が、下層配線１０３と、下層配線１０３よりもさ
らに下側の配線との間に介在する層間絶縁膜であっても
よい。
イスは、複数の機能素子（ＭＯＳトランジスタなど）が
形成されたＳｉ基板１０１と、Ｓｉ基板１０１の上に設
けられた配線層の下地層となる絶縁膜１０２と、該絶縁
膜１０２の上に設けられた下層配線１０３とを備えてい
る。この下地層である絶縁膜１０２は、電子デバイスが
ＣＭＯＳデバイスである場合には、例えば、ゲート電極
を覆う保護絶縁膜である。ただし、下地層である絶縁膜
１０２が、下層配線１０３と、下層配線１０３よりもさ
らに下側の配線との間に介在する層間絶縁膜であっても
よい。
【００３３】下層配線１０３は、厚みが約２０ｎｍのＴ
ｉ膜１０３Ａと、厚みが約２０ｎｍのＴｉＮ膜１０３Ｂ
と、０．５〜２．０ｗｔ％の銅を含むアルミニウム合金
からなる厚み約４５０ｎｍのＡｌＣｕ膜１０３Ｃと、Ａ
ｌＣｕ膜１０３Ｃの上に島状に存在するＡｌ3 Ｔｉ層１
０３Ｄと、厚みが約３０ｎｍのＴｉＮ膜１０３Ｅとによ
り構成されている。このように、ＡｌＣｕ膜１０３Ｃを
２つのＴｉＮ膜１０３Ｂ，１０３Ｅによって保持するこ
とにより、下層配線１０３と層間絶縁膜１０４との熱膨
張率差に起因する熱応力を緩衝して、ＡｌＣｕ膜１０３
Ｃ中の引っ張り応力を低減することができるので、下層
配線１０３（ＡｌＣｕ膜１０３Ｃ）のＥＭ耐性，ＳＭ耐
性を向上させることができる。
ｉ膜１０３Ａと、厚みが約２０ｎｍのＴｉＮ膜１０３Ｂ
と、０．５〜２．０ｗｔ％の銅を含むアルミニウム合金
からなる厚み約４５０ｎｍのＡｌＣｕ膜１０３Ｃと、Ａ
ｌＣｕ膜１０３Ｃの上に島状に存在するＡｌ3 Ｔｉ層１
０３Ｄと、厚みが約３０ｎｍのＴｉＮ膜１０３Ｅとによ
り構成されている。このように、ＡｌＣｕ膜１０３Ｃを
２つのＴｉＮ膜１０３Ｂ，１０３Ｅによって保持するこ
とにより、下層配線１０３と層間絶縁膜１０４との熱膨
張率差に起因する熱応力を緩衝して、ＡｌＣｕ膜１０３
Ｃ中の引っ張り応力を低減することができるので、下層
配線１０３（ＡｌＣｕ膜１０３Ｃ）のＥＭ耐性，ＳＭ耐
性を向上させることができる。
【００３４】また、下層配線１０３及び絶縁膜１０２の
上には、高密度プラズマ化学気相成長方法（ＨＤＰ−Ｃ
ＶＤ法）により成膜されたフッ素（Ｆ）を含んだ厚み約
５００ｎｍのＳｉＯ2 （ＦＳＧ）膜１０４Ａと、プラズ
マＳｉＯ2 膜１０４Ｂと、厚み約２００ｎｍのプラズマ
ＳｉＯＮ膜１０４Ｃとが設けられており、これらの３層
膜により層間絶縁膜１０４が構成されている。そして、
層間絶縁膜１０４を貫通して下層配線１０３に到達する
ヴィアホールが形成されており、このヴィアホールは、
下層配線１０３中の最上層であるＴｉＮ膜１０３Ｅを貫
通してＡｌＣｕ膜１０３Ｃまで到達している。ヴィアホ
ール内にはＷプラグ１０７が埋め込まれており、このＷ
プラグ１０７は、Ｗ膜１０６と、Ｗ膜−下地層間の密着
強度を高めるための密着層１０５とにより構成されてい
る。密着層１０５は、ヴィアホールの内壁面に形成され
た下層膜となるＴｉ膜１０５Ａと、Ｔｉ膜１０５Ａの上
に形成された上層膜となるＴｉＮ膜１０５Ｂとにより構
成されている。
上には、高密度プラズマ化学気相成長方法（ＨＤＰ−Ｃ
ＶＤ法）により成膜されたフッ素（Ｆ）を含んだ厚み約
５００ｎｍのＳｉＯ2 （ＦＳＧ）膜１０４Ａと、プラズ
マＳｉＯ2 膜１０４Ｂと、厚み約２００ｎｍのプラズマ
ＳｉＯＮ膜１０４Ｃとが設けられており、これらの３層
膜により層間絶縁膜１０４が構成されている。そして、
層間絶縁膜１０４を貫通して下層配線１０３に到達する
ヴィアホールが形成されており、このヴィアホールは、
下層配線１０３中の最上層であるＴｉＮ膜１０３Ｅを貫
通してＡｌＣｕ膜１０３Ｃまで到達している。ヴィアホ
ール内にはＷプラグ１０７が埋め込まれており、このＷ
プラグ１０７は、Ｗ膜１０６と、Ｗ膜−下地層間の密着
強度を高めるための密着層１０５とにより構成されてい
る。密着層１０５は、ヴィアホールの内壁面に形成され
た下層膜となるＴｉ膜１０５Ａと、Ｔｉ膜１０５Ａの上
に形成された上層膜となるＴｉＮ膜１０５Ｂとにより構
成されている。
【００３５】Ｗプラグ１０７及び層間絶縁膜１０４の上
端面はほぼ共通の平面を構成するように平坦化されてい
て、Ｗプラグ１０７及び層間絶縁膜１０４の上には、Ｗ
プラグ１０７に電気的に接続され層間絶縁膜１０４の上
に沿って延びる上層配線１０８が形成されている。上層
配線１０８は、厚みが約２０ｎｍのＴｉ膜１０８Ａと、
厚みが約２０ｎｍのＴｉＮ膜１０８Ｂと、０．５〜２．
０ｗｔ％の銅を含むアルミニウム合金からなる厚み約４
５０ｎｍのＡｌＣｕ膜１０８Ｃと、ＡｌＣｕ膜１０８ｃ
の上に島状に存在するＡｌ3 Ｔｉ層１０８Ｄと、厚み約
３０ｎｍのＴｉＮ膜１０８Ｅとにより構成されている。
端面はほぼ共通の平面を構成するように平坦化されてい
て、Ｗプラグ１０７及び層間絶縁膜１０４の上には、Ｗ
プラグ１０７に電気的に接続され層間絶縁膜１０４の上
に沿って延びる上層配線１０８が形成されている。上層
配線１０８は、厚みが約２０ｎｍのＴｉ膜１０８Ａと、
厚みが約２０ｎｍのＴｉＮ膜１０８Ｂと、０．５〜２．
０ｗｔ％の銅を含むアルミニウム合金からなる厚み約４
５０ｎｍのＡｌＣｕ膜１０８Ｃと、ＡｌＣｕ膜１０８ｃ
の上に島状に存在するＡｌ3 Ｔｉ層１０８Ｄと、厚み約
３０ｎｍのＴｉＮ膜１０８Ｅとにより構成されている。
【００３６】すなわち、上層配線１０８と下層配線１０
３とがＷプラグ１０７を介して電気的に接続された多層
配線構造が設けられている。
３とがＷプラグ１０７を介して電気的に接続された多層
配線構造が設けられている。
【００３７】ここで、本実施形態の特徴として、下層配
線１０３を構成するＡｌ3 Ｔｉ層１０３Ｄは、厚みが０
〜１５ｎｍの範囲内にある（本実施形態では５ｎｍ）Ｔ
ｉ膜とＡｌＣｕ膜１０３Ｃとの反応により形成されたも
のである。本実施形態の例では、Ｔｉ膜はほぼ消失して
いるが、元のＴｉ膜の厚みがある程度大きい値であった
場合（例えば１５ｎｍなど）にはＴｉ膜が残存していて
もよい。また、層間絶縁膜１０４を構成するＦＳＧ膜１
０４Ａは、ＨＤＰ−ＣＶＤ法によって４５０℃以下の温
度条件で堆積された膜である。
線１０３を構成するＡｌ3 Ｔｉ層１０３Ｄは、厚みが０
〜１５ｎｍの範囲内にある（本実施形態では５ｎｍ）Ｔ
ｉ膜とＡｌＣｕ膜１０３Ｃとの反応により形成されたも
のである。本実施形態の例では、Ｔｉ膜はほぼ消失して
いるが、元のＴｉ膜の厚みがある程度大きい値であった
場合（例えば１５ｎｍなど）にはＴｉ膜が残存していて
もよい。また、層間絶縁膜１０４を構成するＦＳＧ膜１
０４Ａは、ＨＤＰ−ＣＶＤ法によって４５０℃以下の温
度条件で堆積された膜である。
【００３８】次に、本実施形態に係る多層配線構造の製
造方法について説明する。図２（ａ）〜（ｃ）は、本実
施形態における電子デバイスの多層配線の製造工程を示
す断面図である。
造方法について説明する。図２（ａ）〜（ｃ）は、本実
施形態における電子デバイスの多層配線の製造工程を示
す断面図である。
【００３９】まず、図２（ａ）に示す工程で、複数のＭ
ＯＳトランジスタ等の機能素子が形成されたウェハ状の
Ｓｉ基板１０１の上に絶縁膜１０２を形成した後、絶縁
膜１０２の上に、厚みが約２０ｎｍのＴｉ膜１０３Ａ
と、厚みが約２０ｎｍのＴｉＮ膜１０３Ｂと、０．５〜
２．０ｗｔ％の銅（Ｃｕ）を含むアルミニウム合金から
なる厚み約４５０ｎｍのＡｌＣｕ膜１０３Ｃと、厚み０
〜１５ｎｍのＴｉ膜（本実施形態では厚み５ｎｍとす
る，図示せず）、と、厚みが約３０ｎｍのＴｉＮ膜１０
３Ｅとを順次堆積して第１の積層膜を形成した後、第１
の積層膜に対してフォトリソグラフィ及びドライエッチ
ングによるパターニングを行なった後、例えば窒素（Ｎ
2 ）及び水素（Ｈ2 ）の混合ガス雰囲気中で４００℃１
０分の熱処理を行なって、下層配線１０３を形成する。
この際、上述の熱処理を行うことにより、Ｔｉ膜が０〜
１５ｎｍの範囲で薄いとき（例えば５ｎｍ以下）には、
Ｔｉ膜は全てＡｌＣｕ膜１０３Ｃと反応して島状のＡｌ
3 Ｔｉ層１０３Ｄとなり、Ｔｉ膜が０〜１５ｎｍの範囲
内で厚めのとき（例えば１５ｎｍ程度）にはＴｉ膜が残
存する。図２（ａ）は、Ｔｉ膜が薄いときの状態を示し
ている。
ＯＳトランジスタ等の機能素子が形成されたウェハ状の
Ｓｉ基板１０１の上に絶縁膜１０２を形成した後、絶縁
膜１０２の上に、厚みが約２０ｎｍのＴｉ膜１０３Ａ
と、厚みが約２０ｎｍのＴｉＮ膜１０３Ｂと、０．５〜
２．０ｗｔ％の銅（Ｃｕ）を含むアルミニウム合金から
なる厚み約４５０ｎｍのＡｌＣｕ膜１０３Ｃと、厚み０
〜１５ｎｍのＴｉ膜（本実施形態では厚み５ｎｍとす
る，図示せず）、と、厚みが約３０ｎｍのＴｉＮ膜１０
３Ｅとを順次堆積して第１の積層膜を形成した後、第１
の積層膜に対してフォトリソグラフィ及びドライエッチ
ングによるパターニングを行なった後、例えば窒素（Ｎ
2 ）及び水素（Ｈ2 ）の混合ガス雰囲気中で４００℃１
０分の熱処理を行なって、下層配線１０３を形成する。
この際、上述の熱処理を行うことにより、Ｔｉ膜が０〜
１５ｎｍの範囲で薄いとき（例えば５ｎｍ以下）には、
Ｔｉ膜は全てＡｌＣｕ膜１０３Ｃと反応して島状のＡｌ
3 Ｔｉ層１０３Ｄとなり、Ｔｉ膜が０〜１５ｎｍの範囲
内で厚めのとき（例えば１５ｎｍ程度）にはＴｉ膜が残
存する。図２（ａ）は、Ｔｉ膜が薄いときの状態を示し
ている。
【００４０】次に、高密度プラズマ化学気相成長（ＨＤ
Ｐ−ＣＶＤ）法により、基板上に、フッ素（Ｆ）を添加
した酸化（ＦＳＧ）膜１０４Ａを堆積する。この酸化膜
１０４Ａの厚みは、下層配線１０３が存在していない絶
縁膜１０２の上方において約６００ｎｍである。この
際、原料ガスとして、シラン（ＳｉＨ4 ）ガスと酸素
（Ｏ2 ）ガスとに４フッ化シリコン（ＳｉＦ4 ）を導入
することにより、Ｆを添加したものを用いている。この
とき、高密度プラズマを用いることにより、高密度プラ
ズマ中のイオンの衝撃力を利用して、フッ素（Ｆ）を酸
化膜１０４Ａ内に比較的高濃度で、かつ、フッ素（Ｆ）
とＳｉとの結合を安定化させた状態でドープすることが
できる。また、ＣＶＤを行ないながら、反応室内にアル
ゴン（Ａｒ）ガスを導入し、堆積されていく酸化膜のエ
ッジをＡｒスパッタイオンによって削りながら成膜させ
ることにより、特に、微細な下層配線間への酸化膜１０
４Ａの埋込み性を向上させている。しかも、以下のよう
な装置を用いることにより、ウェハを冷却しながら高密
度プラズマＣＶＤを行なっている。
Ｐ−ＣＶＤ）法により、基板上に、フッ素（Ｆ）を添加
した酸化（ＦＳＧ）膜１０４Ａを堆積する。この酸化膜
１０４Ａの厚みは、下層配線１０３が存在していない絶
縁膜１０２の上方において約６００ｎｍである。この
際、原料ガスとして、シラン（ＳｉＨ4 ）ガスと酸素
（Ｏ2 ）ガスとに４フッ化シリコン（ＳｉＦ4 ）を導入
することにより、Ｆを添加したものを用いている。この
とき、高密度プラズマを用いることにより、高密度プラ
ズマ中のイオンの衝撃力を利用して、フッ素（Ｆ）を酸
化膜１０４Ａ内に比較的高濃度で、かつ、フッ素（Ｆ）
とＳｉとの結合を安定化させた状態でドープすることが
できる。また、ＣＶＤを行ないながら、反応室内にアル
ゴン（Ａｒ）ガスを導入し、堆積されていく酸化膜のエ
ッジをＡｒスパッタイオンによって削りながら成膜させ
ることにより、特に、微細な下層配線間への酸化膜１０
４Ａの埋込み性を向上させている。しかも、以下のよう
な装置を用いることにより、ウェハを冷却しながら高密
度プラズマＣＶＤを行なっている。
【００４１】図３は、本実施形態の多層配線の製造工程
のＦＳＧ膜の形成時に用いた高密度プラズマＣＶＤ装置
（ＨＤＰ−ＣＶＤ装置）の断面図である、図４は、ＨＤ
Ｐ−ＣＶＤ装置中の静電チャックステージの平面図であ
る。
のＦＳＧ膜の形成時に用いた高密度プラズマＣＶＤ装置
（ＨＤＰ−ＣＶＤ装置）の断面図である、図４は、ＨＤ
Ｐ−ＣＶＤ装置中の静電チャックステージの平面図であ
る。
【００４２】図３に示すように、ＨＤＰ−ＣＶＤ装置５
０は、反応室５２を外部空間から遮断するように囲むチ
ャンバー５１と、チャンバー５１の壁部に埋め込まれ被
加工物を加熱するための高周波コイル５３と、反応室内
に設置され静電チャックステージ５５ａとステージ支持
台５５ｂとからなるたウェハ保持装置６０とを備えてい
る。そして、被加工物であるウェハ６１はウェハ保持装
置６０の上に載置されている。
０は、反応室５２を外部空間から遮断するように囲むチ
ャンバー５１と、チャンバー５１の壁部に埋め込まれ被
加工物を加熱するための高周波コイル５３と、反応室内
に設置され静電チャックステージ５５ａとステージ支持
台５５ｂとからなるたウェハ保持装置６０とを備えてい
る。そして、被加工物であるウェハ６１はウェハ保持装
置６０の上に載置されている。
【００４３】図４に示すように、ウェハ保持装置６０の
ステージ支持台５５ｂの上面には、各々ガス供給用配管
５６につながる外側環状溝５７ａと内側環状溝５７ｂと
からなる二重の環状溝が設けられている。また、静電チ
ャックステージ５５ａにおける各環状溝５７ａ，５７ｂ
に対応する位置には、それぞれ内側ガス吹き出し口５８
ａ，外側ガス吹き出し口５８ｂが形成されている。すな
わち、静電チャックステージ５５ａの上にウェハ６１を
載置して、ＣＶＤを行なう際に、ガス吹き出し口５８
ａ，５８ｂからウェハ６１の裏面に冷却用ガスを吹き付
けることにより、ウェハ６１を冷却できるようになって
いる。なお、冷却用ガスの流量は、周知，慣用の手段に
より、外側吹き出し口５８ａと内側吹き出し口５８ｂと
で個別に調整できるようになっている。そして、外側吹
き出し口５８ａと内側吹き出し口５８ｂとからウェハ６
１の裏面にそれぞれ調整された流量の冷却用ガスを吹き
付けることにより、ウェハの温度及び温度均一性を制御
できるようになっている。冷却用ガスとしては、例えば
Ｈｅガス，Ａｒガス，Ｎ2 ガスなどの不活性ガスを用い
ることが好ましい。
ステージ支持台５５ｂの上面には、各々ガス供給用配管
５６につながる外側環状溝５７ａと内側環状溝５７ｂと
からなる二重の環状溝が設けられている。また、静電チ
ャックステージ５５ａにおける各環状溝５７ａ，５７ｂ
に対応する位置には、それぞれ内側ガス吹き出し口５８
ａ，外側ガス吹き出し口５８ｂが形成されている。すな
わち、静電チャックステージ５５ａの上にウェハ６１を
載置して、ＣＶＤを行なう際に、ガス吹き出し口５８
ａ，５８ｂからウェハ６１の裏面に冷却用ガスを吹き付
けることにより、ウェハ６１を冷却できるようになって
いる。なお、冷却用ガスの流量は、周知，慣用の手段に
より、外側吹き出し口５８ａと内側吹き出し口５８ｂと
で個別に調整できるようになっている。そして、外側吹
き出し口５８ａと内側吹き出し口５８ｂとからウェハ６
１の裏面にそれぞれ調整された流量の冷却用ガスを吹き
付けることにより、ウェハの温度及び温度均一性を制御
できるようになっている。冷却用ガスとしては、例えば
Ｈｅガス，Ａｒガス，Ｎ2 ガスなどの不活性ガスを用い
ることが好ましい。
【００４４】ここで、図５は、本発明者等の実験によっ
て得られた，ＥＭ平均故障時間のＦＳＧ膜成膜時におけ
るウェハ温度依存性を示すデータである。同図のデータ
は、下層配線１０３の配線幅が０．２６μｍで、プラグ
が埋め込まれた径が０．２６μｍのヴィアホールと、Ａ
ｌＣｕ膜１０３Ｃの膜厚が４５０ｎｍである配線とによ
ってヴィアチェーン構造を形成し、これを利用して耐Ｅ
Ｍ試験を行なった結果得られたものである。耐ＥＭ試験
は、雰囲気温度２００℃、試験電流２ｍＡの下に行な
い、故障判定は抵抗の上昇率が２０％に達したときを故
障発生とすることにより行なっている。
て得られた，ＥＭ平均故障時間のＦＳＧ膜成膜時におけ
るウェハ温度依存性を示すデータである。同図のデータ
は、下層配線１０３の配線幅が０．２６μｍで、プラグ
が埋め込まれた径が０．２６μｍのヴィアホールと、Ａ
ｌＣｕ膜１０３Ｃの膜厚が４５０ｎｍである配線とによ
ってヴィアチェーン構造を形成し、これを利用して耐Ｅ
Ｍ試験を行なった結果得られたものである。耐ＥＭ試験
は、雰囲気温度２００℃、試験電流２ｍＡの下に行な
い、故障判定は抵抗の上昇率が２０％に達したときを故
障発生とすることにより行なっている。
【００４５】図１２（ａ），（ｂ）は、耐ＥＭ試験に用
いたヴィアチェーンの平面図、及びXII-XII 線における
断面図である。同図に示すように、本実施形態における
耐ＥＭ試験に用いたヴィアチェーン構造とは、複数の下
層配線と複数の上層配線とが、各下層配線上に設けられ
た２個のプラグを介して、上層配線−プラグ−下層配線
−プラグ−上層配線−…というように直列に接続された
構造をいう。言い換えると、プラグとプラグとの間に、
上層配線と下層配線とを交互に配置してチェーンを構成
したものである。
いたヴィアチェーンの平面図、及びXII-XII 線における
断面図である。同図に示すように、本実施形態における
耐ＥＭ試験に用いたヴィアチェーン構造とは、複数の下
層配線と複数の上層配線とが、各下層配線上に設けられ
た２個のプラグを介して、上層配線−プラグ−下層配線
−プラグ−上層配線−…というように直列に接続された
構造をいう。言い換えると、プラグとプラグとの間に、
上層配線と下層配線とを交互に配置してチェーンを構成
したものである。
【００４６】図５に示すように、ＨＤＰ−ＣＶＤ法によ
り成膜を行う場合、このウェハ温度の上昇がＥＭ耐性に
悪影響を与えることがわかった。逆にいうと、ウェハ温
度を低くするほどＥＭ耐性が向上することになる。ま
た、本発明者等の実験によると、ＦＳＧ膜の成膜時に高
密度のイオンがウェハの表面に照射されることによりウ
ェハ温度が上昇することがわかった。ウェハ温度の測定
方法については、後述する。
り成膜を行う場合、このウェハ温度の上昇がＥＭ耐性に
悪影響を与えることがわかった。逆にいうと、ウェハ温
度を低くするほどＥＭ耐性が向上することになる。ま
た、本発明者等の実験によると、ＦＳＧ膜の成膜時に高
密度のイオンがウェハの表面に照射されることによりウ
ェハ温度が上昇することがわかった。ウェハ温度の測定
方法については、後述する。
【００４７】そこで、本実施形態では、ＨＤＰ−ＣＶＤ
装置に図３，図４に示すようなウェハ６１の冷却機能を
付加して、ウェハ６１の裏面に冷却用ガスとしてＨｅガ
スなどを軽く吹き付けることにより、ウェハ６１を冷却
し、ウェハ６１の到達最高温度を４５０℃以下の温度
（例えば４００℃）にするよう条件を設定した。本実施
形態では、外側ガス吹き出し口５８ａと内側ガス吹き出
し口５８ｂとの２系統からＨｅガスを流し、ウェハの内
側に対して外側の圧力を２倍に設定することにより、ウ
ェハ６１の面内の温度均一性、ひいては膜厚・膜質均一
性を向上させている。
装置に図３，図４に示すようなウェハ６１の冷却機能を
付加して、ウェハ６１の裏面に冷却用ガスとしてＨｅガ
スなどを軽く吹き付けることにより、ウェハ６１を冷却
し、ウェハ６１の到達最高温度を４５０℃以下の温度
（例えば４００℃）にするよう条件を設定した。本実施
形態では、外側ガス吹き出し口５８ａと内側ガス吹き出
し口５８ｂとの２系統からＨｅガスを流し、ウェハの内
側に対して外側の圧力を２倍に設定することにより、ウ
ェハ６１の面内の温度均一性、ひいては膜厚・膜質均一
性を向上させている。
【００４８】ただし、成膜温度を低温化すると、Ａｒス
パッタイオンによる絶縁膜の角の削り速度は変らない
が、成膜速度が大きくなるため、下層配線間の埋め込み
性能が劣化する。そのため、原料ガスであるＳｉＨ4 と
Ｏ2 の流量を下げ、成膜速度を下げることにより、下層
配線間の埋め込み性能を向上させる必要がある。一方、
原料ガス流量を下げすぎると、今度はＡｒスパッタイオ
ンによる下層配線層の削れが発生するので、Ａｒスパッ
タイオンによる角の削り速度とのバランスを保ちなが
ら、原料ガス流量を調整する必要がある。
パッタイオンによる絶縁膜の角の削り速度は変らない
が、成膜速度が大きくなるため、下層配線間の埋め込み
性能が劣化する。そのため、原料ガスであるＳｉＨ4 と
Ｏ2 の流量を下げ、成膜速度を下げることにより、下層
配線間の埋め込み性能を向上させる必要がある。一方、
原料ガス流量を下げすぎると、今度はＡｒスパッタイオ
ンによる下層配線層の削れが発生するので、Ａｒスパッ
タイオンによる角の削り速度とのバランスを保ちなが
ら、原料ガス流量を調整する必要がある。
【００４９】図６は、ウェハ裏面の内側のＨｅガス圧力
と原料ガス流量に対する埋め込み特性を示す図である。
同図において、横軸はウェハ裏面におけるＨｅガスの圧
力（Ｐａ，括弧内はＴｏｒｒ値を示す）を表し、縦軸は
ＳｉＨ4 ガス，Ｏ2 ガスの流量の相対値を表している。
ここで、縦軸の流量の相対値とは、ＳｉＨ4 ガスの流量
が５０ｓｃｃｍ，Ｏ2 ガスの流量が９０ｓｃｃｍのトー
タル流量を１００％として、ＳｉＨ4 ／Ｏ2 比を一定
（５：９）として両者のトータル流量を変えた場合の相
対値である。また、○等の記号は、高さが０．５５μ
ｍ、線間距離が０．２３μｍの下層配線に対するＦＳＧ
膜の埋め込み特性と、下層配線の削れの有無とを表示し
ている。この図において、○印のデータが得られている
中間の領域が、ＦＳＧ膜の埋め込み特性がよく、かつ下
層配線の削れが発生しない領域である。
と原料ガス流量に対する埋め込み特性を示す図である。
同図において、横軸はウェハ裏面におけるＨｅガスの圧
力（Ｐａ，括弧内はＴｏｒｒ値を示す）を表し、縦軸は
ＳｉＨ4 ガス，Ｏ2 ガスの流量の相対値を表している。
ここで、縦軸の流量の相対値とは、ＳｉＨ4 ガスの流量
が５０ｓｃｃｍ，Ｏ2 ガスの流量が９０ｓｃｃｍのトー
タル流量を１００％として、ＳｉＨ4 ／Ｏ2 比を一定
（５：９）として両者のトータル流量を変えた場合の相
対値である。また、○等の記号は、高さが０．５５μ
ｍ、線間距離が０．２３μｍの下層配線に対するＦＳＧ
膜の埋め込み特性と、下層配線の削れの有無とを表示し
ている。この図において、○印のデータが得られている
中間の領域が、ＦＳＧ膜の埋め込み特性がよく、かつ下
層配線の削れが発生しない領域である。
【００５０】その後、図２（ｂ）に示す工程で、プラズ
マＣＶＤ法により、ＴＥＯＳを原料とした厚み約１００
０ｎｍの酸化膜（ＳｉＯ2 ）１０４Ｂを形成し（成膜温
度３５０℃）、その後、化学機械研磨法（ＣＭＰ）によ
り、ウェハ全面の平坦化を行う。このとき、ＦＳＧ膜１
０４Ｂのうち下層配線１０３の上方に位置する部分の厚
みが約５００ｎｍになるようにＣＭＰを行なう。その
後、４００℃，１０分のアニールを行い、吸湿によって
ＦＳＧ膜１０４Ｂ中に含まれている水分をＦＳＧ膜１０
４Ｂの露出した表面から排出し、ＦＳＧ膜の誘電率を安
定化させる。
マＣＶＤ法により、ＴＥＯＳを原料とした厚み約１００
０ｎｍの酸化膜（ＳｉＯ2 ）１０４Ｂを形成し（成膜温
度３５０℃）、その後、化学機械研磨法（ＣＭＰ）によ
り、ウェハ全面の平坦化を行う。このとき、ＦＳＧ膜１
０４Ｂのうち下層配線１０３の上方に位置する部分の厚
みが約５００ｎｍになるようにＣＭＰを行なう。その
後、４００℃，１０分のアニールを行い、吸湿によって
ＦＳＧ膜１０４Ｂ中に含まれている水分をＦＳＧ膜１０
４Ｂの露出した表面から排出し、ＦＳＧ膜の誘電率を安
定化させる。
【００５１】その後、ＦＳＧ膜１０４Ａ及び酸化膜１０
４Ｂの上に、厚みが約３００ｎｍのプラズマＳｉＯＮ膜
１０４Ｃを形成し（成膜温度４００℃）、各膜１０４Ａ
〜１０４Ｃからなる層間絶縁膜１０４を形成する。この
プラズマＳｉＯＮ膜１０４Ｃは、ＦＳＧ膜１０４Ａ中の
遊離フッ素の上方への拡散を防止し、その後形成される
上層配線の剥離を抑制する機能を果たすものである。
４Ｂの上に、厚みが約３００ｎｍのプラズマＳｉＯＮ膜
１０４Ｃを形成し（成膜温度４００℃）、各膜１０４Ａ
〜１０４Ｃからなる層間絶縁膜１０４を形成する。この
プラズマＳｉＯＮ膜１０４Ｃは、ＦＳＧ膜１０４Ａ中の
遊離フッ素の上方への拡散を防止し、その後形成される
上層配線の剥離を抑制する機能を果たすものである。
【００５２】その後、フォトリソグラフィとドライエッ
チングとを行なって層間絶縁膜を貫通して下層配線に到
達するヴィアホールを形成する。そして、ヴィアホール
の底面上に形成されている自然酸化膜をアルゴン（Ａ
ｒ）プラズマにより除去した後、ヴィアホールの側面及
び底面と層間絶縁膜の上に、密着層１０５の下層膜とな
るＴｉ膜１０５Ａをスパッタ法により形成する。また、
密着層１０５の上層膜となるＴｉＮ膜１０５ＢをＣＶＤ
法により順次堆積し、その後、ヴィアホールの内部及び
層間絶縁膜１０４の上に、タングステン（Ｗ）膜１０６
をＣＶＤ法により堆積する。ここで、ヴィアホール開口
時のドライエッチングの際、又は密着層１０５を形成す
るためのスパッタ前のＡｒプラズマ照射の際のいずれか
の時点において、ヴィアホール底のＴｉＮ膜１０３Ｅを
完全に除去して、ヴィアホールによりＴｉＮ膜１０３Ｅ
を貫通しておくことが好ましい。ＴｉＮ膜１０３ＥとＡ
ｌＣｕ膜１０３との反応によって高抵抗のＡｌＮ層が発
生しても、ヴィアホールがＴｉＮ膜を貫通していれば、
ＡｌＮ層がヴィアチェーンの経路における電気抵抗に影
響を与えることはないからである。また、ＣＶＤ法によ
って形成されたＴｉＮ膜１０５Ｂは、従来技術のような
スパッタ法によって形成された密着層中のＴｉＮ膜（図
１１（ｂ）に示すＴｉＮ膜２０５Ｂ）とは異なり、カバ
レッジがよいので、その後Ｗ膜を堆積する際の原料ガス
である６フッ化タングステンが密着層１０５を突き抜け
てＡｌＣｕ膜１０３Ｃに達するのを有効に阻止すること
ができる。したがって、６フッ化タングステンとＡｌＣ
ｕ膜１０３Ｃとの反応に起因する高抵抗層の発生を防止
することができる。以上のことから、本実施形態では、
ＴｉＮ膜１０３Ｅを厚くする必要がなく、配線容量の低
減を図ることができる。
チングとを行なって層間絶縁膜を貫通して下層配線に到
達するヴィアホールを形成する。そして、ヴィアホール
の底面上に形成されている自然酸化膜をアルゴン（Ａ
ｒ）プラズマにより除去した後、ヴィアホールの側面及
び底面と層間絶縁膜の上に、密着層１０５の下層膜とな
るＴｉ膜１０５Ａをスパッタ法により形成する。また、
密着層１０５の上層膜となるＴｉＮ膜１０５ＢをＣＶＤ
法により順次堆積し、その後、ヴィアホールの内部及び
層間絶縁膜１０４の上に、タングステン（Ｗ）膜１０６
をＣＶＤ法により堆積する。ここで、ヴィアホール開口
時のドライエッチングの際、又は密着層１０５を形成す
るためのスパッタ前のＡｒプラズマ照射の際のいずれか
の時点において、ヴィアホール底のＴｉＮ膜１０３Ｅを
完全に除去して、ヴィアホールによりＴｉＮ膜１０３Ｅ
を貫通しておくことが好ましい。ＴｉＮ膜１０３ＥとＡ
ｌＣｕ膜１０３との反応によって高抵抗のＡｌＮ層が発
生しても、ヴィアホールがＴｉＮ膜を貫通していれば、
ＡｌＮ層がヴィアチェーンの経路における電気抵抗に影
響を与えることはないからである。また、ＣＶＤ法によ
って形成されたＴｉＮ膜１０５Ｂは、従来技術のような
スパッタ法によって形成された密着層中のＴｉＮ膜（図
１１（ｂ）に示すＴｉＮ膜２０５Ｂ）とは異なり、カバ
レッジがよいので、その後Ｗ膜を堆積する際の原料ガス
である６フッ化タングステンが密着層１０５を突き抜け
てＡｌＣｕ膜１０３Ｃに達するのを有効に阻止すること
ができる。したがって、６フッ化タングステンとＡｌＣ
ｕ膜１０３Ｃとの反応に起因する高抵抗層の発生を防止
することができる。以上のことから、本実施形態では、
ＴｉＮ膜１０３Ｅを厚くする必要がなく、配線容量の低
減を図ることができる。
【００５３】その後、ＣＭＰ法により、層間絶縁膜１０
４上に形成されたＷ膜１０６，ＴｉＮ膜１０５Ｂ，Ｔｉ
膜１０５Ａを除去して、これらの膜１０６，１０５Ａ，
１０５Ｂをヴィアホールの内部にのみ残置させて、Ｗプ
ラグ１０７を形成する。
４上に形成されたＷ膜１０６，ＴｉＮ膜１０５Ｂ，Ｔｉ
膜１０５Ａを除去して、これらの膜１０６，１０５Ａ，
１０５Ｂをヴィアホールの内部にのみ残置させて、Ｗプ
ラグ１０７を形成する。
【００５４】次に、層間絶縁膜１０４上に、Ａｒプラズ
マによりＷプラグ１０７上の自然酸化膜を除去した後
に、厚みが約２０ｎｍのＴｉ膜１０８Ａと、厚みが約２
０ｎｍのＴｉＮ膜１０８Ｂと、厚みが約４５０ｎｍのＡ
ｌＣｕ膜１０８Ｃと、厚みが約５ｎｍのＴｉ膜（図示せ
ず）と、厚みが約３０ｎｍのＴｉＮ膜１０８Ｅとを順次
堆積して第２の積層膜を形成した後、第２の積層膜に対
してフォトリソグラフィ及びドライエッチングを行なっ
て、第２の積層膜からなる上層配線１０８を形成する。
その際又はその後別のチャンバーで、ウェハに対して、
例えば窒素（Ｎ2）及び水素（Ｈ2 ）の混合ガス雰囲気
中で４００℃，１０分の熱処理を行なうことにより、厚
みが５ｎｍである薄いＴｉ膜は全てＡｌＣｕ膜１０８Ｃ
と反応し、島状のＡｌ3 Ｔｉ層１０８Ｄが生成される。
マによりＷプラグ１０７上の自然酸化膜を除去した後
に、厚みが約２０ｎｍのＴｉ膜１０８Ａと、厚みが約２
０ｎｍのＴｉＮ膜１０８Ｂと、厚みが約４５０ｎｍのＡ
ｌＣｕ膜１０８Ｃと、厚みが約５ｎｍのＴｉ膜（図示せ
ず）と、厚みが約３０ｎｍのＴｉＮ膜１０８Ｅとを順次
堆積して第２の積層膜を形成した後、第２の積層膜に対
してフォトリソグラフィ及びドライエッチングを行なっ
て、第２の積層膜からなる上層配線１０８を形成する。
その際又はその後別のチャンバーで、ウェハに対して、
例えば窒素（Ｎ2）及び水素（Ｈ2 ）の混合ガス雰囲気
中で４００℃，１０分の熱処理を行なうことにより、厚
みが５ｎｍである薄いＴｉ膜は全てＡｌＣｕ膜１０８Ｃ
と反応し、島状のＡｌ3 Ｔｉ層１０８Ｄが生成される。
【００５５】ここで、密着層１０５を形成する前のＡｒ
プラズマの際や、上層配線１０８を成膜する前のＡｒプ
ラズマの際、あるいはＷプラグ１０７を形成するための
ＣＭＰによって、ＳｉＯＮ膜１０４Ｃは平均１００ｎｍ
程度の厚み分だけ削られるが、その後の厚みがばらつき
を含めて最低でも１００ｎｍ程度はあるように、ＳｉＯ
Ｎ膜１０４Ｃを予め厚めに形成しておく。
プラズマの際や、上層配線１０８を成膜する前のＡｒプ
ラズマの際、あるいはＷプラグ１０７を形成するための
ＣＭＰによって、ＳｉＯＮ膜１０４Ｃは平均１００ｎｍ
程度の厚み分だけ削られるが、その後の厚みがばらつき
を含めて最低でも１００ｎｍ程度はあるように、ＳｉＯ
Ｎ膜１０４Ｃを予め厚めに形成しておく。
【００５６】本実施形態によれば、下層配線１０３のＴ
ｉＮ膜１０３ＥとＡｌＣｕ膜１０３Ｃの間に、厚みが０
〜１５ｎｍのＴｉ膜とＡｌＣｕ膜１０３Ｃとの反応によ
り形成されたＡｌ3 Ｔｉ膜１０３Ｄが存在するため、Ａ
ｌＣｕ膜１０３Ｃとの界面における原子間距離のミスマ
ッチが少なく、界面拡散が抑制される。その場合、反応
を生じるＴｉ膜の厚みが比較的薄いので、Ｔｉ膜とＡｌ
Ｃｕ膜の反応による体積収縮量が少ない。しがたって、
ＡｌＣｕ膜１０３Ｃに加わる引っ張り応力がほとんど増
大することがなく、空孔濃度もほとんど増大しないた
め、ＡｌＣｕ膜１０３Ｃのマイグレーション耐性が向上
する。
ｉＮ膜１０３ＥとＡｌＣｕ膜１０３Ｃの間に、厚みが０
〜１５ｎｍのＴｉ膜とＡｌＣｕ膜１０３Ｃとの反応によ
り形成されたＡｌ3 Ｔｉ膜１０３Ｄが存在するため、Ａ
ｌＣｕ膜１０３Ｃとの界面における原子間距離のミスマ
ッチが少なく、界面拡散が抑制される。その場合、反応
を生じるＴｉ膜の厚みが比較的薄いので、Ｔｉ膜とＡｌ
Ｃｕ膜の反応による体積収縮量が少ない。しがたって、
ＡｌＣｕ膜１０３Ｃに加わる引っ張り応力がほとんど増
大することがなく、空孔濃度もほとんど増大しないた
め、ＡｌＣｕ膜１０３Ｃのマイグレーション耐性が向上
する。
【００５７】この本実施形態の製造方法によるマイグレ
ーション耐性の向上効果について、実験結果に基づい
て、以下に説明する。
ーション耐性の向上効果について、実験結果に基づい
て、以下に説明する。
【００５８】図７は、ＡｌＣｕ膜１０３ＣとＴｉＮ膜１
０３Ｅとの間に介在させたＴｉ膜の厚み（Ａｌ3 Ｔｉ膜
１０３Ｄに変化する前の厚み）とＥＭ平均故障時間との
関係を示すデータである。同図のデータは、下層配線１
０３の配線幅が０．２６μｍで、プラグが埋め込まれた
径が０．２６μｍのヴィアホールと、ＡｌＣｕ膜１０３
Ｃの膜厚が４５０ｎｍである配線とによってヴィアチェ
ーン構造を形成し、これを利用してＥＭ試験を行なった
結果得られたものである。耐ＥＭ試験は、雰囲気温度２
００℃、試験電流２ｍＡの下に行ない、故障判定は抵抗
の上昇率が２０％に達したときを故障発生とすることに
より行なっている。同図に示すように、Ｔｉ膜の厚みが
１５ｎｍを越えると、Ｔｉ膜を設けないときよりもＥＭ
耐性が低下する。したがって、ＥＭ耐性を向上させるた
めのＴｉ膜を設ける意義がなくなることがわかる。よっ
て、ＡｌＣｕ膜１０３ＣとＡｌＮ膜１０３Ｅとの間に介
在させるＴｉ膜の厚みは、１５ｎｍ以下であることが好
ましい。
０３Ｅとの間に介在させたＴｉ膜の厚み（Ａｌ3 Ｔｉ膜
１０３Ｄに変化する前の厚み）とＥＭ平均故障時間との
関係を示すデータである。同図のデータは、下層配線１
０３の配線幅が０．２６μｍで、プラグが埋め込まれた
径が０．２６μｍのヴィアホールと、ＡｌＣｕ膜１０３
Ｃの膜厚が４５０ｎｍである配線とによってヴィアチェ
ーン構造を形成し、これを利用してＥＭ試験を行なった
結果得られたものである。耐ＥＭ試験は、雰囲気温度２
００℃、試験電流２ｍＡの下に行ない、故障判定は抵抗
の上昇率が２０％に達したときを故障発生とすることに
より行なっている。同図に示すように、Ｔｉ膜の厚みが
１５ｎｍを越えると、Ｔｉ膜を設けないときよりもＥＭ
耐性が低下する。したがって、ＥＭ耐性を向上させるた
めのＴｉ膜を設ける意義がなくなることがわかる。よっ
て、ＡｌＣｕ膜１０３ＣとＡｌＮ膜１０３Ｅとの間に介
在させるＴｉ膜の厚みは、１５ｎｍ以下であることが好
ましい。
【００５９】図８は、ＦＳＧ膜の成膜時におけるウェハ
温度と上述のヴィアチェーンの抵抗上昇率との関係を示
す図である。同図の縦軸に示す抵抗上昇率は、ウェハを
１７５℃に加熱した状態を５００時間の間保持した後の
ヴィアチェーンの抵抗値の加熱前の抵抗値に対する上昇
率である。また、横軸のウェハ温度は、後述するよう
に、ウェハの一部に設けたアモルファス領域（キャリア
用不純物イオンが注入された半導体領域）の回復量に基
づいて求めた。
温度と上述のヴィアチェーンの抵抗上昇率との関係を示
す図である。同図の縦軸に示す抵抗上昇率は、ウェハを
１７５℃に加熱した状態を５００時間の間保持した後の
ヴィアチェーンの抵抗値の加熱前の抵抗値に対する上昇
率である。また、横軸のウェハ温度は、後述するよう
に、ウェハの一部に設けたアモルファス領域（キャリア
用不純物イオンが注入された半導体領域）の回復量に基
づいて求めた。
【００６０】同図に示すように、ＦＳＧ成膜時のウェハ
温度が４５０℃以上になると、配線（下層配線１０３）
の抵抗が上昇することがわかる。一方、４５０℃以下の
ウェハ温度で高密度ＣＶＤを行なったときには、配線の
抵抗はほぼ一定値を示していることがわかる。その理由
は、高密度プラズマＣＶＤを行なっている間の温度上昇
を抑制することにより、ＦＳＧ膜１０４Ａと下層配線１
０３との熱膨張率差に起因する下層配線１０３中の引っ
張り応力が抑制されることから、ＳＭ耐性が向上したた
めと考えられる。
温度が４５０℃以上になると、配線（下層配線１０３）
の抵抗が上昇することがわかる。一方、４５０℃以下の
ウェハ温度で高密度ＣＶＤを行なったときには、配線の
抵抗はほぼ一定値を示していることがわかる。その理由
は、高密度プラズマＣＶＤを行なっている間の温度上昇
を抑制することにより、ＦＳＧ膜１０４Ａと下層配線１
０３との熱膨張率差に起因する下層配線１０３中の引っ
張り応力が抑制されることから、ＳＭ耐性が向上したた
めと考えられる。
【００６１】また、下層配線１０３における引っ張り応
力の低減により、下層配線１０３に電流を流したときの
ＡｌＣｕ膜１０３Ｃ内におけるＡｌ原子の移動が生じに
くくなる結果、図５に示すように、高密度プラズマＣＶ
Ｄ時におけるウェハ温度が低いほどＥＭ耐性も向上する
と考えられる。
力の低減により、下層配線１０３に電流を流したときの
ＡｌＣｕ膜１０３Ｃ内におけるＡｌ原子の移動が生じに
くくなる結果、図５に示すように、高密度プラズマＣＶ
Ｄ時におけるウェハ温度が低いほどＥＭ耐性も向上する
と考えられる。
【００６２】そこで、本実施形態においては、高密度プ
ラズマＣＶＤにより、層間絶縁膜１０４の一部であるＦ
ＳＧ膜１０４Ａを成膜する間、ウェハの裏面にＨｅガス
を吹き付けることによってウェハを冷却し、ウェハ温度
を４５０℃以下に保持するようにしている。
ラズマＣＶＤにより、層間絶縁膜１０４の一部であるＦ
ＳＧ膜１０４Ａを成膜する間、ウェハの裏面にＨｅガス
を吹き付けることによってウェハを冷却し、ウェハ温度
を４５０℃以下に保持するようにしている。
【００６３】反面、高密度プラズマＣＶＤを行なう際の
ウェハ温度が低いと、ＦＳＧ膜１０４Ａ中に遊離フッ素
（Ｆ）が増大する傾向がある。そして、この遊離フッ素
がＦＳＧ膜１０４ＡやプラズマＳｉＯ2 膜中を拡散して
上層配線１０との界面に達すると、上層配線１０８の剥
がれを生じるおそれがある。ここで、本実施形態では、
層間絶縁膜の最上層としてプラズマＳｉＯＮ膜１０４Ｃ
を形成しているので、遊離フッ素の上方への拡散を確実
に阻止することができ、よって、上層配線１０８の剥が
れを確実に防止することができる。
ウェハ温度が低いと、ＦＳＧ膜１０４Ａ中に遊離フッ素
（Ｆ）が増大する傾向がある。そして、この遊離フッ素
がＦＳＧ膜１０４ＡやプラズマＳｉＯ2 膜中を拡散して
上層配線１０との界面に達すると、上層配線１０８の剥
がれを生じるおそれがある。ここで、本実施形態では、
層間絶縁膜の最上層としてプラズマＳｉＯＮ膜１０４Ｃ
を形成しているので、遊離フッ素の上方への拡散を確実
に阻止することができ、よって、上層配線１０８の剥が
れを確実に防止することができる。
【００６４】なお、ウェハ温度の測定は、特願平１０−
５４６８３６号に記載されている方法によって行なっ
た。具体的には、高濃度に不純物（ヒ素やリンなど）が
注入された領域（ここでは（１００）Ｓｉ基板領域）を
アニールすることによってアモルファス領域が回復して
結晶領域に変化した量（アモルファス回復量）（ｎｍ）
を測定することで、ウェハ温度を求めるのである。この
アモルファス量は、分光エリプソメトリ法による光学的
測定を行なうことにより、cos Δ，sin Ψなどのスペク
トル形状の変化に基づいて求めることができる。この方
法によると、ウェハの周辺の温度ではなく実際にＣＶＤ
が行なわれているウェハ表面の温度を測定することがで
きる利点がある。
５４６８３６号に記載されている方法によって行なっ
た。具体的には、高濃度に不純物（ヒ素やリンなど）が
注入された領域（ここでは（１００）Ｓｉ基板領域）を
アニールすることによってアモルファス領域が回復して
結晶領域に変化した量（アモルファス回復量）（ｎｍ）
を測定することで、ウェハ温度を求めるのである。この
アモルファス量は、分光エリプソメトリ法による光学的
測定を行なうことにより、cos Δ，sin Ψなどのスペク
トル形状の変化に基づいて求めることができる。この方
法によると、ウェハの周辺の温度ではなく実際にＣＶＤ
が行なわれているウェハ表面の温度を測定することがで
きる利点がある。
【００６５】図９は、本実施形態において用いたアモル
ファス回復量とウェハ温度との相関関係を示す図であ
る。この相関関係は、予め標準的なサンプルについて分
光エリプソメトリ法による測定とウェハ断面の構造観察
とを併用することなどによって得られる。図１０は、成
膜時におけるウェハ温度の経時変化を示すデータであ
る。同図に示されているように、成膜の開始（横軸２０
ｓｅｃの時点）後、約３０（ｓｅｃ）が経過したとき、
つまり、ＦＳＧ膜の厚みが約１５０ｎｍに達したときに
相当する時間にウェハ温度が飽和して一定値（ここでは
約４４０℃）に達することがわかる。このような測定を
行なうことで、高密度プラズマ処理におけるウェハ温度
を測定した結果、一般に考えられていた温度値よりも高
い温度でＣＶＤが行なわれていることがわかる。
ファス回復量とウェハ温度との相関関係を示す図であ
る。この相関関係は、予め標準的なサンプルについて分
光エリプソメトリ法による測定とウェハ断面の構造観察
とを併用することなどによって得られる。図１０は、成
膜時におけるウェハ温度の経時変化を示すデータであ
る。同図に示されているように、成膜の開始（横軸２０
ｓｅｃの時点）後、約３０（ｓｅｃ）が経過したとき、
つまり、ＦＳＧ膜の厚みが約１５０ｎｍに達したときに
相当する時間にウェハ温度が飽和して一定値（ここでは
約４４０℃）に達することがわかる。このような測定を
行なうことで、高密度プラズマ処理におけるウェハ温度
を測定した結果、一般に考えられていた温度値よりも高
い温度でＣＶＤが行なわれていることがわかる。
【００６６】従来、高密度プラズマによるＣＶＤの場合
は、一般的なプラズマＣＶＤに比べてウェハ温度が上昇
することが報告されていなかった。それに対し、本発明
者等は、マイグレーション耐性の改善を図るための一連
の研究の過程において、図５及び図８に示すように、高
密度プラズマＣＶＤ時におけるウェハ温度と耐ＥＭ特
性，耐ＳＭ特性との間に相関関係があることを突きと
め、このような観点からマイグレーション耐性の向上を
図っているのである。
は、一般的なプラズマＣＶＤに比べてウェハ温度が上昇
することが報告されていなかった。それに対し、本発明
者等は、マイグレーション耐性の改善を図るための一連
の研究の過程において、図５及び図８に示すように、高
密度プラズマＣＶＤ時におけるウェハ温度と耐ＥＭ特
性，耐ＳＭ特性との間に相関関係があることを突きと
め、このような観点からマイグレーション耐性の向上を
図っているのである。
【００６７】ここで、本発明の過程及び従来技術に対す
る特有の効果について整理すると、以下のようになる。
る特有の効果について整理すると、以下のようになる。
【００６８】第１に、高密度プラズマＣＶＤを行なう際
に、ウェハ温度が４５０℃以下になるように、ウェハを
冷却することによって、配線及びプラグを含む経路の抵
抗の増大を抑制することができる。これは、ＣＶＤ後に
おける層間絶縁膜１０４と下層配線１０３との熱膨張係
数の相違に起因するＡｌＣｕ膜１０３Ｃ中での引っ張り
応力を低減することができ、その結果、ＳＭ耐性及びＥ
Ｍ耐性が向上するからである。
に、ウェハ温度が４５０℃以下になるように、ウェハを
冷却することによって、配線及びプラグを含む経路の抵
抗の増大を抑制することができる。これは、ＣＶＤ後に
おける層間絶縁膜１０４と下層配線１０３との熱膨張係
数の相違に起因するＡｌＣｕ膜１０３Ｃ中での引っ張り
応力を低減することができ、その結果、ＳＭ耐性及びＥ
Ｍ耐性が向上するからである。
【００６９】第２に、下層配線１０３におけるＡｌＣｕ
膜１０３ＣとＴｉＮ膜１０３Ｅとの間に介在させるＴｉ
膜の厚みを１５ｎｍ以下にすることで、Ｔｉ膜とＡｌＣ
ｕ膜１０３Ｃとの反応によってＡｌ3 Ｔｉ層１０３Ｄが
発生することに起因するＡｌＣｕ膜１０３ＣのＥＭ耐性
の悪化を抑制することができる。なお、Ａｌ3 Ｔｉ層１
０３Ｄの存在によって、ＡｌＣｕ膜１０３ＣとＴｉＮ膜
１０３Ｅとの界面における原子間距離のミスマッチを小
さくして、界面の歪を低減することができ、その結果、
ＡｌＣｕ膜１０３ＣとＴｉＮ膜１０３Ｅとの界面に沿っ
たＡｌ原子の移動を抑制でき、ＥＭ耐性を向上させるこ
とができる。よって、製造工程において、ＡｌＣｕ膜１
０３ＣとＴｉＮ膜１０３Ｅとの間にＴｉ膜を介在させて
おいてＡｌ3 Ｔｉ層１０３Ｄを生ぜしめておくことが好
ましい。上述のように、このＴｉ膜の厚みが薄いときに
はすべてのＴｉ膜がＡｌ3 ＴＩ層１０３Ｄに変化するこ
とになり、比較的厚いときには一部にＴｉ膜が残存する
ことになるが、いずれでもよいものとする。すなわち、
Ｔｉ膜が存在し、かつ、その厚みが１５ｎｍ以下であれ
ば、Ｔｉ膜を設けないときよりもＥＭ耐性が向上するか
らである。
膜１０３ＣとＴｉＮ膜１０３Ｅとの間に介在させるＴｉ
膜の厚みを１５ｎｍ以下にすることで、Ｔｉ膜とＡｌＣ
ｕ膜１０３Ｃとの反応によってＡｌ3 Ｔｉ層１０３Ｄが
発生することに起因するＡｌＣｕ膜１０３ＣのＥＭ耐性
の悪化を抑制することができる。なお、Ａｌ3 Ｔｉ層１
０３Ｄの存在によって、ＡｌＣｕ膜１０３ＣとＴｉＮ膜
１０３Ｅとの界面における原子間距離のミスマッチを小
さくして、界面の歪を低減することができ、その結果、
ＡｌＣｕ膜１０３ＣとＴｉＮ膜１０３Ｅとの界面に沿っ
たＡｌ原子の移動を抑制でき、ＥＭ耐性を向上させるこ
とができる。よって、製造工程において、ＡｌＣｕ膜１
０３ＣとＴｉＮ膜１０３Ｅとの間にＴｉ膜を介在させて
おいてＡｌ3 Ｔｉ層１０３Ｄを生ぜしめておくことが好
ましい。上述のように、このＴｉ膜の厚みが薄いときに
はすべてのＴｉ膜がＡｌ3 ＴＩ層１０３Ｄに変化するこ
とになり、比較的厚いときには一部にＴｉ膜が残存する
ことになるが、いずれでもよいものとする。すなわち、
Ｔｉ膜が存在し、かつ、その厚みが１５ｎｍ以下であれ
ば、Ｔｉ膜を設けないときよりもＥＭ耐性が向上するか
らである。
【００７０】第３に、層間絶縁膜１０４にＦＳＧ膜１０
４Ａの上方を覆うＳｉＯＮ膜１０４Ｃを設けることによ
り、ＦＳＧ膜１０４Ａからフッ素（Ｆ）が上方に拡散し
て上層配線１０８の剥がれを生じるのを確実に防止する
ことができる。本実施形態のように、層間絶縁膜１０４
のうち下層配線１０３間を埋める部分を、フッ素（Ｆ）
をシリコン酸化膜の網目構造に組み入れたＦＳＧ膜１０
４Ａとすることにより、層間絶縁膜１０４の誘電率を低
下させて配線容量の低減を図ることができる。このと
き、高密度プラズマＣＶＤによりＦＳＧ膜を堆積するこ
とで、高濃度のイオンの照射によってフッ素をＳｉＯ2
中に押し込んでいくことができ、ＦＳＧ膜１０４Ａ中に
高濃度のフッ素を含ませることができる。つまり、高濃
度プラズマＣＶＤによって、酸化膜のエッジの削りによ
る下地に対するカバレッジの向上効果とフッ素濃度の増
大効果とが得られる。ところが、高密度プラズマＣＶＤ
処理中のウェハ温度を４５０℃以下に抑制することによ
り、ＦＳＧ膜１０４Ａ中のＳｉＯ2 の網目中に組み込ま
れないで遊離した状態のフッ素の数が増大する。そこ
で、層間絶縁膜１０４の最上部にＳｉＯＮ膜１０４Ｃを
設けることで、層間絶縁膜１０４のトータルの誘電率の
低下による配線容量の低減と、上層配線の流れの防止と
を図ることができる。
４Ａの上方を覆うＳｉＯＮ膜１０４Ｃを設けることによ
り、ＦＳＧ膜１０４Ａからフッ素（Ｆ）が上方に拡散し
て上層配線１０８の剥がれを生じるのを確実に防止する
ことができる。本実施形態のように、層間絶縁膜１０４
のうち下層配線１０３間を埋める部分を、フッ素（Ｆ）
をシリコン酸化膜の網目構造に組み入れたＦＳＧ膜１０
４Ａとすることにより、層間絶縁膜１０４の誘電率を低
下させて配線容量の低減を図ることができる。このと
き、高密度プラズマＣＶＤによりＦＳＧ膜を堆積するこ
とで、高濃度のイオンの照射によってフッ素をＳｉＯ2
中に押し込んでいくことができ、ＦＳＧ膜１０４Ａ中に
高濃度のフッ素を含ませることができる。つまり、高濃
度プラズマＣＶＤによって、酸化膜のエッジの削りによ
る下地に対するカバレッジの向上効果とフッ素濃度の増
大効果とが得られる。ところが、高密度プラズマＣＶＤ
処理中のウェハ温度を４５０℃以下に抑制することによ
り、ＦＳＧ膜１０４Ａ中のＳｉＯ2 の網目中に組み込ま
れないで遊離した状態のフッ素の数が増大する。そこ
で、層間絶縁膜１０４の最上部にＳｉＯＮ膜１０４Ｃを
設けることで、層間絶縁膜１０４のトータルの誘電率の
低下による配線容量の低減と、上層配線の流れの防止と
を図ることができる。
【００７１】また、本実施形態における下層配線１０３
の下方に、絶縁膜１０２を挟んでより下層の配線がある
場合には、ＦＳＧ膜１０４Ａ，下層配線１０３と、絶縁
膜１０２との間にもＳｉＯＮ膜が存在することにより、
下層配線１０３の剥がれを防止できることになる。よっ
て、層間絶縁膜１０４のＦＳＧ膜１０４Ａの下方にもＳ
ｉＯＮ膜が設けられることが好ましい。
の下方に、絶縁膜１０２を挟んでより下層の配線がある
場合には、ＦＳＧ膜１０４Ａ，下層配線１０３と、絶縁
膜１０２との間にもＳｉＯＮ膜が存在することにより、
下層配線１０３の剥がれを防止できることになる。よっ
て、層間絶縁膜１０４のＦＳＧ膜１０４Ａの下方にもＳ
ｉＯＮ膜が設けられることが好ましい。
【００７２】ただし、本実施形態におけるＳｉＯＮ膜１
０４Ｃに代えて、フッ素の拡散阻止機能を有する他の材
料からなる膜を設けてもよい。
０４Ｃに代えて、フッ素の拡散阻止機能を有する他の材
料からなる膜を設けてもよい。
【００７３】本実施形態においては、Ｓｉ基板を利用し
たトランジスタ等の半導体素子が下層配線の下方に設け
られているが、本発明はかかる実施形態に限定されるも
のではなく、半導体以外の材料により構成される機能素
子が設けられる電子デバイスの多層配線構造全体に適用
することができる。その場合にも、本実施形態で説明し
たのと同様の効果を発揮することができる。
たトランジスタ等の半導体素子が下層配線の下方に設け
られているが、本発明はかかる実施形態に限定されるも
のではなく、半導体以外の材料により構成される機能素
子が設けられる電子デバイスの多層配線構造全体に適用
することができる。その場合にも、本実施形態で説明し
たのと同様の効果を発揮することができる。
【００７４】
【発明の効果】本発明の多層配線構造及びその製造方法
によると、高密度プラズマＣＶＤ法により、基板を冷却
しながら、下層配線を埋めるフッ素含有酸化膜を形成す
るとともに、その上方にＳｉとＮとを含む絶縁膜を設け
ることで、ＳＭ耐性とＥＭ耐性とを高めつつ、フッ素の
上方拡散に起因する上層配線の剥がれを防止することが
できる。また、下層配線の形成時には、厚みが１５ｎｍ
以下のＴｉ膜とＡｌＣｕ膜との反応により形成されたＡ
ｌ3 Ｔｉ層をアルミニウム合金膜とＴｉＮ膜の界面に形
成することにより、ＥＭ耐性を高めることができる。さ
らに、工程数の増加を招くことなく確実に製造すること
ができ、コストメリットも大きい。
によると、高密度プラズマＣＶＤ法により、基板を冷却
しながら、下層配線を埋めるフッ素含有酸化膜を形成す
るとともに、その上方にＳｉとＮとを含む絶縁膜を設け
ることで、ＳＭ耐性とＥＭ耐性とを高めつつ、フッ素の
上方拡散に起因する上層配線の剥がれを防止することが
できる。また、下層配線の形成時には、厚みが１５ｎｍ
以下のＴｉ膜とＡｌＣｕ膜との反応により形成されたＡ
ｌ3 Ｔｉ層をアルミニウム合金膜とＴｉＮ膜の界面に形
成することにより、ＥＭ耐性を高めることができる。さ
らに、工程数の増加を招くことなく確実に製造すること
ができ、コストメリットも大きい。
【図１】本発明の実施形態に係る多層配線構造の断面図
である。
である。
【図２】（ａ）〜（ｃ）は、本発明の実施形態に係る多
層配線構造の製造方法の各工程を示す断面図である。
層配線構造の製造方法の各工程を示す断面図である。
【図３】本発明の実施形態で用いた高密度プラズマＣＶ
Ｄ装置の断面図である。
Ｄ装置の断面図である。
【図４】ＨＤＰ−ＣＶＤ装置中の静電チャックステージ
の平面図である。
の平面図である。
【図５】ＥＭ平均故障時間のＦＳＧ膜成膜時におけるウ
ェハ温度依存性を示すデータである。
ェハ温度依存性を示すデータである。
【図６】本発明の実施形態に係る多層配線構造の製造方
法において、ＦＳＧ成膜条件を説明する断面図である。
法において、ＦＳＧ成膜条件を説明する断面図である。
【図７】、ＡｌＣｕ膜とＡｌＮ膜との間に介在させたＴ
ｉ膜の厚みとＥＭ平均故障時間との関係を示すデータで
ある。
ｉ膜の厚みとＥＭ平均故障時間との関係を示すデータで
ある。
【図８】ＦＳＧ膜の成膜時におけるウェハ温度と上述の
ヴィアチェーンの抵抗上昇率との関係を示す図である。
ヴィアチェーンの抵抗上昇率との関係を示す図である。
【図９】本発明の実施形態において用いたアモルファス
回復量とウェハ温度との相関関係を示す図である
回復量とウェハ温度との相関関係を示す図である
【図１０】本発明の実施形態の成膜時におけるウェハ温
度の経時変化を示すデータである。
度の経時変化を示すデータである。
【図１１】（ａ）〜（ｃ）は、従来例に係る多層配線構
造の製造方法の各工程を示す断面図である。
造の製造方法の各工程を示す断面図である。
【図１２】（ａ），（ｂ）は、本発明の実施形態におけ
る耐ＥＭ試験に用いたヴィアチェーンの構造を示す平面
図、及びXII-XII 線における断面図である。
る耐ＥＭ試験に用いたヴィアチェーンの構造を示す平面
図、及びXII-XII 線における断面図である。
１０１ Ｓｉ基板 １０２ 絶縁膜 １０３Ａ Ｔｉ膜 １０３Ｂ ＴｉＮ膜 １０３Ｃ ＡｌＣｕ膜 １０３Ｄ Ａｌ3 Ｔｉ層 １０３Ｅ ＴｉＮ膜 １０３ 下層配線 １０４Ａ ＦＳＧ膜 １０４Ｂ プラズマ酸化膜 １０４Ｃ ＳｉＯＮ膜 １０４ 層間絶縁膜 １０５Ａ Ｔｉ膜 １０５Ｂ ＴｉＮ膜 １０５ 密着層 １０６ Ｗ膜 １０７ Ｗプラグ １０８Ａ Ｔｉ膜 １０８Ｂ ＴｉＮ膜 １０８Ｃ ＡｌＣｕ膜 １０８Ｄ Ａｌ３Ｔｉ層 １０８Ｅ ＴｉＮ膜 １０８ 上層配線
フロントページの続き (72)発明者 上田 聡 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 百島 孝 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 佐々木 智幸 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 4M104 AA01 BB14 CC01 DD15 DD16 DD18 DD23 DD78 DD83 FF13 FF22 HH01 HH02 HH09 5F033 HH09 HH10 HH18 HH33 JJ18 JJ19 JJ33 KK09 KK10 KK18 KK33 MM08 MM14 NN06 NN07 NN13 NN17 PP04 PP06 PP15 QQ09 QQ11 QQ12 QQ37 QQ48 QQ69 QQ73 QQ74 QQ94 RR04 RR08 RR11 SS01 SS02 SS04 SS15 SS17 WW02 WW03 XX05 XX06 XX14 XX19 XX24
Claims (10)
- 【請求項１】 基板の下地絶縁膜の上に設けられ少なく
ともアルミニウム合金膜を含む下層配線と、 上記下地絶縁膜及び下層配線を覆う層間絶縁膜と、 上記層間絶縁膜を貫通して上記下層配線に到達するヴィ
アコンタクトを埋める導体材料からなるプラグと、 上記プラグに接続されて上記層間絶縁膜の上に延びる上
層配線とを備え、 上記層間絶縁膜のうち少なくとも上記下層配線間を埋め
る部分はフッ素を含む酸化膜であり、 上記層間絶縁膜のうち上記フッ素を含む酸化膜の上方に
位置する部分は、Ｓｉ及びＮを含む絶縁膜であることを
特徴とする多層配線構造。 - 【請求項２】 請求項１記載の多層配線構造において、 上記層間絶縁膜と上記絶縁膜との間にＳｉ及びＮを含む
もう一つの絶縁膜を備えていることを特徴とする多層配
線構造。 - 【請求項３】 基板上の下地絶縁膜の上に設けられた下
層配線と、 上記下地絶縁膜及び下層配線を覆う層間絶縁膜と、 上記層間絶縁膜を貫通して上記下層配線に到達するヴィ
アコンタクトを埋める導体材料からなるプラグと、 上記プラグに接続されて上記層間絶縁膜の上に延びる上
層配線とを備え、 上記下層配線は、アルミニウム合金膜の上に設けられた
ＴｉＮ膜を有し、 上記プラグは、上記ＴｉＮ膜を貫通して上記アルミニウ
ム合金膜と接触していることを特徴とする多層配線構
造。 - 【請求項４】 請求項３記載の多層配線構造において、 上記プラグは、下層膜となるＴｉ膜と上層膜となるＴｉ
Ｎ膜とが積層してなる密着層と、該密着層に包まれるＷ
層とにより構成されていることを特徴とする多層配線構
造。 - 【請求項５】 基板の下地絶縁膜の上にアルミニウム合
金膜を含む下層配線を形成する工程（ａ）と、 上記下地絶縁膜及び下層配線の上に、層間絶縁膜を形成
する工程（ｂ）と、 上記層間絶縁膜を貫通して上記下層配線に到達するヴィ
アコンタクトを形成する工程（ｃ）と、 上記ヴィアコンタクトに導体膜を埋め込んでなるプラグ
を形成する工程（ｄ）と、 上記プラグに接続されて層間絶縁膜の上に延びる上層配
線を形成する工程（ｅ）とを含み、 上記工程（ｂ）において、上記層間絶縁膜のうち少なく
とも上記下層配線間を埋める部分を形成する際には、上
記基板の裏面に冷却用ガスを吹き付けながら高密度プラ
ズマＣＶＤを行なって、フッ素を含む酸化膜を形成する
ことを特徴とする多層配線構造の製造方法。 - 【請求項６】 請求項５記載の多層配線構造の製造方法
において、 上記冷却用ガスを吹き付けて高密度プラズマＣＶＤを行
なう際には、基板温度を４５０℃以下にすることを特徴
とする多層配線構造の製造方法。 - 【請求項７】 請求項５又は６記載の多層配線構造の製
造方法において、 上記工程（ｂ）では、上記フッ素を含む酸化膜の上方を
覆うＳｉとＮとを含む絶縁膜を形成することを特徴とす
る多層配線構造の製造方法。 - 【請求項８】 請求項５〜７のうちいずれか１つに記載
の多層配線構造の製造方法において、 上記工程（ａ）の前に、下地絶縁膜の上に、ＳｉとＮと
を含む絶縁膜を形成することを特徴とする多層配線構造
の製造方法。 - 【請求項９】 基板の下地絶縁膜の上にアルミニウム合
金膜を形成する工程（ａ）と、 上記アルミニウム合金膜の上に、厚みが１５ｎｍ以下の
Ｔｉ膜を形成する工程（ｂ）と、 上記Ｔｉ膜の上にＴｉＮ膜を形成する工程（ｃ）と、 上記アルミニウム合金膜，Ｔｉ膜及びＴｉＮ膜をパター
ニングして下層配線を形成する工程（ｄ）と、 高密度プラズマＣＶＤ法により、上記下地絶縁膜及び下
層配線の上に層間絶縁膜を形成する工程（ｅ）と、 上記層間絶縁膜及び下層配線中のＴｉＮ膜及びＴｉ膜を
貫通して上記アルミニウム合金膜に到達するヴィアコン
タクトを形成する工程（ｆ）と、 上記ヴィアコンタクトに導体膜を埋め込んでなるプラグ
を形成する工程（ｇ）と、 上記プラグに接続されて層間絶縁膜の上に延びる上層配
線を形成する工程（ｈ）とを含む多層配線構造の製造方
法。 - 【請求項１０】 請求項９記載の多層配線構造の製造方
法において、 上記工程（ｇ）では、ヴィアコンタクト内に下層膜とな
るＴｉ膜と上層膜となるＴｉＮ膜とが積層してなる密着
層を堆積してから、上記密着層に包まれるＷ層を形成す
ることを特徴とする多層配線構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32773599A JP2001144180A (ja) | 1999-11-18 | 1999-11-18 | 多層配線構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32773599A JP2001144180A (ja) | 1999-11-18 | 1999-11-18 | 多層配線構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144180A true JP2001144180A (ja) | 2001-05-25 |
Family
ID=18202407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32773599A Pending JP2001144180A (ja) | 1999-11-18 | 1999-11-18 | 多層配線構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144180A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002046810A1 (en) * | 2000-12-08 | 2002-06-13 | Sony Corporation | Semiconductor device and method for manufacture thereof |
| JP2005085929A (ja) * | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| KR100650904B1 (ko) | 2005-12-29 | 2006-11-28 | 동부일렉트로닉스 주식회사 | 알루미늄 배선 형성 방법 |
| JP2011023449A (ja) * | 2009-07-14 | 2011-02-03 | Renesas Electronics Corp | 半導体装置 |
| CN103361621A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 一种用于沉积厚铝铜薄膜层的方法 |
-
1999
- 1999-11-18 JP JP32773599A patent/JP2001144180A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002046810A1 (en) * | 2000-12-08 | 2002-06-13 | Sony Corporation | Semiconductor device and method for manufacture thereof |
| US6856018B2 (en) | 2000-12-08 | 2005-02-15 | Sony Corporation | Semiconductor device and method of manufacture thereof |
| US6989330B2 (en) | 2000-12-08 | 2006-01-24 | Sony Corporation | Semiconductor device and method of manufacture thereof |
| JP2005085929A (ja) * | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JP4623949B2 (ja) * | 2003-09-08 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| KR100650904B1 (ko) | 2005-12-29 | 2006-11-28 | 동부일렉트로닉스 주식회사 | 알루미늄 배선 형성 방법 |
| JP2011023449A (ja) * | 2009-07-14 | 2011-02-03 | Renesas Electronics Corp | 半導体装置 |
| CN103361621A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 一种用于沉积厚铝铜薄膜层的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7833901B2 (en) | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer | |
| US6255217B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| US7416985B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication method thereof | |
| US7888741B2 (en) | Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same | |
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| US7612452B2 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
| US7119441B2 (en) | Semiconductor interconnect structure | |
| TWI402887B (zh) | 用以整合具有改良可靠度之超低ｋ介電質之結構與方法 | |
| US6252303B1 (en) | Intergration of low-K SiOF as inter-layer dielectric | |
| US5850102A (en) | Semiconductor device having a second insulating layer which includes carbon or fluorine at a density lower than a first insulating layer | |
| US7193325B2 (en) | Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects | |
| US7176571B2 (en) | Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure | |
| US6764774B2 (en) | Structures with improved adhesion to Si and C containing dielectrics and method for preparing the same | |
| US7145241B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication process thereof | |
| US7022602B2 (en) | Nitrogen-enriched low-k barrier layer for a copper metallization layer | |
| US20080293230A1 (en) | Method of manufacturing a semiconductor device | |
| US7579277B2 (en) | Semiconductor device and method for fabricating the same | |
| US20080054454A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2004235548A (ja) | 半導体装置およびその製造方法 | |
| JP2004253791A (ja) | 絶縁膜およびそれを用いた半導体装置 | |
| US7186640B2 (en) | Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics | |
| US20040251550A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7091609B2 (en) | Semiconductor devices including an alloy layer and a wetting layer on an interlayer dielectric | |
| JP2001144180A (ja) | 多層配線構造及びその製造方法 | |
| JP5217272B2 (ja) | 配線の形成方法及び半導体装置の製造方法 |