KR100650904B1 - 알루미늄 배선 형성 방법 - Google Patents

알루미늄 배선 형성 방법 Download PDF

Info

Publication number
KR100650904B1
KR100650904B1 KR1020050133207A KR20050133207A KR100650904B1 KR 100650904 B1 KR100650904 B1 KR 100650904B1 KR 1020050133207 A KR1020050133207 A KR 1020050133207A KR 20050133207 A KR20050133207 A KR 20050133207A KR 100650904 B1 KR100650904 B1 KR 100650904B1
Authority
KR
South Korea
Prior art keywords
film
titanium
aluminum
module
titanium film
Prior art date
Application number
KR1020050133207A
Other languages
English (en)
Inventor
김덕중
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133207A priority Critical patent/KR100650904B1/ko
Application granted granted Critical
Publication of KR100650904B1 publication Critical patent/KR100650904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 알루미늄 배선 형성 방법에 관한 것으로, 상대적으로 낮은 진공도를 가지는 제1 모듈의 제1 증착 챔버에서 하부 티타늄막을 증착한 후, 상대적으로 높은 진공도를 가지는 제2 모듈의 제2 증착 챔버에서 하부 티타늄막 위로 알루미늄구리막을 증착하고, 제2 모듈의 제3 증착 챔버에서 알루미늄구리막 위로 상부 티타늄막과 질화티타늄막을 차례로 증착한다. 하부 티타늄막의 표면에는 불순물들이 흡착되어 존재하며, 불순물들은 하부 티타늄막의 티타늄과 알루미늄구리막의 알루미늄구리가 상호 확산하고 화학반응하는 것을 방해하여 티타늄알루미늄막의 생성을 억제시킨다. 따라서 안정적으로 낮은 저항을 가지는 알루미늄구리막의 두께를 확보할 수 있고, 전체적인 배선 저항을 감소시킬 수 있으며, 인장 응력에 의한 배선 내부의 보이드 발생도 방지할 수 있다.
알루미늄구리막, 티타늄막, 티타늄질화막, 티타늄알루미늄막, 증착 모듈, 진공도, 불순물

Description

알루미늄 배선 형성 방법{Method of Forming Aluminum Line}
도 1a와 도 1b는 종래 기술에서의 알루미늄 배선 형성 방법을 보여주는 모식도.
도 2a와 도 2b는 본 발명에 따른 알루미늄 배선 형성 방법을 보여주는 모식도.
<도면에 사용된 참조 번호의 설명>
11, 21: 하부 티타늄막 12, 22: 알루미늄구리막
13, 23: 상부 티타늄막 14, 24: 질화티타늄막
15: 티타늄알루미늄막 16: 보이드
27: 불순물
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 알루미늄 배선 공정에서 알루미늄구리막과 하부 티타늄막 사이 계면에서의 티타늄알루미늄 생성을 억제하여 후속 불량들을 방지할 수 있는 알루미늄 배선 형성 방법에 관한 것이다.
최근 들어 구리(Cu)를 이용한 배선 기술이 활발히 연구되고 있고 실제 적용 폭을 넓혀가고 있지만, 공정비용 측면이나 수율 측면에서는 아직도 개선의 여지가 많은 실정이다. 따라서 메모리 제품 등에서는 아직까지 알루미늄(Al)을 배선 물질로 이용하는 것이 일반적이다.
서브-마이크론(sub-micron) 이하의 알루미늄 배선 공정에서는 전자이동(elecromigration; EM)에 대한 내성을 높여주고자 티타늄/알루미늄구리/티타늄/질화티타늄(Ti/AlCu/Ti/TiN) 적층 구조를 사용되고 있다. 티타늄막(Ti)은 주로 알루미늄구리막(AlCu)과 층간절연막(IMD 또는 ILD) 간의 접착력을 보완하기 위해, 질화티타늄막(TiN)은 반사방지막(ARC) 역할을 위해 형성된다.
그런데 후속 열처리 공정을 거치면서 알루미늄구리막과 티타늄막 사이의 계면에는 티타늄알루미늄(TiAlx)이 생성된다. 이러한 티타늄알루미늄 생성물은 알루미늄구리막의 두께를 감소시키고 강한 인장 응력(tensile stress)을 유도하여 배선 저항을 증가시키고 보이드(void)를 유발한다.
이하, 도 1a와 도 1b를 참조하여 종래 기술에서의 알루미늄 배선 형성 방법을 설명한다.
도 1a를 참조하면, 하부 티타늄막(11), 알루미늄구리막(12), 상부 티타늄막(13), 질화티타늄막(14)이 차례로 증착된다. 증착 공정은 모두 동일한 증착 모듈에 설치된 고진공(10-8Torr 이하) 챔버들을 이용하여 연속적으로 진행된다. 이때, 하부 티타늄막(11)은 매우 순수한 상태에서 알루미늄구리막(12)과 접촉하게 되고, 하부 티타늄막(11)과 알루미늄구리막(12)의 계면도 매우 순수한 상태를 가지게 된다.
따라서 후속 열처리 공정이 진행될 때, 하부 티타늄막(11)의 티타늄과 알루미늄구리막(12)의 알루미늄구리가 상호 확산하면서 고상(solid state) 화학반응에 의해 티타늄알루미늄 화합물을 형성하게 된다. 이에 따라 하부 티타늄막(11)과 알루미늄구리막(12)이 소모되면서, 도 1b에 도시된 바와 같이 티타늄알루미늄막(15)이 생성된다. 생성된 티타늄알루미늄막(15)은 알루미늄구리막(12)의 두께를 감소시키고 배선 저항을 증가시킨다. 한편, 티타늄알루미늄막(15)이 생성될 때 전체 배선이 수축하게 되며, 이때의 수축은 강한 인장 응력을 유도하여 배선 내 보이드(16) 발생의 원인이 된다.
다시 도 1a를 참조하면, 동일한 현상이 상부 티타늄막(13)과 알루미늄구리막(12) 사이에서도 나타날 수 있다. 그러나 상부 티타늄막(13)의 경우는 티타늄질화막(14)과 한 챔버 안에서 동시에 증착함으로써 티타늄알루미늄의 생성을 줄일 수 있다. 동시 증착에 의하여 상부 티타늄막(13)은 순수한 상태가 아닌 티타늄질화막에 가까운 상태로 증착되고, 이는 티타늄알루미늄의 생성을 방해하기 때문이다.
하부 티타늄막(11)도 이러한 방식으로 증착하는 것을 고려할 수 있으나, 하부 티타늄막(11)의 증착 공정에 티타늄질화물을 이용하면 알루미늄구리막(12)의 조직구조에 나쁜 영향을 미쳐 전자이동 특성을 저해하게 된다. 하부 티타늄막(11)의 두께를 줄여 티타늄알루미늄의 생성량을 최소화하는 것도 고려할 수 있다. 그러나 하부 티타늄막(11)은 알루미늄의 결정 방향을 (111)로 유도하기 위하여 적어도 10㎚의 두께가 필요하다.
따라서 본 발명의 목적은 알루미늄구리막과 하부 티타늄막 사이의 계면에서 티타늄알루미늄이 생성되는 것을 억제함으로써, 알루미늄구리막의 두께 감소, 배선 저항 증가, 인장 응력에 의한 보이드 발생 등의 불량들을 방지할 수 있는 알루미늄 배선 형성 방법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성을 가지는 알루미늄 배선 형성 방법을 제공한다.
본 발명에 따른 알루미늄 배선 형성 방법은, 상대적으로 낮은 진공도를 가지는 제1 모듈의 제1 증착 챔버에서 하부 티타늄막을 증착하는 단계; 상대적으로 높은 진공도를 가지는 제2 모듈의 제2 증착 챔버에서 하부 티타늄막 위로 알루미늄구리막을 증착하는 단계; 제2 모듈의 제3 증착 챔버에서 알루미늄구리막 위로 상부 티타늄막과 질화티타늄막을 차례로 증착하는 단계를 포함하여 구성되며, 특히 하부 티타늄막의 표면에는 불순물들이 흡착되어 존재하며, 불순물들은 하부 티타늄막의 티타늄과 알루미늄구리막의 알루미늄구리가 상호 확산하고 화학반응하는 것을 방해하여 티타늄알루미늄막의 생성을 억제시키는 것을 특징으로 한다.
본 발명의 알루미늄 배선 형성 방법에서, 예컨대 제1 모듈의 진공도는 10-7Torr 이하이고, 제2 모듈의 진공도는 10-8Torr 이하이다. 또한, 상부 티타늄막의 증착 단계는 타겟 표면이 질화티타늄인 상태에서 아르곤 가스만 주입하여 타겟 표 면의 질화티타늄이 그대로 증착되도록 할 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 2a와 도 2b는 본 발명에 따른 알루미늄 배선 형성 방법을 보여주는 모식도이다.
도 2a를 참조하면, 먼저 하부 티타늄막(21)을 증착한다. 하부 티타늄막(21)의 증착 공정은 이후의 증착 공정을 수행하는 증착 모듈과 다른 모듈의 챔버에서 진행한다. 즉, 이후의 증착 공정은 고진공(10-8Torr 이하) 상태의 모듈(예컨대 스퍼터링 장비의 트랜스퍼 모듈(transfer module))에 설치된 챔버에서 진행하는 반면, 하부 티타늄막(21)의 증착 공정은 상대적으로 낮은 진공(10-7Torr 이하) 상태의 모듈(예컨대 스퍼터링 장비의 버퍼 모듈(buffer module))에 설치된 챔버에서 진행한다.
이렇게 상대적으로 진공도가 낮은 모듈에서 하부 티타늄막(21)의 증착 공정을 진행하면, 공정 후 이동 과정에서 하부 티타늄막(21)의 표면에는 상대적으로 많은 양의 불순물(27)들이 흡착하게 된다.
이어서, 도 2b를 참조하면, 불순물(27)들이 흡착된 하부 티타늄막(21) 위로 알루미늄구리막(22), 상부 티타늄막(23), 질화티타늄막(24)을 차례로 증착한다. 증착 공정은 동일한 고진공 상태의 모듈 내에서 진행하며, 특히 상부 티타늄막(23)의 증착 공정과 질화티타늄막(24)의 증착 공정은 동일 모듈, 동일 챔버 안에서 인-시튜(in-situ)로 진행한다.
예컨대, 상부 티타늄막(23)의 증착 공정은 스퍼터링 타겟(sputtering target) 표면이 질화티타늄인 상태에서 아르곤(Ar) 가스만 주입하여 타겟 표면의 질화티타늄이 그대로 증착되도록 함으로써, 순수 티타늄(pure Ti)이 아닌 거의 질화티타늄에 가까운 비순수 티타늄(impure Ti)을 증착한다.
후속 열처리 공정이 진행되는 동안, 하부 티타늄막(21)의 표면에 존재하는 불순물(27)은 티타늄과 알루미늄구리의 확산 및 화학반응을 방해하여 티타늄알루미늄막의 생성을 감소시키게 된다.
이상 설명한 바와 같이, 본 발명에 따른 알루미늄 배선 형성 방법은 하부 티타늄막의 증착 공정을 상대적으로 진공도가 낮은 챔버에서 별도로 진행하여 하부 티타늄막의 표면에 불순물들이 흡착되도록 고의적으로 유도한다. 하부 티타늄막 표면의 불순물은 티타늄과 알루미늄구리의 확산 및 화학반응을 방해하여 하부 티타늄 막과 알루미늄구리막 사이의 계면에서 티타늄알루미늄막이 생성되는 것을 억제한다.
따라서 안정적으로 낮은 저항을 가지는 알루미늄구리막의 두께를 확보할 수 있고, 전체적인 배선 저항을 감소시킬 수 있으며, 인장 응력에 의한 배선 내부의 보이드 발생도 방지할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (4)

  1. 상대적으로 낮은 진공도를 가지는 제1 모듈의 제1 증착 챔버에서 하부 티타늄막을 증착하는 단계;
    상대적으로 높은 진공도를 가지는 제2 모듈의 제2 증착 챔버에서 상기 하부 티타늄막 위로 알루미늄구리막을 증착하는 단계; 및
    상기 제2 모듈의 제3 증착 챔버에서 상기 알루미늄구리막 위로 상부 티타늄막과 질화티타늄막을 차례로 증착하는 단계;
    를 포함하며, 상기 하부 티타늄막의 표면에는 불순물들이 흡착되어 존재하며, 상기 불순물들은 상기 하부 티타늄막의 티타늄과 상기 알루미늄구리막의 알루미늄구리가 상호 확산하고 화학반응하는 것을 방해하여 티타늄알루미늄막의 생성을 억제시키는 것을 특징으로 하는 알루미늄 배선 형성 방법.
  2. 제1항에 있어서,
    상기 제1 모듈의 진공도는 10-7Torr 이하인 것을 특징으로 하는 알루미늄 배선 형성 방법.
  3. 제1항에 있어서,
    상기 제2 모듈의 진공도는 10-8Torr 이하인 것을 특징으로 하는 알루미늄 배 선 형성 방법.
  4. 제1항에 있어서,
    상기 상부 티타늄막의 증착 단계는 타겟 표면이 질화티타늄인 상태에서 아르곤 가스만 주입하여 타겟 표면의 질화티타늄이 그대로 증착되도록 하는 것임을 특징으로 하는 알루미늄 배선 형성 방법.
KR1020050133207A 2005-12-29 2005-12-29 알루미늄 배선 형성 방법 KR100650904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133207A KR100650904B1 (ko) 2005-12-29 2005-12-29 알루미늄 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133207A KR100650904B1 (ko) 2005-12-29 2005-12-29 알루미늄 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100650904B1 true KR100650904B1 (ko) 2006-11-28

Family

ID=37713995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133207A KR100650904B1 (ko) 2005-12-29 2005-12-29 알루미늄 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100650904B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755147B1 (ko) * 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100913321B1 (ko) 2007-12-05 2009-08-20 주식회사 동부하이텍 반도체 소자 제조 방법
US11410450B2 (en) 2018-04-17 2022-08-09 Samsung Electronics Co., Ltd. Method for manufacturing an electronic device including multiple fixing members to fix a biometric sensor to a display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036191A (ko) * 1995-08-10 1999-05-25 포만 제프리 엘 개선된 일렉트로마이그레이션 신뢰도를 갖춘 집적회로용 금속상호접속 구조체
KR19990063767A (ko) * 1995-09-29 1999-07-26 피터 엔. 데트킨 전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층
JP2001144180A (ja) 1999-11-18 2001-05-25 Matsushita Electronics Industry Corp 多層配線構造及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036191A (ko) * 1995-08-10 1999-05-25 포만 제프리 엘 개선된 일렉트로마이그레이션 신뢰도를 갖춘 집적회로용 금속상호접속 구조체
KR19990063767A (ko) * 1995-09-29 1999-07-26 피터 엔. 데트킨 전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층
JP2001144180A (ja) 1999-11-18 2001-05-25 Matsushita Electronics Industry Corp 多層配線構造及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755147B1 (ko) * 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100913321B1 (ko) 2007-12-05 2009-08-20 주식회사 동부하이텍 반도체 소자 제조 방법
US11410450B2 (en) 2018-04-17 2022-08-09 Samsung Electronics Co., Ltd. Method for manufacturing an electronic device including multiple fixing members to fix a biometric sensor to a display

Similar Documents

Publication Publication Date Title
KR102646467B1 (ko) 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR100919808B1 (ko) 반도체소자의 텅스텐막 형성방법
JP5791167B2 (ja) サブストレイトの上に堆積する方法、サブストレイトの製造方法及び器具
US20060110921A1 (en) Methods for forming a structured tungsten layer and forming a semiconductor device using the same
US20050179141A1 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
TWI238452B (en) Method for formation of copper diffusion barrier film using aluminum
KR20010029842A (ko) 티타늄/질화티타늄 집적화 방법
KR100930428B1 (ko) 반도체 장치
US6664636B2 (en) Cu film deposition equipment of semiconductor device
US7067420B2 (en) Methods for forming a metal layer on a semiconductor
KR100650904B1 (ko) 알루미늄 배선 형성 방법
KR20020072875A (ko) 반도체 소자의 금속 배선 형성 방법
US20030216056A1 (en) Hydrogen barrier layer and method for fabricating semiconductor device having the same
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
JP4936602B2 (ja) 半導体素子の銅金属配線形成方法
US6734100B2 (en) Method of forming ruthenium thin film using plasma enhanced process
KR20150101380A (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
KR100788602B1 (ko) 반도체 소자 및 그 금속 배선 형성 방법
US20160315058A1 (en) Semiconductor device with advanced pad structure resistant to plasma damage and metnod for forming same
CN1414603A (zh) 化学汽相淀积生成TiN阻挡层的方法
KR100223332B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR20020056293A (ko) 반도체 소자의 금속배선 형성방법
JP2014241364A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee