KR20010029842A - 티타늄/질화티타늄 집적화 방법 - Google Patents

티타늄/질화티타늄 집적화 방법 Download PDF

Info

Publication number
KR20010029842A
KR20010029842A KR1020000035336A KR20000035336A KR20010029842A KR 20010029842 A KR20010029842 A KR 20010029842A KR 1020000035336 A KR1020000035336 A KR 1020000035336A KR 20000035336 A KR20000035336 A KR 20000035336A KR 20010029842 A KR20010029842 A KR 20010029842A
Authority
KR
South Korea
Prior art keywords
film
titanium
silicon
forming
intermediate layer
Prior art date
Application number
KR1020000035336A
Other languages
English (en)
Inventor
왕슐린
씨밍
랜도즈비피
창메이
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010029842A publication Critical patent/KR20010029842A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

막 처리 방법은 중간층을 가지는 집적화 티타늄/질화티타늄(Ti/TiN) 막 구조를 형성하는 단계를 구비한다. 중간층은 Si를 포함하는, 바람직하게는 티타늄 실리사이드(TiSix) 또는 다른 것들 중에서 TiSixOy와 같은 Si 및 Ti를 포함하는 재료를 구비한다. 중간층은 사염화티타늄(TiCl4)에 기초한 화학을 사용하여 후속의 TiN 적층시 화학적 어택으로부터 하부에 위치한 Ti 막을 보호한다. 본 방법은 훌륭한 TiN 단계 적용범위로 신뢰성있는 Ti/TiN 막 집적화가 달성되도록 한다. 예컨대, 막 구조는 집적 회로 제조에서 효과적인 장벽층으로서 사용될 수 있다.

Description

티타늄/질화티타늄 집적화 방법{METHOD OF TITANIUM/TITANIUM NITRIDE INTEGRATION}
본 발명은 박막 처리 방법에 관한 것이며, 보다 자세하게는 집적화된 티타늄/질화티타늄 막 구조를 형성하는 방법에 관한 것이다.
집적 회로의 제조에서, 질화티타늄막은 자주 금속 장벽층으로서 사용되어, 장벽층 아래의 하부에 위치한 재료로 금속이 확산하는 것을 방지한다. 이들 하부에 위치한 재료는 트랜지스터 게이트, 커패시터 유전체, 반도체 기판, 금속 라인 및 집적 회로에서 나타나는 다른 많은 구조를 형성한다.
예컨대, 전극이 트랜지스터 게이트 용으로 형성될 때, 확산 장벽은 종종 게이트 전극 및 전극의 접촉부로서 작용하는 금속 간에 형성된다. 확산 장벽은 폴리실리콘으로 구성될 수 있는 게이트 전극 재료로 금속이 확산되는 것을 방지한다. 이러한 금속 확산은, 트랜지스터의 특성을 변화시키거나, 동작할 수 없도록 할 것이므로, 바람직하지 않다. 예컨대, 티타늄/질화티타늄(Ti/TiN)의 조합은 자주 확산 장벽으로서 사용된다.
Ti/TiN 스택은 또한 트랜지스터의 소스 및 드레인으로의 접촉을 제공하도록 사용되어 왔다. 예컨대, 텅스텐(W) 플러그 처리에서, Ti 층은 실리콘(Si) 기판 상에 적층되어 Ti 층이 티타늄 실리사이드(TiSix)로 변환되어, Si와의 보다 낮은 접촉 저항을 제공한다. 이후, TiN 층은, 텅스텐 플러그가 형성되기 전에 TiSix층 상에 형성된다. 장벽 층인 것에 부가하여, TiN 층은, 1) W 적층시, 육플루오르화 텅스텐(WF6)으로 TiSix의 화학적 어택을 방지하며, 2) W 플러그의 접착을 촉진시기 위하여 접착층(glue layer)으로서 작용하는 2가지의 부가적인 기능을 한다.
Ti 및 TiN 막은 물리적 또는 화학 기상 증착으로 형성될 수 있다. Ti/TiN 조합층은 하나의 챔버에 Ti 막을 적층시키고, 이어서 Ti 막을 대기에 노출시키지 않고서 다른 챔버에서 TiN 막을 적층시킴으로써, 즉 집적화된 Ti/TiN 적층 처리에 의하여 복수의 챔버 "클러스터 수단(cluster tool)"에서 형성될 수 있다. 화학 증기 증착(CVD)을 사용하여 Ti 및 TiN 모두를 증착시키는 경우에서, 예컨대 사염화 티타늄(TiCl4)이, 서로 다른 반응 가스, 예컨대 플라즈마 상태에서의 Ti 증착용 수소(H2) 및 TiN 열 증착용 암모니아(NH3)와 반응하도록 허용될 때, Ti 및 TiN 막 모두를 형성하는 데 사용될 수 있다.
그러나, TiCl4에 기초한 화학이 이러한 집적화 Ti/TiN 막 적층 처리에 사용될 때, 신뢰성 문제가 발생된다. 특히, 집적화 Ti/TiN 스택 구조는, 예컨대 TiCl4또는 TiCl4로부터 발생하는 다른 재료로부터 유발될 수 있는 연무(haze)를 제거하거나 또는 나타내는 경향이 있어서 TiN 적층 이전에 Ti막을 화학적으로 어택한다.
그러므로, 종래 기술에서 향상된 막 특성을 가지는 Ti/TiN 처리 집적화의 방법이 필요하다.
본 발명은 티타늄(Ti) 및 질화티타늄(TiN) 막을 구비하는 막구조(즉, 막 스택)를 형성하는 방법에 관한 것이다. 특히, 본 방법은 Ti층 상에 실리콘(Si)을 포함하는, 바람직하게는 Si 및 Ti를 구비하는 중간 보호층을 형성하여, 상기 중간층 상에 TiN 층을 적층시키는 단계를 구비한다.
중간층은 티타늄 실리사이드(TiSix) 또는 다른 것들 중에서 TiSixOy를 포함하며 Ti 및 Si 간의 반응으로부터 생성된 다른 "합금된(alloyed)" 재료를 구비할 수 있다. 중간층은 TiCl4에 기초한 화학을 사용하는 후속의 TiN 층 적층시 화학적 어택으로부터 하부에 위치한 Ti 층을 보호한다.
TiSix를 구비하는 보호층은, 예컨대 Ti 층 상에 비결정 실리콘 또는 폴리실리콘막을 적층시키고, 상승된 온도에서 Si 및 Ti 막을 어닐링함으로써 형성된다. Si막 및 Ti층의 정상부 간의 반응은 Ti층 상에 보호층이 형성되도록 한다. 또는, 중간 보호층은 또한 사염화티타늄(TiCl4) 및 실란(SiH4) 간의 반응으로부터 TiSix를 직접 적층시킴으로써 형성될 수 있다.
TiN은 이어서, 중간층 상에, 예컨대 사염화티타늄(TiCl4) 및 암모니아(NH3) 간의 반응을 사용하여 형성된다. 중간층은 하부에 위치한 Ti층을 보호하여, TiN 적층시 Ti층의 화학적 어택이 경감된다. 본 발명은 하부에 위치한 구조에 걸쳐 등각(等角)의 TiN 층의 형성을 유발하며, 집적 회로 제조에서 신뢰성있는 Ti/TiN 처리 집적 회로로의 대안적인 접근을 제공한다.
본 발명은 첨부된 도면을 참조하여 다음의 상세한 설명을 고려함으로써 쉽게 이해될 수 있다.
이해를 돕기 위하여, 가능하다면 도면에 공통인 동일한 요소를 나타내도록 동일한 참조번호가 사용되었다.
도 1은 본 발명의 실행용으로 사용될 수 있는 장치를 개략적으로 설명한 도면이며,
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 막 처리의 서로 다른 단계에서의 기판의 개략적인 단면도이며,
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 막 처리의 서로 다른 단계에서의 기판의 개략적인 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 웨이퍼 처리 시스템 100 : 처리 챔버
102 : 진공 펌프 106 : 전원
110 : 제어 유닛 130 : 가스 패널
150 : 페디스털(pedestal) 170 : 히터 소자
172 : 온도 센서 190 : 반도체 웨이퍼
본 발명은 향상된 신뢰성을 가지는 Ti/TiN 스택 및 TiN 층의 양호한 단계 적용 범위(step coverage)를 야기하는 티타늄(Ti)/질화티타늄(TiN) 처리 집적화를 위한 방법이다.특히, 본 방법은 Ti 및 TiN 층 간에 실리콘(Si)을 구비하는, 바람직하게는 Si 및 Ti, 예컨대 티타늄 실리사이드(TiSix)를 구비하는 보호층 형성 단계를 구비한다. 중간 TiSix보호층의 사용은, 막 특성 및 단계 적용 범위 모두를 위하여 최적화된 처리 조건하에서 TiN 막이 형성되도록 한다. 일반적으로, 중간 보호층은 또한 TiSix외에, Ti 및 Si 간의 반응으로부터 생성된 TiSixOy같은 다른 재료 또는 Ti 및 Si 요소를 포함하는 다른 재료를 구비할 수 있다. 재료를 포함하는 이들 Si- 및 Ti-는 일반적으로 "Ti-Si 합금된" 재료로 칭할 것이다.
일실시예에서, Ti-Si 합금된 재료를 구비하는 보호층은 Ti층 상에 Si막을 적층하여, 예컨대 약 600℃의 고온에서 상기 층을 노출시킴으로써 형성된다. 특정 처리 시퀀스에 따라, "Ti-SI 합금된" 보호층으로의 Si 막의 변환은 Si 적층 단계시에 또는 후속의 고온 처리 단계에서 실행될 수 있다. 예컨대, Si가 약 600℃ 이상에서 실란으로부터 적층되는 경우, Ti-Si 합금된 중간층은 Si 적층시에 형성될 것이다. 그러나, Si층이 약 500℃에서 디실란(disilan)으로부터 적층되는 경우, 약 600℃ 이상에서 후속 단계는 Ti-Si 합금된 보호층을 형성하도록 요구된다. 이것은 분리된 어닐링 단계로서 또는 후속의 TiN 열 적층 시에 행해질 수 있다. 또는, TiSix를 구비하는 보호층은, 예컨대 TiCl4및 실란(SiH4) 또는 디실란(SiH6) 같은 실리콘을 함유하는 가스 간의 반응을 사용함으로써 Ti층 상에 직접 형성될 수 있다. 이 집적화 기술에서 Ti-Si 합금된 재료 또는 TiSix를 포함하는 층을 채용하는 이점들 중의 하나는 Ti 및 TiN 적층 모두를 가지는 처리 및 화학적 양립성이다.
웨이퍼 처리 시스템
도 1은 본 발명의 실시예를 실행하는 데 사용될 수 있는 웨이퍼 처리 시스템(10)을 개략적으로 도시한 것이다. 시스템(10)은 전원(106) 및 진공 펌프(102)와 같은 다른 하드웨어 요소와 함께, 진공 챔버(100), 가스 패널(130) 및 제어 유닛(110)을 구비한다. 처리 챔버(100)의 일예는, 1998년 12월 14일 출원된 미국 특허 공개 No. 09/211,998, "고온 화학 기상 증착 챔버(High Temperature Chemical Vapor Deposition Chamber)"에 이미 개시되어 있는 TiN 챔버이며, 여기서 참조용으로 인용되었다. 시스템(10)의 몇몇 중요한 특성은 아래에 간략히 설명된다.
챔버(100)
처리 챔버(100)는 일반적으로 처리 챔버(100) 내의 반도체 웨이퍼(190)와 같은 기판을 지지하는 데 사용되는 지지 페디스털(pedestal)(150)을 구비한다. 이 페디스털(150)은 통상적으로 변위 메카니즘(미도시)을 사용하여 챔버(100) 내에서 수직 방향으로 이동될 수 있다. 특정 처리에 따라, 웨이퍼 기판(190)은 처리 이전에 요망되는 온도로 가열되어야 한다. 예시적인 챔버에서, 웨이퍼 지지 페디스털(150)은 삽입된 히터(170)에 의하여 가열된다. 예컨대, 페디스털(150)은 AC 전원(106)으로부터 히터 소자(170)로 전기 전류를 인가함으로써 저항적으로 가열될 수 있다. 웨이퍼(190)는 차례로 페디스털(150)에 의하여 가열되어, 예컨대 450℃ 내지 750℃의 처리온도 범위 내에 유지될 수 있다. 열전쌍과 같은 온도 센서(172)는 또한 웨이퍼 지지 페디스털(150)에 삽입되어 통상적인 방식으로 페디스털(150)의 온도를 모니터한다. 예컨대, 측정된 온도는 피드백 루프에서 사용되어, 웨이퍼 온도가 특정 처리 적용을 위하여 적합한 요망되는 온도에서 유지되거나 제어될 수 있도록 가열 소자(170)를 위하여 전원(106)을 제어할 수 있다.
가스 패널(130)을 통한 가스 플로(flow)의 적절한 제어 또는 조절은 질량 플로 제어기(미도시) 및 컴퓨터 같은 제어기 유닛(110)으로 실행된다. 샤워헤드(120)는 가스 패널(130)로부터의 처리 가스를 균일하게 분포시켜 챔버(100)로 도입되도록 허용한다. 예시적으로, 제어 유닛(110)은 중앙 처리 장치(CPU)(112) 및 연관된 제어 소프트웨어(116)를 기억하기 위한 메모리를 포함하는 지지 회로(114)를 구비한다. 이 제어 회로(110)는, 웨이퍼 전달, 가스 플로 제어, 온도 제어, 챔버 배출(evacuation) 등과 같은 웨이퍼 처리용으로 요구되는 다수의 단계의 자동 제어의 역할을 한다. 시스템(10)의 제어 유닛(110) 및 다양한 요소 간의 쌍방향 통신은, 도 1에 몇몇이 도시되어 있는 신호 버스(118)로서 집합적으로 칭하는 다수의 신호 케이블을 통하여 제어된다.
진공 펌프(102)는 처리 챔버(100)를 비우며, 챔버(100) 내의 적절한 가스 플로 및 압력을 유지하는 데 사용된다. 처리 가스가 챔버(100)로 도입되는 샤워헤드(120)는 웨이퍼 지지 페디스털(150) 상부에 위치된다. 본 발명에 사용되는 "이중 가스(dual-gas)" 샤워헤드(120)는 두 개의 분리된 경로 또는 가스 라인을 포함하여, 두 가스를 미리 혼합시키지 않고 챔버(100)로 분리되어 도입되도록 허용한다. 샤워헤드(120)의 세부 사항은 1998년 6월 16일 출원된 미국 특허 공개 No. 09/098,969 "반도체 웨이퍼 처리 시스템에서 샤워헤드를 위한 이중 가스 페이스 플레이트(Dual Gas Faceplate for a Showerhead in a Semiconductor Wafer Processing System)"에 개시되었으며, 여기에 참조용으로 인용되었다. 이 샤워헤드(120)는 질량 플로 제어기(미도시)를 통하여 처리 시퀀스의 서로 다른 단계에서 사용되는 다양한 가스를 제어하고 공급하는 가스 패널(130)에 연결된다. 웨이퍼 처리시, 퍼지 가스 공급(104)은 또한, 페디스털(150)의 바닥부 주위에서, 예컨대 불활성 가스 같은 퍼지 가스를 제공하여 요망되지 않는 적층이 페디스털(150) 상에 형성되는 것을 최소화한다.
Ti/TiN 막 집적화
도 2a 내지 도 2c는 본 발명의 바람직한 일 실시예를 도시한다. 일반적으로, 기판(200)은 막 처리가 실행되는 모든 가공물(workpiece)에 관련되며, 기판 구조(250)는 일반적으로 기판(200) 상에 형성된 다른 재료층과 함께 기판(200)을 나타낸다. 처리 단계의 특정 단계에 따라, 기판(200)은 실리콘 반도체 웨이퍼 또는 상기 웨이퍼 상에 형성된 다른 재료층일 수 있다. 도 2a는, 예컨대 이미 실리콘 웨이퍼 기판(200) 상에 형성된 재료층(202) 상에 Ti 막(204)("막" 및 "층"이라는 용어는 상호 교환적으로 사용된다)을 가지는 기판 구조(250)의 단면도이다. 이 특정 예시에서, 재료층(202)은 통상적으로 형성되고 패턴화되어 기판(200)의 정상면(200T)으로 연장하는 접촉 홀(202H)을 제공하는 산화물(예컨대, SiO2)일 수 있다. Ti 막(204)은 플라즈마 강화 화학 기상 증착(PECVD) 또는 물리적 증기 증착(PVD)과 같은 통상적인 Ti 증착 처리에 의하여 기판 구조(250) 상에 적층될 수 있다.
적층된 Ti 막(204)은 또한, 접촉 홀(202H)의 바닥부(202B)에서 기판(200)의 일부와 접촉한다. 플라즈마 적층 Ti 막(204)의 비등각 성질로 인하여, 접촉 홀(202H)의 측벽(202S)은 어떠한 Ti에 의하여도 덮혀지지 않는다. Ti 적층이 통상적으로 600℃ 내지 700℃ 간의 고온에서 PECVD를 사용하여 수행된다면, 반응은 접촉 홀(202H)의 바닥부(202B)에서 Ti 막(204) 및 실리콘 기판(200) 간에 발생할 것이다. 이것은 도 2b에 도시된 바와 같이, 티타늄 실리사이드(TiSix)층(205)이 형성되도록 한다. 또는, Ti 막(204)이 PVD를 사용하여 적층된다면, 접촉 홀(202H)의 바닥부(202B)에서의 TiSix층(205)은 후속의 막 처리 이전에 또는 처리 동안 분리된 급속 열 처리 단계에서 형성될 수 있다. Ti 막 적층 방법이 본 발명의 실행에 결정적이지 않으므로, 예컨대 표면 거침과 같은 Ti 막(204)의 특성은 후속의 막 적층에 사용되는 프로세스 조건의 선택에 영향을 미칠 수 있다.
Ti 막(204)이 형성된 후, Si 박막(206)(예컨대, 비결정 또는 폴리실리콘)이 도 2b에 도시된 바와 같이, 고온에서 Ti 막(204) 상에 적층된다. Si 적층은, 예컨대 Ti 또는 TiN 적층용으로 사용되는 챔버에서 실란(SiH4) 또는 디실란(Si2H6)과 같은 전조 가스를 사용하여 열적 CVD로 실행될 수 있다. Si 막(206)은 통상적으로 20 sccm 내지 200 sccm 의 전조 유속 범위에서와, 5 토르 내지 20 토르의 압력 범위에서와, 약 500℃ 내지 700℃의 온도 범위에서 형성될 수 있다. 그러나, 전조 가스(SiH4)에 대하여, 600℃ 내지 700℃의 온도 범위가 바람직하다. 처리가 도 1에 도시된 바와 같이, 이중 가스 샤워헤드(120)를 가지는 챔버(100)에서 실행될 때, 희석 가스가 샤워헤드(120)의 두 가스 라인(미도시)을 경유하여 챔버(100)로 공급된다. 일실시예에서, 예컨대 1 내지 10 slm의 N2희석 가스 플로가 하나의 가스 라인에서 SiH4와 함께 형성되는 반면, N2또는 He 같은 불활성 가스가 1 내지 10 slm의 플로 범위에서 제 2 가스 라인에 공급된다. 제 2 가스 라인에서 가스 플로는 우선 선택되어, 가스 라인으로의 가스의 잠재적인 "역 플로(back flow)"를 최소화하며, 하나 이상의 불활성 가스를 구비할 수 있다. 다른 것들 중에서 수소(H2) 및 아르곤(Ar) 같은 다른 가스가 SiH4로부터 Si CVD 적층과 양립할 수 있는 한, 또한 사용될 수 있다. 더욱 바람직하게는, 실리콘 적층은, 약 10 토르의 전체 압력에서 및 약 680℃의 페디스털 온도에서, 하나의 가스 라인에 약 50 sccm의 SiH4유속 및 약 2000 sccm의 N2가 있으며, 다른 하나의 가스 라인에 약 1000 sccm의 N2및 1000 sccm의 He 유속이 있는 상태에서 실행된다. 약 1000 sccm의 불활성 퍼지 가스 플로(예컨대, 아르곤)은 또한 퍼지 가스 공급(104)(도 1 참조)으로부터 제공되어 요망되지 않은 적층이 페디스털(150) 상에 형성되는 것을 최소화한다.
효과적인 중간 보호층을 형성하기 위하여 요구되는 Si 막(206)의 두께는 하부에 위치한 Ti 막(204)의 표면 거침도에 좌우되며, 차례로 Ti 막 두께에 의존한다. 일반적으로, 보다 두꺼운 Ti 막(204)은 보다 큰 표면 거침도를 가지며, 따라서 보다 두꺼운 Si 층(206)이 필요하다. 적층된 Si 층(206)은 훌륭한 단계 적용 범위를 가지므로, 약 20Å의 두께는 통상적으로 150Å 두께의 Ti 막(204)용으로 충분하다. Si 막(206)은 후속하여 고온에서, 예컨대 600℃ 이상에서 어닐링함으로써 하부에 위치한 Ti 층(204)의 표면층(204S)(도 2b에 점선으로 나타낸)과 반응하도록 한다. 반응은 도 2c에 도시된 바와 같이, TiSix, TiSixOy또는 Ti 및 Si를 포함하는 다른 "합금된" 재료를 구비할 수 있는 중간층(208)의 형성을 초래한다(여기서, X 및 Y는 일반적으로 Ti에 관한 각각의 Si 및 O의 양을 나타낸다). 이 설명에서, 중간층(208)은 또한 산화층(202)이 산소 소스를 제공하므로 TiSixOy를 구비한다. 산소 소스가 없는 다른 실시예에서, TiSixOY는 중간층(208)에서 형성되지 않을 것이다. 대신, 다른 "Ti-Si 합금된" 재료는 특정 기판 구조(250)에 좌우하여 존재할 수 있다. Si 층(206)으로부터 중간층(208)의 형성은 분리된 처리 단계로서 또는 후속의 TiN 적층 단계의 일부로서 발생할 수 있다. 예컨대, 도 2b에 도시된 기판 구조(250)가, 600℃ 이상에서 유지되는 처리 챔버(100)의 가열된 페디스털(150) 상으로 위치될 때, Si 막(206) 및 Ti 표면층(204S) 간의 반응이 발생할 것이다. 통상적으로, 20Å 두께의 Si 막(206)은 약 50Å의 중간층(208)을 야기할 것이다. 고온 어닐링 동안, 반응은 또한 TiSix층(205)에 걸쳐 위치한 Si 층(206) 사이에 발생하여 TiSix의 다른 층(207)을 형성한다. 측벽(202S)에 인접한 남아있는 Si 막(206)은 접촉 저항에 상당부분 영향을 미치지 않을 것이다.
중간 보호층(208)의 형성 이후, 처리는 도 2d에 도시된 바와 같이, TiN 막(210)의 적층과 함께 계속된다. TiN 막(210)은, 예컨대 도 1의 챔버(100)에서 TiCl4및 NH3의 반응을 사용하는 CVD로 형성될 수 있다. 일실시예에서, 헬륨(He) 및 질소(N2)는 샤워헤드(120)의 하나의 경로(가스 라인)를 경유하여 TiCl4와 함께 챔버(100)로 도입된다. N2와 함께 NH3는 샤워헤드(120)의 제 2 경로를 경유하여 챔버(100)로 도입된다. He 및 N2는 일반적으로 "희석" 가스로서 칭하며, 아르곤(Ar) 또는 다른 불활성 가스 또한 샤워헤드(120)의 하나의 가스 라인 내에 단독으로 또는 조합하여(즉, 가스 혼합으로서) 사용될 수 있다. 약 200sccm의 바닥 불활성 가스 퍼지 플로(예컨대, 아르곤)는 또한 챔버(100)의 바닥부에 제공된 분리된 가스 라인 및 가스 공급(104)을 통하여 형성된다. 통상적으로, 반응은 5~40 sccm의 TiCl4증기 유속에서와, 500~2000 sccm의 He 가스 유속 및 500~5000 sccm의 N2유속에서와, 500~5000 sccm의 N2유속 및 50~500 sccm의 NH3유속에서와, 3-30 토르의 전체 압력 범위 및 600℃ 이상의(예컨대, 600℃ 내지 700℃) 페디스털 온도에서 실행될 수 있다. 또는, 약 0.1 ~ 0.5 범위에서의 TiCl4: NH3증기 유속이 또한 수용가능하다. 더욱 바람직하게는, TiN 막(210)은, 약 1000 sccm He 및 1000 sccm N2에서 약 20 sccm(약 170 mg/min. 액체 유속)의 TiCl4증기 유속에서와, 약 2000 sccm에서의 N2및 약 100 sccm에서의 NH3유속에서와, 약 10 토르의 전체 압력 및 약 680℃의 온도에서 적층된다. 이들 처리 조건 하에서, TiN 막(210)은 약 3.5:1의 가로세로비에 대하여 적어도 95%의 단계 적용범위를 나타낸다(가로세로비는 TiN 적층이 발생하는 개구부(202H)의 깊이(d) 및 너비(w) 간의 비율로서 정의된다). 중간층(208)의 존재는 후속의 TiCl4에 기초한 TiN 적층 단계시 화학적 어택에 대하여 하부에 위치한 Ti 층(204)을 보호한다. TiSix(또는 Ti-Si 합급 재료)는 Ti 및 TiN 모두와 화학적으로 양립하므로, Ti/TiN 집적화 처리에서 중간층(208)의 협동은 고신뢰성을 가지는 막 구조와, 양호한 장벽층 특성 및 훌륭한 TiN 단계 적용범위를 유발한다. 일반적으로, 본 발명의 중간 보호층은, 예컨대 다른 것들 중에서 TiCl4/N2를 사용하는 플라즈마가 향상된 CVD를 포함하는 TiN 적층을 위한 다른 TiCl4에 기초한 처리와 연관되어 사용될 수 있다.
도 3a 내지 도 3d는 본 발명의 다른 실시예를 도시하며, 집적 회로 제작 시퀀스의 서로 다른 단계를 경험하는 기판(200)의 단면도이다. 도 3a는 하부에 위치한 패턴화된 재료층(202) 상에 있으며, 접촉 홀(202H)의 바닥부(202B)에서 기판(200)과 접촉하는 Ti 막(204)을 도시한다. 도 2a와 관련하여 이미 설명한 바와 같이, Ti 막(204)은 우선 패턴화된 층(202)의 정상부(202T) 및 접촉 홀(202H)의 바닥부(202B)를 덮는다. 예시적인 일실시예에서, Ti 막(204)은, 도 3b에 도시된 바와 같이, 접촉 홀(202H)의 바닥부(202B)에서 Ti 막(204)이 후속의 고온(예컨대 600℃ 이상)에서 TiSix층(205)으로 변환될 수 있는 경우에 PVD로 형성될 수 있다.
도 3c는 Ti 막(204) 및 TiSix층(205) 상에 형성된 보호층(306)을 도시한다. 보호층(306)은, 예컨대 후속의 TiN 막 적층시 하부에 위치한 Ti 막(204)의 어택을 방지하는 데 효과적인 티타늄 실리사이드(TiSix) 또는 TiSixOy같은 다른 Ti-Si "합금된" 재료를 구비할 수 있다. 본 발명의 일실시예에서, 주로 TiSix를 구비할 수 있는 중간층(206)은 약 650℃ 내지 약 750℃의 온도 범위에서 또는 바람직하게는 약 680℃의 히터 온도에서 TiCl4및 실란(SiH4) 간의 반응을 사용하여 Ti 막(204) 상에 직접 적층된다. 반응은, TiCl4및 SiH4가 이중 가스 샤워헤드(120)를 경유하여 챔버로(100) 분리되어 도입되는, 도 1에 도시된 바와 유사한 처리 챔버(100)에서 실행될 수 있다. 반응은 약 1~5 sccm의 TiCl4유속 범위에서와, 10~50 sccm의 SiH4유속 범위에서와, 1~20 토르의 전체 압력 범위에서 수행될 수 있다. 적층률을 증가시키며 적층막에서 염소 성분을 감소시키기 위하여, 약 5 slm의 수소(H2) 플로가 사용될 수 있다. 또는, 실리콘 요소, 예컨대 디클로로실란(SiH2Cl2)을 구비하는 다른 가스 또한 SiH4대신에 사용될 수 있어서 TiCl4와 반응하며, 처리 조건은 특정 요구를 충족시키도록 조정될 수 있다. 보호 TiSix층(306)은, 예컨대 20Å 내지 100Å의, 더욱 바람직하게는 약 50Å의 두께를 가질 수 있다.
중간층(306)의 형성후, TiN 층(308)은 도 3d에 도시된 바와 같이, 보호층(306) 상에 적층된다. TiN 층(308)의 적층은 도 2d와 연관하여 이미 설명되었다.
이후, W 플러그(미도시)는, 예컨대 WF6및 H2간의 반응을 사용하여 도 3d의 TiN 층(308) 또는 도 2d의 TiN 층(210) 상에 형성된다. W 플러그층의 부착력은 TiN 접착층이 존재함으로써 향상된다.
상기 논의에서 개시된 특정 처리 조건은 예시적인 목적만을 위한 것이다. 전조 및 불활성 가스, 플로 범위, 압력 및 온도와 같은 처리 파라미터의 다른 조합은 또한, 본 발명의 집적화된 Ti/TiN 막 구조를 형성하는 데 사용될 수 있으며, Ti 및 Si 요소를 포함하는 중간 보호층을 채용한다.
본 발명의 사상과 협동하는 몇몇 바람직한 실시예가 상세히 도시되고 설명되어도, 당업자는 본 발명의 사상과 여전히 협동하는 다수의 다양한 실시예를 쉽게 고안할 수 있다.
본 발명은 박막 처리 방법에 관한 것이며, 보다 자세하게는 집적화된 티타늄/질화티타늄 막 구조를 형성하는 방법에 관한 것이며, 집적 회로의 제조에서, 질화티타늄막은 자주 금속 장벽층으로서 사용되어, 장벽층 아래의 하부에 위치한 재료로 금속이 확산하는 것을 방지한다.

Claims (24)

  1. (a) 기판 상에 티타늄막을 형성하는 단계와,
    (b) 상기 티타늄막 상에 실리콘을 구비하는 중간층을 형성하는 단계와,
    (c) 상기 중간층 상에 질화티타늄막을 형성하는 단계를 구비하는 것을 특징으로 하는 집적 회로 제조를 위한 박막 적층 방법.
  2. 제 1 항에 있어서, 단계 (b)의 상기 중간층은 티타늄을 더 구비하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 단계 (b)는,
    (d) 상기 티타늄막 상에 실리콘막을 형성하는 단계와,
    (e) 상기 실리콘막 및 상기 티타늄막을 상승된 온도에 노출시켜 상기 실리콘막 및 상기 티타늄막 간의 반응을 유발하여 상기 중간층을 형성하는 단계를 구비하는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서, 상기 단계 (d)는 실란(SiH4), 디실란(Si2H6) 및 디클로로실란(SiCl2H2)을 포함하는 군으로부터 선택된 가스의 존재 하에 실행되는 것을 특징으로 하는 방법.
  5. 제 3 항에 있어서, 상기 단계 (d)는 약 600℃ ~ 700℃의 온도에서 SiH4의 존재 하에 실행되는 것을 특징으로 하는 방법.
  6. 제 3 항에 있어서, 상기 단계 (d)는 20 sccm 내지 200 sccm의 SiH4유속 및 5 토르 내지 20 토르의 압력에서 실행되는 것을 특징으로 하는 방법.
  7. 제 3 항에 있어서, 상기 단계 (d)는 약 50 sccm의 SiH4유속에서와, 적어도 1000 sccm의 불활성 가스 유속에서와, 약 10 토르의 전체 압력에서 및 약 680℃의 온도에서 실행되는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 단계 (b)는,
    (f) 사염화티타늄(TiCl4)과 실리콘을 구비하는 가스를 반응시키는 단계를 구비하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 실리콘을 구비하는 상기 가스는 실란(SiH4) 또는 디실란(Si2H6)인 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서, 상기 단계 (f)는 1~5 sccm의 TiCl4유속에서와, 10~50 sccm의 SiH4유속에서와, 650℃~750℃ 의 온도에서 실행되는 것을 특징으로 하는 방법.
  11. 제 1 항에 있어서, 상기 단계 (c)는,
    (g) 사염화티타늄(TiCl4)과 질소 요소(N)를 구비하는 가스를 반응시키는 단계를 더 구비하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 질소(N)를 구비하는 상기 가스는 암모니아(NH3)인 것을 특징으로 하는 방법.
  13. 제 12 항에 있어서, 상기 단계 (g)는 0.1 ~ 0.5 의 TiCl4: NH3증기 유속에서 실행되는 것을 특징으로 하는 방법.
  14. 제 12 항에 있어서, 상기 단계 (g)는 약 5~40 sccm의 TiCl4증기 유속 범위에서 및 약 50~500 sccm의 NH3유속 범위에서 실행되는 것을 특징으로 하는 방법.
  15. (a) 실리콘 기판 상에 산화층을 가지는 기판 구조를 제공하는 단계와,
    (b) 상기 산화층의 정상면으로부터 상기 실리콘 기판의 정상면까지 연장하는 접촉 홀을 형성하는 단계와,
    (c) 상기 산화층 및 상기 실리콘 기판의 적어도 일부 상에 티타늄(Ti)막을 형성하는 단계와,
    (d) 상기 Ti 막 상에 실리콘을 구비하는 중간층을 형성하는 단계와,
    (e) 사염화티타늄(TiCl4)의 존재하에 상기 중산층 상에 질화티타늄(TiN)막을 형성하는 단계를 구비하는 것을 특징으로 하는 집적 회로 제조에서 사용을 위한 장벽층 형성 방법.
  16. 제 15 항에 있어서, 상기 단계 (d)는,
    (f) 단계 (c)의 상기 Ti 막 상에 실리콘막을 형성하는 단계와,
    (g) 상승된 온도에 상기 실리콘막 및 상기 Ti 막을 노출시켜 상기 실리콘막 및 상기 Ti 막 간의 반응을 유발하여 상기 중간층을 형성하는 단계를 구비하는 것을 특징으로 하는 형성 방법.
  17. 제 15 항에 있어서, 상기 중간층은 티타늄 실리사이드를 구비하는 것을 특징으로 하는 형성 방법.
  18. 제 16 항에 있어서, 단계 (f)의 상기 실리콘막은 실란(SiH4) 또는 디실란(Si2H6)의 화학 기상 증착으로 형성되는 것을 특징으로 하는 형성 방법.
  19. 제 15 항에 있어서, 단계 (d)의 상기 중간층은, 실란 또는 디실란으로부터 선택된 가스와 사염화티타늄(TiCl4)을 반응시킴으로써 형성되는 것을 특징으로 하는 형성 방법.
  20. (a) 기판 상에 티타늄막을 형성하는 단계와,
    (b) 상기 티타늄막 상에 실리콘을 구비하는 중간층을 형성하는 단계와,
    (c) 상기 중간층 상에 질화티타늄막을 형성하는 단계를 구비하는 박막 적층 방법을 사용하는 적층 챔버를 범용 컴퓨터가 실행시에, 제어하도록 하는 소프트웨어 루틴을 포함하는 컴퓨터 기록 매체.
  21. 제 20 항에 있어서, 단계 (b)의 상기 중간층은 티타늄을 더 구비하는 것을 특징으로 하는 컴퓨터 기록 매체.
  22. 제 20 항에 있어서, 상기 단계 (b)는,
    (d) 상기 티타늄막 상에 실리콘막을 형성하는 단계와,
    (e) 상승된 온도에 상기 실리콘막 및 상기 티타늄막을 노출시켜 상기 실리콘막 및 상기 티타늄막 간의 반응을 야기하여 상기 중간층을 형성하는 단계를 구비하는 것을 특징으로 하는 컴퓨터 기록 매체.
  23. 제 20 항에 있어서, 상기 단계 (b)는,
    (f) 사염화티타늄(TiCl4)과 실리콘을 구비하는 가스를 반응시키는 단계를 구비하는 것을 특징으로 하는 컴퓨터 기록 매체.
  24. 제 20 항에 있어서, 상기 단계 (c)는,
    (g) 사염화티타늄(TiCl4)과 질소 요소(N)를 구비하는 가스를 반응시키는 단계를 더 구비하는 것을 특징으로 하는 컴퓨터 기록 매체.
KR1020000035336A 1999-06-25 2000-06-26 티타늄/질화티타늄 집적화 방법 KR20010029842A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/344,825 1999-06-25
US09/344,825 US6214714B1 (en) 1999-06-25 1999-06-25 Method of titanium/titanium nitride integration

Publications (1)

Publication Number Publication Date
KR20010029842A true KR20010029842A (ko) 2001-04-16

Family

ID=23352217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035336A KR20010029842A (ko) 1999-06-25 2000-06-26 티타늄/질화티타늄 집적화 방법

Country Status (4)

Country Link
US (2) US6214714B1 (ko)
JP (1) JP2001068432A (ko)
KR (1) KR20010029842A (ko)
SG (1) SG83212A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502673B1 (ko) * 2002-07-05 2005-07-22 주식회사 하이닉스반도체 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6555455B1 (en) * 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6656831B1 (en) * 2000-01-26 2003-12-02 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of a metal nitride layer
KR100399357B1 (ko) * 2001-03-19 2003-09-26 삼성전자주식회사 코발트 실리사이드를 이용한 반도체 장치 및 그 형성 방법
KR100418569B1 (ko) * 2001-12-10 2004-02-14 주식회사 하이닉스반도체 단원자층증착을 이용한 고유전체 박막 형성방법
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US7101767B2 (en) * 2003-08-25 2006-09-05 Micron Technology, Inc. Methods of forming capacitors
US6821886B1 (en) 2003-09-05 2004-11-23 Chartered Semiconductor Manufacturing Ltd. IMP TiN barrier metal process
US7282239B2 (en) * 2003-09-18 2007-10-16 Micron Technology, Inc. Systems and methods for depositing material onto microfeature workpieces in reaction chambers
US7323231B2 (en) * 2003-10-09 2008-01-29 Micron Technology, Inc. Apparatus and methods for plasma vapor deposition processes
US7647886B2 (en) * 2003-10-15 2010-01-19 Micron Technology, Inc. Systems for depositing material onto workpieces in reaction chambers and methods for removing byproducts from reaction chambers
US7258892B2 (en) * 2003-12-10 2007-08-21 Micron Technology, Inc. Methods and systems for controlling temperature during microfeature workpiece processing, e.g., CVD deposition
US7906393B2 (en) * 2004-01-28 2011-03-15 Micron Technology, Inc. Methods for forming small-scale capacitor structures
JP4651955B2 (ja) * 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US20140017840A1 (en) * 2004-03-11 2014-01-16 Epistar Corporation Nitride-based light-emitting device
US20050221612A1 (en) * 2004-04-05 2005-10-06 International Business Machines Corporation A low thermal budget (mol) liner, a semiconductor device comprising said liner and method of forming said semiconductor device
US8083853B2 (en) * 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US8133554B2 (en) 2004-05-06 2012-03-13 Micron Technology, Inc. Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces
US7699932B2 (en) 2004-06-02 2010-04-20 Micron Technology, Inc. Reactors, systems and methods for depositing thin films onto microfeature workpieces
US20060046378A1 (en) * 2004-08-26 2006-03-02 Samsung Electronics Co., Ltd. Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
KR100714269B1 (ko) * 2004-10-14 2007-05-02 삼성전자주식회사 반도체 소자 제조에 사용되는 금속층 형성방법
KR100667561B1 (ko) * 2005-02-18 2007-01-11 주식회사 아이피에스 박막 증착 방법
US20060237138A1 (en) * 2005-04-26 2006-10-26 Micron Technology, Inc. Apparatuses and methods for supporting microelectronic devices during plasma-based fabrication processes
RU2433147C2 (ru) * 2005-06-02 2011-11-10 Клоупэй Плэстик Продактс Компани, Инк. Обработка поверхности эластомерных пленок покрытиями для предотвращения слеживаемости в рулоне
JP4945937B2 (ja) * 2005-07-01 2012-06-06 東京エレクトロン株式会社 タングステン膜の形成方法、成膜装置及び記憶媒体
US8107903B2 (en) * 2008-11-07 2012-01-31 Triquint Semiconductor, Inc. Radio frequency amplification circuit utilizing variable voltage generator
US9536940B2 (en) 2012-09-19 2017-01-03 Micron Technology, Inc. Interfacial materials for use in semiconductor structures and related methods
US9251630B2 (en) * 2013-12-17 2016-02-02 At&T Intellectual Property I, L.P. Method, computer-readable storage device and apparatus for exchanging vehicle information

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811078A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Integrated circuit device and process with tin capacitors
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5240739A (en) 1992-08-07 1993-08-31 Micron Technology Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US5707746A (en) * 1992-09-25 1998-01-13 Sharp Kabushiki Kaisha Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer
US5320880A (en) 1992-10-20 1994-06-14 Micron Technology, Inc. Method of providing a silicon film having a roughened outer surface
US5378660A (en) 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
US5332689A (en) 1993-02-17 1994-07-26 Micron Technology, Inc. Method for depositing low bulk resistivity doped films
US5344792A (en) 1993-03-04 1994-09-06 Micron Technology, Inc. Pulsed plasma enhanced CVD of metal silicide conductive films such as TiSi2
US5652181A (en) 1993-11-10 1997-07-29 Micron Display Technology, Inc. Thermal process for forming high value resistors
JP3374322B2 (ja) * 1996-10-01 2003-02-04 東京エレクトロン株式会社 チタン膜及びチタンナイトライド膜の連続成膜方法
JP2877104B2 (ja) * 1996-10-21 1999-03-31 日本電気株式会社 半導体装置の製造方法
JP3027946B2 (ja) * 1997-01-24 2000-04-04 日本電気株式会社 半導体装置およびその製造方法
JP2988413B2 (ja) * 1997-02-20 1999-12-13 日本電気株式会社 半導体装置及びその製造方法
US6080665A (en) * 1997-04-11 2000-06-27 Applied Materials, Inc. Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum
US5960303A (en) * 1997-06-23 1999-09-28 Micron Technology, Inc. Process of forming titanium silicide interconnects
JP3287392B2 (ja) * 1997-08-22 2002-06-04 日本電気株式会社 半導体装置およびその製造方法
US5994775A (en) * 1997-09-17 1999-11-30 Lsi Logic Corporation Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502673B1 (ko) * 2002-07-05 2005-07-22 주식회사 하이닉스반도체 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법
US7060577B2 (en) 2002-07-05 2006-06-13 Hynix Semiconductor Inc. Method for forming metal silicide layer in active area of semiconductor device

Also Published As

Publication number Publication date
US6326690B2 (en) 2001-12-04
US20010001297A1 (en) 2001-05-17
SG83212A1 (en) 2001-09-18
US6214714B1 (en) 2001-04-10
JP2001068432A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
KR20010029842A (ko) 티타늄/질화티타늄 집적화 방법
US6524952B1 (en) Method of forming a titanium silicide layer on a substrate
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
KR100546943B1 (ko) 반도체장치형성방법
US6955983B2 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
KR100588887B1 (ko) 질화막 형성 방법, 반도체 장치의 배선 형성 방법
US7189641B2 (en) Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers
US20030072884A1 (en) Method of titanium and titanium nitride layer deposition
US20020000263A1 (en) Chemical vapor deposition of titanium
JPH0773102B2 (ja) 半導体ウエーハにチタンケイ化物を蒸着させるための化学蒸着技術
US20020192396A1 (en) Method of titanium/titanium nitride integration
KR100390669B1 (ko) 다층막형성방법및도전층간의접속구조물형성방법
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
JP2616554B2 (ja) 半導体装置の製造方法
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
US20070037378A1 (en) Method for forming metal pad in semiconductor device
JP3246046B2 (ja) 高融点金属膜の堆積方法
KR100463236B1 (ko) 반도체소자의 베리어메탈
TW200849467A (en) Interconnection process
KR20070003063A (ko) 반도체 소자의 금속배선 형성방법
KR20000066322A (ko) 콘택저항을 안정화시키는 반도체 소자
JPH05102080A (ja) 半導体装置の製造方法
KR19990055179A (ko) 반도체 장치의 확산 방지막 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid