JP2616554B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2616554B2 JP2616554B2 JP6084236A JP8423694A JP2616554B2 JP 2616554 B2 JP2616554 B2 JP 2616554B2 JP 6084236 A JP6084236 A JP 6084236A JP 8423694 A JP8423694 A JP 8423694A JP 2616554 B2 JP2616554 B2 JP 2616554B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- gas
- conductive film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 57
- 239000010937 tungsten Substances 0.000 claims description 57
- 229910052721 tungsten Inorganic materials 0.000 claims description 57
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 7
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical group [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- 241001676573 Minium Species 0.000 claims 1
- 239000007789 gas Substances 0.000 description 33
- 239000010410 layer Substances 0.000 description 32
- 235000012431 wafers Nutrition 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910011208 Ti—N Inorganic materials 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910018594 Si-Cu Inorganic materials 0.000 description 3
- 229910008465 Si—Cu Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 210000000078 claw Anatomy 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910004339 Ti-Si Inorganic materials 0.000 description 1
- 229910010978 Ti—Si Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
- C23C16/14—Deposition of only one other metal element
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/913—Diverse treatments performed in unitary chamber
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にタングステン膜の形成工程を含む半導体装置
の製造方法に関する。
関し、特にタングステン膜の形成工程を含む半導体装置
の製造方法に関する。
【0002】
【従来の技術】従来、微細コンタクトホールや、配線間
を接続するビアホールなどの接続孔の埋め込み技術とし
て、ステップカバレージ(段差被覆性)が良くかつ低抵
抗のブランケットタングステン膜の化学気相成長(CV
D)法が用いられている。このブランケットタングステ
ンCVD法で形成されるタングステン膜は下地絶縁膜と
の密着性の問題からタングステン膜と下地絶縁膜との中
間に窒化チタン(Ti−NまたはTiNx と表記)、チ
タンタングステン合金(Ti−Wと表記)等の密着層を
形成しなければならない。このTi−NやTi−W等の
成膜は通常スパッタ法によって行われているため、ステ
ップカバレージが悪く、高アスペクト比の微細な接続孔
を埋め込むタングステンプラグにボイドが発生したり、
コンタクトの漏れ電流が発生したりする問題がある。ま
た、スパッタ時にウェーハを押さえる部品(いわゆるつ
め)を使用するので、密着層がつかない部分ができ、そ
のため密着層のない下地の絶縁膜上にタングステンが成
膜したり、またつめを用いなくてもCVD法によるタン
グステン膜の方がステップカバレージが良いため、ウェ
ーハ側壁や裏面のTi−N等の密着層のない部分にタン
グステンが成膜したりして、タングステンの剥離による
パーティクル(ごみ)が発生して歩留りが悪くなる問題
がある。
を接続するビアホールなどの接続孔の埋め込み技術とし
て、ステップカバレージ(段差被覆性)が良くかつ低抵
抗のブランケットタングステン膜の化学気相成長(CV
D)法が用いられている。このブランケットタングステ
ンCVD法で形成されるタングステン膜は下地絶縁膜と
の密着性の問題からタングステン膜と下地絶縁膜との中
間に窒化チタン(Ti−NまたはTiNx と表記)、チ
タンタングステン合金(Ti−Wと表記)等の密着層を
形成しなければならない。このTi−NやTi−W等の
成膜は通常スパッタ法によって行われているため、ステ
ップカバレージが悪く、高アスペクト比の微細な接続孔
を埋め込むタングステンプラグにボイドが発生したり、
コンタクトの漏れ電流が発生したりする問題がある。ま
た、スパッタ時にウェーハを押さえる部品(いわゆるつ
め)を使用するので、密着層がつかない部分ができ、そ
のため密着層のない下地の絶縁膜上にタングステンが成
膜したり、またつめを用いなくてもCVD法によるタン
グステン膜の方がステップカバレージが良いため、ウェ
ーハ側壁や裏面のTi−N等の密着層のない部分にタン
グステンが成膜したりして、タングステンの剥離による
パーティクル(ごみ)が発生して歩留りが悪くなる問題
がある。
【0003】そこで、ブランケットタングステンを成膜
する前に、ステップカバレージの良いシリコン膜を形成
することで、上述の問題を解決する方法が特開平4−2
88824号公報で提案されている、図7を参照して、
この方法について説明する。
する前に、ステップカバレージの良いシリコン膜を形成
することで、上述の問題を解決する方法が特開平4−2
88824号公報で提案されている、図7を参照して、
この方法について説明する。
【0004】まず図7(a)に示すように、シリコン基
板1上にBPSG膜13を形成後、コンタクトホールを
形成し、そのコンタクトホールにスパッタ法でTi膜1
4を堆積させる。
板1上にBPSG膜13を形成後、コンタクトホールを
形成し、そのコンタクトホールにスパッタ法でTi膜1
4を堆積させる。
【0005】次に、層間絶縁膜としてSiO2 膜3をC
VD法で形成後、Ti膜13が露出するコンタクトホー
ルを形成する。
VD法で形成後、Ti膜13が露出するコンタクトホー
ルを形成する。
【0006】次に、図7(b)に示すように、全面にS
iH4 を使用するプラズマCVD法により非晶質シリコ
ン(a−Si)膜5を厚さ50〜100nm成膜する。
N2等の雰囲気中でアニールを行い、シリコン基板1と
接触しているTi膜をTi−Si(チタンシリサイド)
化し、図7(c)に示すように、全面にタングステン膜
6をCVD法で形成する。
iH4 を使用するプラズマCVD法により非晶質シリコ
ン(a−Si)膜5を厚さ50〜100nm成膜する。
N2等の雰囲気中でアニールを行い、シリコン基板1と
接触しているTi膜をTi−Si(チタンシリサイド)
化し、図7(c)に示すように、全面にタングステン膜
6をCVD法で形成する。
【0007】次に図7(d)に示す様に、タングステン
膜のエッチバックを行い、タングステンプラグ7を形成
する。
膜のエッチバックを行い、タングステンプラグ7を形成
する。
【0008】また、シリコン膜の形成方法としては、プ
ラズマCVD法による非晶質シリコン膜以外にも、Si
H4 ガスを使用する減圧CVD(LP−CVD)法によ
る多結晶シリコン膜を用いられている。
ラズマCVD法による非晶質シリコン膜以外にも、Si
H4 ガスを使用する減圧CVD(LP−CVD)法によ
る多結晶シリコン膜を用いられている。
【0009】
【発明が解決しようとする課題】上述したプラズマCV
D法により非晶質シリコン膜を形成してからタングステ
ン膜を形成する手法は、非晶質シリコン膜を250℃〜
475℃程度の低い温度で形成するのでアルミニウム系
配線を含む多層配線半導体装置に適用するのに都合がよ
いといえる。しかし、Ti−N膜等をスパッタ法で形成
するよりはステップカバレージが良いとはいえ、LP−
CVD法による多結晶シリコン膜に比較するとステップ
カバレージは悪く、ウェーハの側壁や裏面等に十分成膜
されずタングステン膜の剥離等の問題が発生し易く、パ
ーティクルによる歩留りの低下という問題が残る。また
時間あたりの処理枚数(スループット)が十分に良いと
はいえないし、非晶質シリコン膜とタングステン膜との
形成を原則的には別々に行なわなければならないので量
産性に欠ける憾がある。更に、コンタクトホール部に適
用する場合、プラズマによりシリコン基板(の拡散層)
に欠陥が発生し、漏れ電流が大きくなる恐れがある。
D法により非晶質シリコン膜を形成してからタングステ
ン膜を形成する手法は、非晶質シリコン膜を250℃〜
475℃程度の低い温度で形成するのでアルミニウム系
配線を含む多層配線半導体装置に適用するのに都合がよ
いといえる。しかし、Ti−N膜等をスパッタ法で形成
するよりはステップカバレージが良いとはいえ、LP−
CVD法による多結晶シリコン膜に比較するとステップ
カバレージは悪く、ウェーハの側壁や裏面等に十分成膜
されずタングステン膜の剥離等の問題が発生し易く、パ
ーティクルによる歩留りの低下という問題が残る。また
時間あたりの処理枚数(スループット)が十分に良いと
はいえないし、非晶質シリコン膜とタングステン膜との
形成を原則的には別々に行なわなければならないので量
産性に欠ける憾がある。更に、コンタクトホール部に適
用する場合、プラズマによりシリコン基板(の拡散層)
に欠陥が発生し、漏れ電流が大きくなる恐れがある。
【0010】SiH4 を使用するLP−CVD法による
多結晶シリコン膜は前述のようにステップカバレージが
よいけれども、600℃程度(例えば前述の特開平4−
288824号では630℃)の温度が使用される。従
って、下層配線のヒロックを誘発し易く、多層配線半導
体装置の配線層間スルーホール(ビアホール)などへの
適用が難しい。また、タングステン膜は400〜500
℃で成膜されるので、成膜温度に相違がありスループッ
トをよくする上で障害がある。
多結晶シリコン膜は前述のようにステップカバレージが
よいけれども、600℃程度(例えば前述の特開平4−
288824号では630℃)の温度が使用される。従
って、下層配線のヒロックを誘発し易く、多層配線半導
体装置の配線層間スルーホール(ビアホール)などへの
適用が難しい。また、タングステン膜は400〜500
℃で成膜されるので、成膜温度に相違がありスループッ
トをよくする上で障害がある。
【0011】本発明の目的は、タングステン成膜に伴う
パーティクルの発生を抑制でき、コンタクトホールおよ
びビアホールの双方に適用できるタングステンプラグの
形成方法を提供することにある。
パーティクルの発生を抑制でき、コンタクトホールおよ
びビアホールの双方に適用できるタングステンプラグの
形成方法を提供することにある。
【0012】本発明の他の目的は、タングステン成膜に
伴うパーティクルの発生を抑制できるタングステン膜を
主たる構成要素とする配線の形成方法を提供することに
ある。
伴うパーティクルの発生を抑制できるタングステン膜を
主たる構成要素とする配線の形成方法を提供することに
ある。
【0013】本発明の更に他の目的は、量産性よくタン
グステンプラグもしくはタングステン膜を主たる構成要
素とする配線を形成できる半導体装置の製造方法を提供
することにある。
グステンプラグもしくはタングステン膜を主たる構成要
素とする配線を形成できる半導体装置の製造方法を提供
することにある。
【0014】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の所定の絶縁膜に、順次に、ジ
シランガスの熱分解を利用する減圧CVD法による非晶
質シリコン膜の堆積とCVD法によりタングステン膜の
堆積とを行なって導電膜を形成する工程を含むというも
のである。
造方法は、半導体基板上の所定の絶縁膜に、順次に、ジ
シランガスの熱分解を利用する減圧CVD法による非晶
質シリコン膜の堆積とCVD法によりタングステン膜の
堆積とを行なって導電膜を形成する工程を含むというも
のである。
【0015】この場合、非晶質シリコン膜の堆積とタン
グステン膜の堆積とを同じ温度で行なうものとする。
グステン膜の堆積とを同じ温度で行なうものとする。
【0016】絶縁膜に下層導電領域(半導体基板の表面
部に設けられた不純物拡散層または下層配線)に達する
接続孔(スルーホール。すなわち、コンタクトホールま
たはビアホール)を設けてから前記導電膜を形成し、パ
ターニングもしくはエッチバックを行なうことにより配
線もしくはプラグを形成することができる。
部に設けられた不純物拡散層または下層配線)に達する
接続孔(スルーホール。すなわち、コンタクトホールま
たはビアホール)を設けてから前記導電膜を形成し、パ
ターニングもしくはエッチバックを行なうことにより配
線もしくはプラグを形成することができる。
【0017】下層導電領域が少なくとも表面にバリア膜
を有するアルミニウム系合金膜でなる下層配線である場
合には、500℃を超えない一定温度で導電膜を形成し
て前記アルミニウム系合金膜からヒロックが発生するの
を防止するようにする。
を有するアルミニウム系合金膜でなる下層配線である場
合には、500℃を超えない一定温度で導電膜を形成し
て前記アルミニウム系合金膜からヒロックが発生するの
を防止するようにする。
【0018】コンタクトホールを介して不純物拡散層に
接続される配線もしくはコンタクトホールを埋めるタン
グステンプラグを形成する場合には、バリア膜を兼ねる
Ti−N膜やTi−W膜を形成した後に前記導電膜を形
成してからパターニングもしくはエッチバックを行なえ
ばよい。
接続される配線もしくはコンタクトホールを埋めるタン
グステンプラグを形成する場合には、バリア膜を兼ねる
Ti−N膜やTi−W膜を形成した後に前記導電膜を形
成してからパターニングもしくはエッチバックを行なえ
ばよい。
【0019】
【作用】非晶質シリコン膜は、シリコンであるから絶縁
膜との密着性がよい。減圧CVD法により形成するので
ステップカバレージがよい。ジシランガスを使用するの
でSiH4 ガスを使用する場合より堆積速度が大きく、
またタングステン膜と同じ温度で成膜できる。
膜との密着性がよい。減圧CVD法により形成するので
ステップカバレージがよい。ジシランガスを使用するの
でSiH4 ガスを使用する場合より堆積速度が大きく、
またタングステン膜と同じ温度で成膜できる。
【0020】
【実施例】図1(a)〜(d)、図2,図3は本発明の
第1の実施例の説明のための半導体チップの断面図、図
4は第1の実施例における原料ガスの流量の時間的変化
の一例を示すグラフ、図5は第1の実施例で使用するC
VD装置の概要を示す模図である。
第1の実施例の説明のための半導体チップの断面図、図
4は第1の実施例における原料ガスの流量の時間的変化
の一例を示すグラフ、図5は第1の実施例で使用するC
VD装置の概要を示す模図である。
【0021】まず、図1(a)に示すように、P型シリ
コン基板1に図示しない素子分離領域等を形成し、N型
拡散層2などの活性領域を形成し層間絶縁膜として厚さ
約500nmの酸化シリコン膜3をCVD法で堆積し、
N型拡散層2に達するコンタクトホールを形成し、厚さ
約50nmのチタン膜と厚さ約100nmの窒化チタン
膜を順次に堆積して密着層4を形成する。チタン膜はシ
リコンと反応させてチタンシリサイドを形成しコンタク
トの低抵抗化を企るために用いる。窒化チタン膜(チタ
ンの反応性スパッタリングにより形成。TiNx ,0<
x<2,例えばx=1.5)は後に形成するタングステ
ン膜からのタングステンの突き抜けを防ぐためのバリア
膜である。
コン基板1に図示しない素子分離領域等を形成し、N型
拡散層2などの活性領域を形成し層間絶縁膜として厚さ
約500nmの酸化シリコン膜3をCVD法で堆積し、
N型拡散層2に達するコンタクトホールを形成し、厚さ
約50nmのチタン膜と厚さ約100nmの窒化チタン
膜を順次に堆積して密着層4を形成する。チタン膜はシ
リコンと反応させてチタンシリサイドを形成しコンタク
トの低抵抗化を企るために用いる。窒化チタン膜(チタ
ンの反応性スパッタリングにより形成。TiNx ,0<
x<2,例えばx=1.5)は後に形成するタングステ
ン膜からのタングステンの突き抜けを防ぐためのバリア
膜である。
【0022】次に、このような加工を施したウェーハを
ウェーハカセットに入れ、CVD装置のゲートバルブ
(図5の15−1)をあけてロードロック室16に入れ
る。ゲートバルブ15−1を閉じロードロック室16を
図示しない真空ポンプにより排気する。搬送室18,C
VD室17も真空状態にしておく。ゲートバルブ15−
2、15−3を開き、搬送ロボット19を使ってウェー
ハ19をロードロック室16からCVD室17へ移す。
ゲートバルブ15−2,15−3を閉じた後、CVD室
17内のウェーハ19の加熱を行なう。加熱方法は抵抗
加熱やランプ加熱のいずれでもよい。温度が400〜5
00℃内の所定値に達したらバルブ、23−1、23−
6を開いてSi2 H6 ガスをCVD室17に導入して厚
さ5〜20nmの非晶質シリコン膜5(図1)を堆積す
る。Si2 H6 ガスの流量は50〜500ml/mi
n、CVD室の圧力は133〜1330Paである。こ
の非晶質シリコン膜5はLP−CVD法によって形成さ
れるので、窒化チタン膜よりステップカバレージが良
く、ウェーハの端部や裏面の一部にも成膜され、後述す
るタングステン成膜時にタングステンの回り込みに対し
て密着層としての役割を十分にはたすことができる。ま
た、SiH4 ガスを使用する場合に比べて約1桁大きい
堆積速度で形成できる。
ウェーハカセットに入れ、CVD装置のゲートバルブ
(図5の15−1)をあけてロードロック室16に入れ
る。ゲートバルブ15−1を閉じロードロック室16を
図示しない真空ポンプにより排気する。搬送室18,C
VD室17も真空状態にしておく。ゲートバルブ15−
2、15−3を開き、搬送ロボット19を使ってウェー
ハ19をロードロック室16からCVD室17へ移す。
ゲートバルブ15−2,15−3を閉じた後、CVD室
17内のウェーハ19の加熱を行なう。加熱方法は抵抗
加熱やランプ加熱のいずれでもよい。温度が400〜5
00℃内の所定値に達したらバルブ、23−1、23−
6を開いてSi2 H6 ガスをCVD室17に導入して厚
さ5〜20nmの非晶質シリコン膜5(図1)を堆積す
る。Si2 H6 ガスの流量は50〜500ml/mi
n、CVD室の圧力は133〜1330Paである。こ
の非晶質シリコン膜5はLP−CVD法によって形成さ
れるので、窒化チタン膜よりステップカバレージが良
く、ウェーハの端部や裏面の一部にも成膜され、後述す
るタングステン成膜時にタングステンの回り込みに対し
て密着層としての役割を十分にはたすことができる。ま
た、SiH4 ガスを使用する場合に比べて約1桁大きい
堆積速度で形成できる。
【0023】次に、バルブ23−2、23−5を開き、
WF6 ガスをCVD室17に導入する。同時にSi2 H
6 ガスの流量を下げてWF6 ガスとの流量比を調整する
(WF6 /Si2 H6 =1〜2)。Si2 H6 ガスの流
量は5〜100ml/min、WF6 ガスの流量は10
〜200ml/min、圧力は66〜1330Paで、
温度は400〜500℃である。このジシラン還元によ
るタングステン膜(厚さ20〜30nm)の成長の代り
に、Si2 H6 ガスの供給を停止し、WF6 ガスのみを
10〜200ml/min流して非晶質シリコン膜によ
るシリコン還元によりタングステン膜を成長させてもよ
い。次に、バルブ23−1、23−6を閉じてSi2 H
6 の供給を停止し、バルブ23−3、23−4を開いて
H2 ガスを導入する。H2 ガスの流量はWF6 ガスの4
〜10倍とする。この時、H2 ガス流量は300〜10
00ml/min,WF6 ガス流量は10〜200ml
/min、圧力は1330〜13300Pa、温度は4
00〜500℃である。このようにして、図1(c)に
示すように、厚さ300〜800nmのタングステン膜
6を堆積しコンタクトホールを完全に埋める。次に、バ
ルブ23−2,23−3,23−5,23−4を閉じ、
ウェーハの加熱を中止し、ゲートバルブ15−3,15
−2を開いてウェーハ19をロードロック室16に移
し、ゲートバルブ15−2,15−3を閉じ、ロードロ
ック室16を大気圧にして、ゲートバルブ15−1を開
き、ウェーハカセットを取り出す。なお、図5におい
て、22−1〜22−3はそれぞれ原料ガスSi
2 H6 ,WF6 ,H2 の供給源、25−1〜25−3は
流量調節機能を有する流量計、24は配管である。この
一連のプロセスにおける原料ガスの流量は例えば図4の
グラフに示す通りであり、温度は400〜500℃内の
一定値に保つのがよい。
WF6 ガスをCVD室17に導入する。同時にSi2 H
6 ガスの流量を下げてWF6 ガスとの流量比を調整する
(WF6 /Si2 H6 =1〜2)。Si2 H6 ガスの流
量は5〜100ml/min、WF6 ガスの流量は10
〜200ml/min、圧力は66〜1330Paで、
温度は400〜500℃である。このジシラン還元によ
るタングステン膜(厚さ20〜30nm)の成長の代り
に、Si2 H6 ガスの供給を停止し、WF6 ガスのみを
10〜200ml/min流して非晶質シリコン膜によ
るシリコン還元によりタングステン膜を成長させてもよ
い。次に、バルブ23−1、23−6を閉じてSi2 H
6 の供給を停止し、バルブ23−3、23−4を開いて
H2 ガスを導入する。H2 ガスの流量はWF6 ガスの4
〜10倍とする。この時、H2 ガス流量は300〜10
00ml/min,WF6 ガス流量は10〜200ml
/min、圧力は1330〜13300Pa、温度は4
00〜500℃である。このようにして、図1(c)に
示すように、厚さ300〜800nmのタングステン膜
6を堆積しコンタクトホールを完全に埋める。次に、バ
ルブ23−2,23−3,23−5,23−4を閉じ、
ウェーハの加熱を中止し、ゲートバルブ15−3,15
−2を開いてウェーハ19をロードロック室16に移
し、ゲートバルブ15−2,15−3を閉じ、ロードロ
ック室16を大気圧にして、ゲートバルブ15−1を開
き、ウェーハカセットを取り出す。なお、図5におい
て、22−1〜22−3はそれぞれ原料ガスSi
2 H6 ,WF6 ,H2 の供給源、25−1〜25−3は
流量調節機能を有する流量計、24は配管である。この
一連のプロセスにおける原料ガスの流量は例えば図4の
グラフに示す通りであり、温度は400〜500℃内の
一定値に保つのがよい。
【0024】ジシラン還元法もしくはシリコン還元法に
より、密着層4上にまずタングステンの核を成長させ、
成長速度の大きい水素還元法でタングステン膜を成長さ
せることにより、密着性よく厚い膜を形成することが可
能となる。
より、密着層4上にまずタングステンの核を成長させ、
成長速度の大きい水素還元法でタングステン膜を成長さ
せることにより、密着性よく厚い膜を形成することが可
能となる。
【0025】次に、SF6 とO2 との混合ガスを用いて
タングステン膜6をエッチバックを行ない、図1(d)
に示すように、タングステンプラグ7−1を形成する。
次に、Al−Si−Cu合金膜などを堆積しパターニン
グして、図2に示すように、第1層アルミニウム系配線
9を形成する。この場合Al−Si−Cu合金膜を形成
する前後にTiNx 膜を形成し、パターニングしてTi
Nx 膜/Al−Si−Cu合金膜/TiNx 膜の3層構
造の第1層配線を形成することもできる。
タングステン膜6をエッチバックを行ない、図1(d)
に示すように、タングステンプラグ7−1を形成する。
次に、Al−Si−Cu合金膜などを堆積しパターニン
グして、図2に示すように、第1層アルミニウム系配線
9を形成する。この場合Al−Si−Cu合金膜を形成
する前後にTiNx 膜を形成し、パターニングしてTi
Nx 膜/Al−Si−Cu合金膜/TiNx 膜の3層構
造の第1層配線を形成することもできる。
【0026】又、図1(c)の状態の後に、タングステ
ン膜6、非晶質シリコン膜5、密着層4をパターニング
すると、図3に示すように、タングステン膜を主たる構
成要素とする3層膜の第1層配線10を形成することが
できる。
ン膜6、非晶質シリコン膜5、密着層4をパターニング
すると、図3に示すように、タングステン膜を主たる構
成要素とする3層膜の第1層配線10を形成することが
できる。
【0027】図6(a)〜(d)は本発明の第2の実施
例の説明のための工程順断面図である。まず、図6
(a)に示す様に、2つの窒化チタン膜(TiNx )8
で挟まれたアルミニウム系合金膜9からなる3層構造の
第1層配線9上に、層間絶縁膜用の酸化シリコン膜11
をプラズマCVD法により、厚さ約500nm成膜後、
ビアホールを形成する。
例の説明のための工程順断面図である。まず、図6
(a)に示す様に、2つの窒化チタン膜(TiNx )8
で挟まれたアルミニウム系合金膜9からなる3層構造の
第1層配線9上に、層間絶縁膜用の酸化シリコン膜11
をプラズマCVD法により、厚さ約500nm成膜後、
ビアホールを形成する。
【0028】次に図6(b)に示す様に、第1の実施例
と同様にしてSi2 H6 ガスを用いて密着層用の非晶質
シリコン膜5aを厚さ約50nm形成する。酸化シリコ
ン膜11の表面では密着層はこの非晶質シリコン膜5a
だけなので、第1の実施例より厚くつける。
と同様にしてSi2 H6 ガスを用いて密着層用の非晶質
シリコン膜5aを厚さ約50nm形成する。酸化シリコ
ン膜11の表面では密着層はこの非晶質シリコン膜5a
だけなので、第1の実施例より厚くつける。
【0029】次に、第1の実施例と同様に、まず、シリ
コン還元法またはジシラン還元法により厚さ20〜30
nmのタングステン膜を形成する。あるいは、シラン還
元法を用いてもよい。その場合は、図5のCVD装置に
SiH4 供給源、流量計、配管等を設ければよい。Si
H4 ガスの流量は5〜100ml/min、WF6 ガス
の流量は10〜200ml/min、圧力は66〜13
30Pa、温度は400〜500℃とする。次に、第1
の実施例と同様にして、WF6 とH2 との混合ガスを用
いて厚さ300〜600nmのタングステン膜を形成す
る。こうして、図6(c)に示すように、ビアホールを
タングステン膜6で埋める。
コン還元法またはジシラン還元法により厚さ20〜30
nmのタングステン膜を形成する。あるいは、シラン還
元法を用いてもよい。その場合は、図5のCVD装置に
SiH4 供給源、流量計、配管等を設ければよい。Si
H4 ガスの流量は5〜100ml/min、WF6 ガス
の流量は10〜200ml/min、圧力は66〜13
30Pa、温度は400〜500℃とする。次に、第1
の実施例と同様にして、WF6 とH2 との混合ガスを用
いて厚さ300〜600nmのタングステン膜を形成す
る。こうして、図6(c)に示すように、ビアホールを
タングステン膜6で埋める。
【0030】次に、タングステン膜6をエッチバックし
て、図6(d)に示すように、タングステンプラグ7−
2を形成後、アルミニウム系合金膜を堆積しパターニン
グして第2層配線12を形成する。この場合、アルミニ
ウム系合金膜を堆積する前後にTiNx 膜を形成し3層
構造の第2層配線を形成することもできる。
て、図6(d)に示すように、タングステンプラグ7−
2を形成後、アルミニウム系合金膜を堆積しパターニン
グして第2層配線12を形成する。この場合、アルミニ
ウム系合金膜を堆積する前後にTiNx 膜を形成し3層
構造の第2層配線を形成することもできる。
【0031】また、図6(c)の状態でタングステン膜
および非晶質シリコン膜6をパターニングしてタングス
テン膜/非晶質シリコン膜の2層配線を形成することも
できる。なお、ビアホール形成後に、TiNx 膜をスパ
ッタ法等で形成後に、本発明を用いてSi2 H6 ガスに
よる非晶質シリコン膜を形成し、その後にタングステン
を成長しても良い。
および非晶質シリコン膜6をパターニングしてタングス
テン膜/非晶質シリコン膜の2層配線を形成することも
できる。なお、ビアホール形成後に、TiNx 膜をスパ
ッタ法等で形成後に、本発明を用いてSi2 H6 ガスに
よる非晶質シリコン膜を形成し、その後にタングステン
を成長しても良い。
【0032】このように、下層配線としてアルミニウム
系合金膜が存在している場合でも、非晶質シリコン膜お
よびタングステン膜を400〜500℃の温度で形成で
きるのでヒロック等の発生を防止できる。
系合金膜が存在している場合でも、非晶質シリコン膜お
よびタングステン膜を400〜500℃の温度で形成で
きるのでヒロック等の発生を防止できる。
【0033】なお、図5に示したCVD装置にはアルゴ
ンガス等のキャリアガス供給系を設けてもよいし、CV
D室を複数にしてもよい。このようなCVD装置はSi
H4による多結晶シリコン膜用のCVD装置またはブラ
ンケットタングステン膜形成用のCVD装置を若干改造
すれば容易に実現できるので経済的である。
ンガス等のキャリアガス供給系を設けてもよいし、CV
D室を複数にしてもよい。このようなCVD装置はSi
H4による多結晶シリコン膜用のCVD装置またはブラ
ンケットタングステン膜形成用のCVD装置を若干改造
すれば容易に実現できるので経済的である。
【0034】
【発明の効果】以上説明した様に、本発明はタングステ
ン膜の成長前に、Si2 H6 ガスを使用して非晶質シリ
コン膜を形成することで、タングステン膜と下地膜との
密着性を向上させることができる。従って、タングステ
ン膜の形成に伴うパーティクルの発生を抑制できる。
ン膜の成長前に、Si2 H6 ガスを使用して非晶質シリ
コン膜を形成することで、タングステン膜と下地膜との
密着性を向上させることができる。従って、タングステ
ン膜の形成に伴うパーティクルの発生を抑制できる。
【0035】また、非晶質シリコン膜とタングステン膜
とをともに400〜500℃で形成できるのでコンタク
トホールおよびビアホールの双方に適用できるタングス
ンプラグを形成できる。あるいは多層配線の任意の層の
配線を形成することができる。更に、非晶質シリコン膜
とタングステン膜とを同じ温度もしくはほぼ同じ温度で
同じCVD装置を使って形成できるのでウェーハの移動
や温度の上げ下げに要する時間を短縮でき量産性に優れ
ている。
とをともに400〜500℃で形成できるのでコンタク
トホールおよびビアホールの双方に適用できるタングス
ンプラグを形成できる。あるいは多層配線の任意の層の
配線を形成することができる。更に、非晶質シリコン膜
とタングステン膜とを同じ温度もしくはほぼ同じ温度で
同じCVD装置を使って形成できるのでウェーハの移動
や温度の上げ下げに要する時間を短縮でき量産性に優れ
ている。
【0036】またさらに、Si2 H6 ガスの熱分解によ
るLP−CVD法で非晶質シリコン膜を成長させるた
め、プラズマCVD法による多結晶シリコン膜よりもス
テップカバレージも良く、微細なコンタクトホールやビ
アホールに適用できる。また、プラズマCVD法より熱
CVD法の方がダメージが少なくコンタクト部における
漏れ電流の発生がなく、デバイスの信頼性がいいという
効果もある。
るLP−CVD法で非晶質シリコン膜を成長させるた
め、プラズマCVD法による多結晶シリコン膜よりもス
テップカバレージも良く、微細なコンタクトホールやビ
アホールに適用できる。また、プラズマCVD法より熱
CVD法の方がダメージが少なくコンタクト部における
漏れ電流の発生がなく、デバイスの信頼性がいいという
効果もある。
【図1】本発明の第1の実施例の説明のため(a)〜
(d)に分図して示す半導体チップの断面図である。
(d)に分図して示す半導体チップの断面図である。
【図2】図1に続いて示す半導体チップの断面図であ
る。
る。
【図3】第1の実施例の変形の説明のための半導体チッ
プの断面図である。
プの断面図である。
【図4】第1の実施例における原料ガスの流量の時間的
変化を示すグラフである。
変化を示すグラフである。
【図5】本発明に使用するCVD装置の模式図である。
【図6】本発明の第2の実施例の説明のため(a)〜
(d)に分図して示す半導体チップの断面図である。
(d)に分図して示す半導体チップの断面図である。
【図7】従来例の説明のため(a)〜(d)に分図して
示す半導体チップの断面図である。
示す半導体チップの断面図である。
1 P型シリコン基板 2 N型拡散層 3 酸化シリコン膜 4 密着層 5,5a 非晶質シリコン膜 6 タングステン膜 7,7−1,7−2 タングステンプラグ 8 窒化チタン膜(Ti−N膜またはTiNx 膜) 9 第1層アルミニウム系配線 10 第1層配線 11 酸化シリコン膜 12 第2層配線 13 BPSG膜 14 チタン膜 15−1〜15−3 ゲートバルブ 16 ロードラック室 17 CVD室 18 搬送室 19 ウェーハ 20 搬送ロボット 21 ウェーハカセット 22−1〜22−3 原料ガス供給源 23−1〜23−6 バルブ 24 配管 25−1〜25−3 流量計
フロントページの続き (56)参考文献 特開 平2−251139(JP,A) 特開 平5−109637(JP,A) 特開 平1−255219(JP,A) 特開 平3−91239(JP,A) 特開 平5−114578(JP,A) 特開 平5−259110(JP,A) 特開 平4−345025(JP,A) 特開 平4−288824(JP,A) 特開 平4−56214(JP,A) 特開 平3−201430(JP,A) 特開 平3−190222(JP,A) 特開 平3−22527(JP,A) 特開 平1−222442(JP,A)
Claims (8)
- 【請求項1】 半導体基板上の所定の絶縁膜に、一定温
度で順次に、ジシランガスの熱分解を利用する減圧CV
D法による非晶質シリコン膜の堆積とCVD法によりタ
ングステン膜の堆積とを行なって導電膜を形成する工程
を含むことを特徴とする半導体装置の製造方法。 - 【請求項2】 絶縁膜に下層導電領域に達する接続孔を
設けた後に導電膜を形成する請求項1記載の半導体装置
の製造方法。 - 【請求項3】 導電膜をパターニングすることにより配
線を形成する請求項2記載の半導体装置の製造方法。 - 【請求項4】 導電膜をエッチバックして接続孔を埋め
るプラグを形成する請求項2記載の半導体装置の製造方
法。 - 【請求項5】 下層導電領域が少なくとも表面にバリア
膜を有するアルミニウム系合金膜でなる下層配線であ
り、一定温度を500℃を越えない値に保って前記アル
ミニウム系合金膜からヒロックが発生するのを防止する
請求項2,3又は4記載の半導体装置の製造方法。 - 【請求項6】 下層導電領域が不純物拡散層であり、バ
リア膜を形成した後に導電膜を形成する請求項2記載の
半導体装置の製造方法。 - 【請求項7】 導電膜およびバリア膜をパターニングし
て配線を形成する請求項6記載の半導体装置の製造方
法。 - 【請求項8】 導電膜およびバリア膜をエッチバックし
てプラグを形成する請求項6記載の半導体装置の製造方
法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6084236A JP2616554B2 (ja) | 1994-04-22 | 1994-04-22 | 半導体装置の製造方法 |
KR1019950009886A KR100213412B1 (ko) | 1994-04-22 | 1995-04-22 | 반도체 장치 제조방법 |
US08/899,722 US5851581A (en) | 1994-04-22 | 1997-07-24 | Semiconductor device fabrication method for preventing tungsten from removing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6084236A JP2616554B2 (ja) | 1994-04-22 | 1994-04-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07297150A JPH07297150A (ja) | 1995-11-10 |
JP2616554B2 true JP2616554B2 (ja) | 1997-06-04 |
Family
ID=13824843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6084236A Expired - Lifetime JP2616554B2 (ja) | 1994-04-22 | 1994-04-22 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5851581A (ja) |
JP (1) | JP2616554B2 (ja) |
KR (1) | KR100213412B1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6335280B1 (en) * | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
US6174806B1 (en) | 1997-01-28 | 2001-01-16 | Micron Technology, Inc. | High pressure anneals of integrated circuit structures |
US5858873A (en) * | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
WO2000006795A1 (en) * | 1998-07-27 | 2000-02-10 | Applied Materials, Inc. | Cvd tungsten deposition on oxide substrates |
KR100543653B1 (ko) * | 1998-12-28 | 2006-03-28 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
KR100883041B1 (ko) * | 2002-11-08 | 2009-02-09 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR100688055B1 (ko) * | 2004-05-10 | 2007-02-28 | 주식회사 하이닉스반도체 | 저온 장벽금속층을 이용한 금속배선 제조 방법 |
US7726905B2 (en) * | 2006-09-06 | 2010-06-01 | Hall David R | Asphalt reconditioning machine |
US20150171321A1 (en) * | 2013-12-13 | 2015-06-18 | Micron Technology, Inc. | Methods of forming metal on inhomogeneous surfaces and structures incorporating metal on inhomogeneous surfaces |
TWI716511B (zh) * | 2015-12-19 | 2021-01-21 | 美商應用材料股份有限公司 | 用於鎢原子層沉積製程作為成核層之正形非晶矽 |
CN112041969A (zh) * | 2018-04-24 | 2020-12-04 | 应用材料公司 | 无阻挡层的钨沉积 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4357179A (en) * | 1980-12-23 | 1982-11-02 | Bell Telephone Laboratories, Incorporated | Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique |
US4585515A (en) * | 1985-03-11 | 1986-04-29 | Rca Corporation | Formation of conductive lines |
US4604274A (en) * | 1985-07-18 | 1986-08-05 | Amoco Corporation | Photochemical process for the preparation of disilane |
US4650696A (en) * | 1985-10-01 | 1987-03-17 | Harris Corporation | Process using tungsten for multilevel metallization |
DE3639202A1 (de) * | 1986-11-15 | 1988-05-19 | Degussa | Verfahren zur herstellung von disilan aus monosilan |
JPS63237441A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 半導体装置 |
JPS63237443A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 半導体装置 |
JP2692683B2 (ja) * | 1988-04-05 | 1997-12-17 | 富士通株式会社 | 半導体装置とその製造方法 |
US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
JPH02208293A (ja) * | 1989-02-08 | 1990-08-17 | Kanazawa Univ | 多結晶シリコン膜の製造方法 |
JP2841439B2 (ja) * | 1989-03-24 | 1998-12-24 | 富士通株式会社 | 半導体装置の製造方法 |
US5240505A (en) * | 1989-08-03 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Method of an apparatus for forming thin film for semiconductor device |
JP2947828B2 (ja) * | 1989-09-04 | 1999-09-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPH04288824A (ja) * | 1991-03-18 | 1992-10-13 | Sony Corp | ブランケットタングステンによるプラグ形成方法 |
JP3175195B2 (ja) * | 1991-06-24 | 2001-06-11 | ソニー株式会社 | 多層配線の形成方法 |
JP3181357B2 (ja) * | 1991-08-19 | 2001-07-03 | 株式会社東芝 | 半導体薄膜の形成方法および半導体装置の製造方法 |
JPH05114578A (ja) * | 1991-10-22 | 1993-05-07 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
-
1994
- 1994-04-22 JP JP6084236A patent/JP2616554B2/ja not_active Expired - Lifetime
-
1995
- 1995-04-22 KR KR1019950009886A patent/KR100213412B1/ko not_active IP Right Cessation
-
1997
- 1997-07-24 US US08/899,722 patent/US5851581A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100213412B1 (ko) | 1999-08-02 |
US5851581A (en) | 1998-12-22 |
JPH07297150A (ja) | 1995-11-10 |
KR950030308A (ko) | 1995-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6335280B1 (en) | Tungsten silicide deposition process | |
US6830820B2 (en) | Chemical vapor deposition of titanium | |
US6214714B1 (en) | Method of titanium/titanium nitride integration | |
KR100583637B1 (ko) | 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비 | |
EP0841690A1 (en) | Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method | |
JP2889430B2 (ja) | コンタクト部形成方法 | |
JP2616554B2 (ja) | 半導体装置の製造方法 | |
EP1412976B1 (en) | Boron-doped titanium nitride layer for high aspect ratio semiconductor devices | |
JP2800788B2 (ja) | 半導体装置の製造方法 | |
JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
JPH05129231A (ja) | 電極配線 | |
JPH1032248A (ja) | タングステン膜形成法 | |
JP2616402B2 (ja) | 半導体装置の製造方法 | |
JPH09260306A (ja) | 薄膜形成方法 | |
JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
JP2751606B2 (ja) | 配線の形成方法 | |
US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
KR100477813B1 (ko) | 반도체장치의텅스텐금속배선형성방법 | |
JPH10209280A (ja) | 半導体装置の製造方法 | |
JPH04192562A (ja) | 半導体装置及びその製造方法 | |
JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
KR0175016B1 (ko) | 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법 | |
JPH02231714A (ja) | 半導体装置の製造方法 | |
KR20020002608A (ko) | 반도체소자의 비트라인 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970114 |