KR100213412B1 - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR100213412B1
KR100213412B1 KR1019950009886A KR19950009886A KR100213412B1 KR 100213412 B1 KR100213412 B1 KR 100213412B1 KR 1019950009886 A KR1019950009886 A KR 1019950009886A KR 19950009886 A KR19950009886 A KR 19950009886A KR 100213412 B1 KR100213412 B1 KR 100213412B1
Authority
KR
South Korea
Prior art keywords
film
tungsten
amorphous silicon
chamber
temperature
Prior art date
Application number
KR1019950009886A
Other languages
English (en)
Other versions
KR950030308A (ko
Inventor
젠께마사노브
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950030308A publication Critical patent/KR950030308A/ko
Application granted granted Critical
Publication of KR100213412B1 publication Critical patent/KR100213412B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

접촉부가 실리콘 기판위를 덮는 절연막에 형성되고 이후 비결정질 실리콘막이 디실란을 사용하여 400 내지 500℃로 그 위에 증착된다. 다음에 텅스텐막이 형성되고 에칭백되어 에칭백(etch back)을 통하는 텅스텐 플러그를 형성한다.

Description

반도체 장치 제조 방법
제1a도 내지 제1e도는 본 발명의 제1실시예에 따르는 방법의 각 단계를 설명하는 단면도.
제2도는 본 발명의 제2실시예를 따르는 방법으로 제조된 반도체 칩을 설명하는 단면도.
제3도는 제1실시예에 이용되는 원료 가스(source gas)의 유량의 시간적 변화를 도시한 그래프.
제4도는 본 발명용으로 이용되는 CVD시스템의 모식도.
제5a 내지 b도는 본 발명의 제2실시예에 따르는 방법의 각 단계를 설명하는 단면도.
제6a 내지 d도는 종래기술에 따르는 방법의 각 단계를 설명하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 실리콘 기판 2 : N형 확산층
3 : 산화 실리콘막 4 : 접착층
5, 5a : 비결정질 실리콘막 6 : 텅스텐막
7, 7-1, 7-2 : 텅스텐 플러그 8 : 질화 티타늄막(Ti-N막 또는 TiNx막)
9 : 제1층 알루미늄계 배선 10 : 제1층 배선
11 : 산화 실리콘막 12 : 제2층 배선
13 : BPSG 막 14 : 티타늄막
15-1~15-3 : 게이트 밸브 16 : 로드록 챔버
17 : CVD 챔버 18 : 반송실
20 : 반송 로봇 21 : 카세트
22-1~22-3 : 원료 가스 공급원 23-1~23-6 : 밸브
24 : 배관 25-1~25-3 : 유량계
[발명의 배경]
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 접촉 구멍 및/또는 경유 구멍(via-hole)을 충전하는 텅스텐 플러그를 가진 반도체 장치 제조 방법에 관한 것이다.
접촉 구멍 및 경유 구멍의 양호한 형성 예를 들면 이들 구멍의 애스팩트비(aspect ratio)의 증가에 따라, 알루미늄 배선층으로 구멍을 충전하는데는 어려움이 있다. 따라서, 텅스텐 플러그로 구멍을 충전하는 기술이 실제적으로 제안 되어져 사용되고 있다.
그런데, 텅스텐 플러그는 형성된 구멍에서 절연막이 빈약한 접착성을 가지고 따라서 텅스텐 플러그와 절연막 사이에 질화 티타늄(Ti-N 또는 TiNx로 표현)과 같은 절연층을 형성할 필요성이 있게 된다. 그런데 스퍼터링법에 의해 Ti-N 막이 일반적으로 형성되기 때문에 균일한 두께로 형성되지 않는다.
특히, Ti-N막은 높은 애스팩트비(high aspect ratio)를 가진 구멍의 내측면위에 얇게 증착된다. 이러한 이유로, 만일 텅스텐 플러그가 상기 접착층 위에 바로 형성되면 보이드(void)가 텅스텐 플러그에 자주 형성된다. 좋지 않은 경우에는, 텅스텐 플러그가 구멍으로부터 제거되기도 한다.
상기 문제를 해결하기 위해서 일본 특개평 4-288824호에서 블랭킷(blanket)텅스텐막을 형성하기 전에 고 피복 단계를 가진 실리콘막을 형성하는 방법이 제안되었다. 이 방법은 제6a도 내지 제6d도를 참고로 하여 이하에 기술한다.
제6a도에서, BPSG 막(13)은 먼저 실리콘 기판(1)위에 형성되고 접촉구멍이 BPSG 막(13)위에 형성된다. 다음에, Ti 막이 스퍼터링법으로 막(13)의 전체 표면 위에 증착되고 다음에 선택적으로 접촉 구멍에 대응하는 부분(14)과 그 근처를 제외하고 제거된다. 그런후, SiO2막(3)이 접촉구멍(50)을 형성하는 형상에 따라서 CVD법으로 층간 절연막(inter-layer insulating film)으로 형성된다.
다음에, 비결정질 실리콘(a-Si) 막(5) 이 50 내지 100nm의 두께까지 SiH4를 사용하는 플라즈마 CVD 법으로 전체 표면 위에 형성된다(제6b도). 실리콘 기판(1)과 접촉하는 Ti 막(14)의 부분은 Ti-Si(titanium silicide)막 (도시하지 않음)으로 전달되고 이후 텅스텐 블랭킷층(6)이 CVD법으로 막(5)의 전체 표면 위에 형성된다(제6c도).
다음에 텅스텐막(6)은 에칭백되어 제6d도에 도시한 바와 같이 텅스텐 플러그(7)를 형성한다.
비결정질 실리콘막(5)은 양호한 피복 단계를 가지고 그에 따라 제거시 텅스텐 플러그(7)을 보호하는 플라즈마 CVD 법으로 형성된다. 또한, 비결정질 실리콘막(5)이 250 내지 475℃의 낮은 온도로 형성되기 때문에, 상기 방법은 알루미늄계 배선부를 구비하는 다층 배선 구조체에 양호하게 적용된다.
비결정질 실리콘막(5)은 SiH4가스를 사용하는 감압(low=pressure) CVD(LP-CVD)로 형성되는 폴리실리콘막으로 대체될 수 있다. 따라서, 형성된 폴리실리콘막은 비결정질 실리콘막보다 훨씬 더 양호한 성질 또는 피복 단계를 구비한다.
그런데, LP-CVD법에 의한 폴리실리콘막의 형성은 대략 600℃(상기 일본 특개평 4-288824호의 경우에는 630℃)를 사용하므로, 바닥층 배선부의 힐록(hillock)의 유입이 쉽게 되어 다층 배선 구조체에서의 배선층 사이에 관통구멍(경유 구멍)에 LP-CVD법을 적용하기가 곤란하다. 또한, 텅스텐막을 증착하기 위한 온도가 폴리실리콘막을 증착하는 온도와 다르기 때문에, 각각의 온도 제어가 필요하여 재료 생성율이 저하된다.
상술한 바와 같이, 플라즈마 CVD법으로 형성된 비결정질 실리콘막과 LP-CVD법으로 형성된 폴리실리콘막은 모두 절연막과 텅스텐막 간의 접착층으로 단점과 장점을 갖는다. 즉, 비결정실 실리콘 막은 텅스텐막 형성 온도와 거의 동일한 온도로 플라즈마 CVD 법으로 형성되는 장점이 있는 반면에 순응성이 LP-CVD 법으로 형성된 폴리실리콘막보다 못하다는 단점이 있다. 대조적으로, LP-CVD 법으로 형성된 폴리 실리콘막은 순응성(conformality)이 플라즈마 CVD법으로 형성된 비결정질 실리콘 막보다 우수하지만, 막 형성 온도가 텅스텐막 형성 온도와는 커다란 차이가 있고 재료 생성율이 낮다는 단점이 있다.
[발명의 요약]
따라서, 본 발명의 목적은 향상된 텅스텐 플러그 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 재료 처리량의 감소 없이 텅스텐 막의 제거로 인한 파편 생성을 방지하는 방법으로 제공하는 것이다.
본 발명에 따르는 방법은 디실란 가스의 열분해를 사용하는 LP-CVD 법으로 절연막위에 비결정질 실리콘막을 증착하는 단계와, 비결정질 실리콘막 위에 CVD법으로 텅스텐 막을 증착하는 단계를 구비하는 것을 특징으로 한다.
즉, 본 발명은 LP-CVD 법으로 형성된 비결정질 실리콘막이 플라즈마 CVD법으로 형성된 비결정질 실리콘막 보다 더 양호한 피복 단계를 갖는다는 본 발명자가 발견한 사실에 기초한다. 또한, 본 발명자는 비결정질 실리콘막용의 원료 가스로서 디실란 가스의 사용으로, 증착율이 디실란 가스를 사용하는 경우와 비교하여 향상되고 비결정질 실리콘막이 텅스텐 막 형성 온도와 거의 동일한 400 내지 500℃온도로 형성되는 것도 발견하였다.
[실시예의 상세한 설명]
본 발명의 목적, 장점 및 특징들은 첨부 도면을 참조한 다음 설명으로 보다더 분명해진다.
제1도를 참조하여 본 발명의 제1실시예에 따른 제조 방법에 대해 설명한다.
먼저, 제1a도에 도시한 바와 같이, CVD법으로 절연막으로서 대략 500nm 두께의 산화 실리콘막(3)을 증착함으로써, N형 확산층(2)을 P형 실리콘 기판(1)에 선택적으로 형성된다. 다음에, 접촉구멍(100)이 산화물막(3)에 선택적으로 형성되어 N형 확산층(2)의 일부분이 노출되게 한다. 그런 후, 대략 50nm 두께의 티타늄막과 대략 100nm 두께의 질화 티타늄막이 스퍼터링법으로 순차적으로 형성되어 접착층(4)을 형성한다. 열처리에 의해, 접착층(4)의 티타늄 막은 영역(2)의 실리콘과 반응하여 이들간의 내접촉성이 감소하도록 층(4)과 영역(2) 사이의 계면(interface)에 티타늄 실리사이드(titanium silicide : 도시하지 않음)를 형성한다.
층(4)에 있는 질화티타늄막(티타늄의 스퍼터링 반응으로 형성, TiNx, 0＜ x＜2, 예 x = 1.5)은 나중에 증착이 될 텅스텐이 텅스텐막에 침투되는 것을 방지하기 위한 불투과성막으로의 역할을 한다.
따라서, 준비된 반도체 웨이퍼가 제4도에 도시된 바와 같이 CVD시스템에 전달된다. 상기 도면에서 웨이퍼는 도면 번호 19로 지시되어 있다. 특히 카세트(21)위에 설정된 웨이퍼(19)는 게이트 밸브(15-1)를 개방하여 로도록 챔버(16)내에 적재된다. 이러한 CVD 시스템은 원료 가스 Si2H6, WF6및 H2용 공급원(22-1 내지 22-3). 유량율 조정 기능을 가지는 유량계(25-1 내지 25-3) 및 배관(24)을 구비하고 있다. 다음에 게이트 밸브(15-1)가 폐쇄되고 코드록 챔버(16)가 진공 펌프(도시하지 않음)에 의해 배출되어진다. 반송실(18)과 CVD 챔버(17)도 배출된다. 각각의 챔버(16-18)가 진공 상태부에 전해지면, 게이트 밸브(15-2, 15-3)가 개방되어 로드록 챔버(16)로부터 CVD 챔버(17)로 반송 로보트(20)에 의해 챔버(18)를 통해 이동된다. 게이트 밸브(15-2,15-3)가 폐쇄된 후에, CVD 챔버(17)내의 웨이퍼(19)가 가열된다. 웨이퍼(19)는 저항 열 방법(resistance heating method) 또는 램프 가열방법 중의 어느 한 방법으로 가열된다. 온도가 400 내지 500℃ 사이에 이르면, 디실란 가스(disilane gas: Si2H6) 만이 CVD 챔버(17) 내로 유입되도록 밸브(23-1,23-6)가 개방된다. Si2H6의 유량율을 50 내지 500ml/분 범위에 있고 본 실시예에서는 제3도에 도시한 바와 같이 100ml/분으로 설정된다. CVD 챔버(17)의 압력은 133 내지 1330 Pa로 설정된다. 이러한 상태 하에서, 디실란 가스가 제3도에 도시한 바와 같이 1분동안 공급된다.
따라서, 비결정질 실리콘막(5)이 제1b도에 도시한 바와 같이 5 내지 20nm두께로 층(4)위에 증착된다. 형성된 비결정질 실리콘막(5)은 양호한 피복 단계를 거치므로 접촉구멍(100) 내의 질화 티타늄막 위가 균일하게 증착된다. 더욱이 실리콘막(5)은 SiH4가스를 사용하는 경우와 비교하여 상당히 큰 증착율로 형성된다.
제4도를 참고로 하여 보면, 밸브(23-2, 23-5)가 CVD 챔버(17)내로 WF6가스가 유입되도록 개방된다. 동시에, 밸브(23-1,23-6)는 Si2H6및 WF6간의 유량율이 1:2가 되도록 Si2H6의 유량율을 감소시킴으로써 조정된다. 따라서 디실란 환원법(disilane reduction process)이 수행된다. 양호하게, Si2H6의 유량율은 5 내지 100ml/분으로 설정되고 WF6의 유량율은 10 내지 200ml/분으로 설정된다. 상기 실시예에서, Si2H6와 WF6의 유량율은 각각 40 과 80ml/분이다(제4도 참고). CVD챔버(17)의 압력은 66 내지 1330Pa로 설정되고 그 온도는 400 내지 500℃로 설정된다. 이러한 단계에서, 텅스텐이 비결정질 실리콘막(5) 위에 증착되어 그 위에 텅스텐 층을 성장시키기 위한 코어 또는 핵(nucleus)을 형성한다.
디실란 환원법을 사용하는 대신에 실리콘 환원법을 이용할 수도 있다. 이러한 경우에는 WF5가스가 공급되고 Si2H6가스의 공급이 정지된다. 실리콘 환원법에서, 비결정질 실리콘막(5)이 미세하게 에칭(etch)되어 실리콘 환원이 이루어진다.
다음에, 밸브(23-1,23-6)가 폐쇄되어 Si2H6공급이 정지되고 밸브(23-2,23-4)가 순차적으로 개방되어 H2가스를 유입한다. H2가스의 유량율은 WF6가스의 유량율과 같이 다량의 값 4 내지 10배로 설정된다. 즉, H2가스의 유량율은 300 내지 1000ml/분으로 설정되고, WF6의 유량율은 10 내지 200ml/분으로 설정된다. 이러한 실시예에서, WF6와 H2의 유량율은 각각 80 과 450ml/분이다(제3도 참고). 압력은 1330 내지 13300 Pa로 설정되고 온도는 400 내지 500℃로 설정된다.
따라서, 제1c도에 도시한 바와 같이, 300 내지 800nm 두께의 텅스텐막(6)이 접촉구멍을 완전히 충전하여 형성된다.
다음에, 밸브(23-2,23-3,23-4,23-5)가 폐쇄되고 웨이퍼 가열 동작이 정지된다. 다음, 게이트 밸브(15-2,15-3)가 개방되어 로드록 챔버(16)로 웨이퍼(19)가 이동되고, 게이트 밸브(15-2,15-3)는 그후 폐쇄되어진다. 로드록 챔버(6)의 압력은 대기압으로 전해지고 게이트 밸브(15-1)가 개방되어 웨이퍼 카세트(21)를 끄집어낸다.
다음, 웨이퍼(9)가 에칭 시스템(설명하지 않음)에 전달되어 SF6와 O2의 혼합가스로 텅스텐막(6)을 에칭한다. 따라서 제1d도에 도시된 바와 같이 텅스텐 플러그(7-1)가 형성된다. 실리콘 및/또는 구리를 함유하는 알루미늄층이 증착되어 형상화되므로서 제1e도에 도시한 바와 같이 텅스텐 플러그(7-1)와 접촉하는 제1층 알루미늄계 배선(9)을 형성한다. 필요에 따라서 TiNx 막, AL-Si-Cu 합금막 및 TiNx 막으로 만들어진 세개층 구조체의 배선층이 얻어지도록 알루미늄 막의 형성 전후에 TiNx 막을 형성할수 있다.
제1c도에 도시된 바와 같은 텅스텐 층(6)은 제1층 배선에 이용된다. 이러한 경우에, 텅스텐막(6)이 형상화되어 본 발명의 제2실시예로서 제2도에 도시한 바와 같이 제1층 배선(10)을 형성한다.
상술한 바와 같이, LP-CVD 법을 사용하는 디실란 가스의 열분해를 통해 형성된 비결정질 실리콘막(5)이 매우 양호한 순웅성이 있고 보호 단계를 가지므로 텅스텐 플러그(7-1) 또는 막(6)이 벗겨지는 것이 방지된다. 더욱이, LP-CVD 법을 사용하는 디실란 가스의 분해는 텅스텐막 형성 온도와 거의 동일한 400 내지 500℃에서 수행된다. 또한, 비결정질 실리콘막(5)과 텅스텐막(6)이 동일한 CVD 챔버에서 연속적으로 형성된다. 따라서 재료 처리량이 향상된다.
더욱이, 텅스텐막(6)은 디실란 환원법 또는 실리콘 환원법을 사용하는 제1단계(phase)와 수소 환원법을 사용하는 제2단계에서 형성된다. 따라서 성장의 코어로서 역할을 하는 텅스텐이 제1단계에서 형성되어 고정되고 제2단계에서 성장이 빠르게 일어난다. 그러므로, 고접착성의 두꺼운 텅스텐막(6)이 빠르게 형성된다.
본 발명의 제2실시예를 제5도를 참고로 하여 보면, 두개의 질화 티타늄막(TiNx)에 의해 샌드위치된 알루미늄 합금막(9)으로 만들어진 세개층 구조체의 제1층 배선(9)이 실리콘기판(도시않음)을 덮고 있는 절연막(3)위에 형성된다. 중간층 절연막으로서 역할을 하는 산화 실리콘막(11)은 플라즈마 CVD 법에 의해 제1층 배선부위에 형성된다. 산화 실리콘 막(11)의 두께는 대략 500nm으로 설정된다. 산화 실리콘막(11)은 선택적으로 에칭되어 경유 구멍(300 : via-hole)을 형성한다(제5a도).
접착층용으로 사용되는 비결정질 실리콘막(5a)은 상기 실시예의 경우와 유사하게 Si2H6가스를 사용하여 대략 50nm 두께까지 형성된다(제5b도). 상기 실시예에서는 제1a도 내지 제1d도에 도시된 바와 같은 층(14)이 이용되지 않기 때문에, 막(5a)은 제 1실시예보다 더 두껍게 형성된다.
다음에, 제1실시예와 유사하게, 20 내지 30mm 두께의 텅스텐막(6)은 제5c도에 도시된 바와 같이 실리콘 환원법 또는 디실란 환원법으로 형성된다.
텅스텐막의 증착은 실란(silane) 환원법으로도 수행된다. 이러한 방법에서는 제4도에 도시한 CVD 시스템에 SiH4공급원 유량계 및 배관을 설치할 필요성이 있다. SiH4가스의 유량율은 5 내지 100 ml/분으로 설정되고 WF6가스의 유량율은 10 내지 200ml/분으로 설정되고, 압력은 66내지 1330Pa로 설정되고, 온도는 400 내지 500℃로 설정된다. 다음에, 제1실시예와 유사하게, 300 내지 600nm 두께의 텅스텐막은 제5c도와 유사하게 경유 구멍을 충전하는 WF6과 H2의 혼합 가스를 사용하여 형성된다.
텅스텐막(6)은 에칭백을 받아 제5d도에 도시한 바와 같이 텅스텐 플러그(7-2)를 형성하고, 그런후 알루미늄 기초 합금막이 증착되고 형상화되어 제2층배선(12)을 형성한다. 이러한 경우에는 알루미늄 기초 합금막을 증착하기 전후에 TiNx 막을 형성하여 새개층 구조체를 형성할 수도 있다.
또한, 제5c도에 상태하에서 막을 형성화시켜 비결정질 실리콘막(6)과 텅스텐막으로 만들어진 두개층 배선부를 형성할 수도 있다. 더욱이, 제1실시예와 유사하게, 경유 구멍을 형성하고 그런후, 스퍼터링법으로 TiNx 막을 형성하고, 그런후 Si2H6가스로 비결정질 실리콘 막을 형성하고, 다음에 텅스텐막(6)을 형성할 수 있다.
따라서, 비결정질막과 텅스텐막은 알루미늄 기초 합금막이 바닥층 배선부로서 제공되었을 때도 400 내지 500℃온도로 형성되어 발생되는 힐록(hillock)을 방지할 수 있다.
시스템에 다수의 CVD 챔버를 형성하거나 제4도에 도시한 CVD 시스템에 아르곤 가스와 같은 운반 가스를 공급하기 위한 시스템을 설정할 수 있다. 이러한 형태의 CVD 시스템은 SiH4로 폴리실리콘막을 형성하는 CVD 시스템 또는 블랭킷 텅스텐막을 형성하는 CVD 시스템을 약간 개조하여 용이하게 실현할 수 있기 때문에, 경제적이다.
상술한 바와 같이, 본 발명은 텅스텐막을 형성하기 전에 Si2H6를 사용하는 비결정질 실리콘막을 형성하기 때문에 텅스텐막과 기초막간의 접착성이 향상된다. 따라서, 텅스텐 막의 제거로 인해서 파편이 생성되는 것을 방지할 수 있다.
또한, 비결정질 실리콘막과 텅스텐막이 400 내지 500℃에서 형성되기 때문에, 접착 구멍과 경유 구멍에 적용되는 텅스텐 플러그를 형성할 수 있다. 더욱이, 다층 배선부의 임의의 층에 배선부를 형성할 수 있다. 더욱이, 비결정질 실리콘막과 텅스텐막이 동일한 CVD 시스템에 의해 동일 온도 또는 거의 동일한 온도에서 형성되기 때문에, 웨이퍼를 이동하거나 온도를 변경하는데 필요한 시간을 감소시킬 수 있다. 따라서, 본 발명은 다량의 우수한 제품을 제조할 수 있다.
더욱이 비결정질 실리콘막이 플라즈마 CVD 법으로 형성된 비결정질 실리콘막보다 더 우수한 피복 단계를 가진 디실란 가스의 열분해를 사용하는 LP-CVD법으로 형성된다. 따라서, 비결정질 실리콘막이 극미한 접촉 구멍 또는 경유 구멍에 적용될 수 있다. 또한, 열 CVD 법이 플라즈마 CVD 법보다 손상이 덜하기 때문에 접촉부에서 전류 누수가 거의 발생하지 않고 장치의 신뢰성이 향상되는 우수성이 있다.

Claims (8)

  1. 디실란 가스의 열분해를 이용하는 감압 CVD법으로 반도체 기판을 피복하는 절연막에 비결정질 실리콘 막을 증착하는 단계와, CVD 법으로 상기 비결정질 실리콘 막에 텅스텐막을 증착하는 단계를 포함하는 반도체 장치 제조 방법.
  2. 제1항에 있어서, 비결정질 실리콘 막과 텅스텐막은 동일 온도로 형성되는 반도체 장치 제조 방법.
  3. 제1항에 있어서, 상기 절연막은 구멍을 갖는 반도체 장치 제조 방법.
  4. 제3항에 있어서, 상기 구멍은 상기 비결정질 실리콘 막과 상기 텅스텐 막으로 충전되는 반도체 장치 제조 방법.
  5. 400 내지 500℃사이의 제1온도로 제1챔버에서 디실란 가스의 열 분해를 이용하는 감압 CVD법으로 반도체 기판을 피복하는 절연막의 구멍에 비결정질 실리콘막을 증착하는 단계와, 디실란 가스와 텅스텐막 증착 가스이 유량율이 대략 1:2가 되도록 디실란 가스의 유입 흐름을 제1챔버 내로 중단시킴 없이 감소시키고, 텅스텐막 증착 가스를 제1챔버 내로 도입하는 단계와, 제2온도로 제1챔버에서 CVD 법으로 상기 비결정질 실리콘막 상에 텅스텐막을 증착하는 단계를 포함하며, 상기 제1온도는 상기 제2온도와 실질적으로 동일하므로 상기 비결정질 실리콘막과 상기 텅스텐막이 동일 챔버에서 연속적으로 증착되는 반도체 장치 제조 방법.
  6. 제5항에 있어서, 상기 텅스텐막 증착 가스는 텅스텐 플로라이드(tungsten fluoride)인 반도체 장치 제조 방법.
  7. 반도체 기판 상에 절연막을 형성하는 단계와, 상기 절연막에 구멍을 형성하기 위해 상기 구멍을 한정하는 측면과 상기 측면에서 연장하는 상부면을 갖는 상기 절연막을 선택적으로 제거하는 단계와, 400 내지 500℃의 제1온도로 제1챔버에서 디실란의 열분해에 의해서 상기 절연막의 상부면과 측면 상에 상기 절연막의 측면으로 에워싸인 부분을 갖는 비결정질 실리콘막을 증착하는 단계와, 디실란 가스와 텅스텐 핵 증착 가스의 유량율이 대략 1 : 2가 되도록 디실란 가스의 유입 흐름을 제1챔버 내로 중단시킴 없이 감소시키고, 텅스텐 핵 증착 가스를 제1챔버 내로 도입하는 단계와, 실질적으로 제1온도로 제1챔버 내에서 상기 비결정질 실리콘막 상에 텅스텐 핵을 형성하는 단계 및, 상기 비결정질막과 상기 텅스텐 핵을 동일 챔버내에서 연속적으로 증착되도록 텅스텐막으로 상기 구멍을 충전하기 위해서 실질적으로 제1온도로 상기 텅스텐 핵을 성장시키는 단계를 포함하는 반도체 장치 제조 방법.
  8. 제7항에 있어서, 상기 텅스텐막 증착 가스는 텅스텐 플로라이드인 반도체 장치 제조 방법.
KR1019950009886A 1994-04-22 1995-04-22 반도체 장치 제조방법 KR100213412B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6084236A JP2616554B2 (ja) 1994-04-22 1994-04-22 半導体装置の製造方法
JP94-084236 1994-04-22

Publications (2)

Publication Number Publication Date
KR950030308A KR950030308A (ko) 1995-11-24
KR100213412B1 true KR100213412B1 (ko) 1999-08-02

Family

ID=13824843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009886A KR100213412B1 (ko) 1994-04-22 1995-04-22 반도체 장치 제조방법

Country Status (3)

Country Link
US (1) US5851581A (ko)
JP (1) JP2616554B2 (ko)
KR (1) KR100213412B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335280B1 (en) * 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
US6174806B1 (en) 1997-01-28 2001-01-16 Micron Technology, Inc. High pressure anneals of integrated circuit structures
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
WO2000006795A1 (en) * 1998-07-27 2000-02-10 Applied Materials, Inc. Cvd tungsten deposition on oxide substrates
KR100543653B1 (ko) * 1998-12-28 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100883041B1 (ko) * 2002-11-08 2009-02-09 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR100688055B1 (ko) * 2004-05-10 2007-02-28 주식회사 하이닉스반도체 저온 장벽금속층을 이용한 금속배선 제조 방법
US7726905B2 (en) * 2006-09-06 2010-06-01 Hall David R Asphalt reconditioning machine
US20150171321A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Methods of forming metal on inhomogeneous surfaces and structures incorporating metal on inhomogeneous surfaces
TWI716511B (zh) * 2015-12-19 2021-01-21 美商應用材料股份有限公司 用於鎢原子層沉積製程作為成核層之正形非晶矽
SG11202009514WA (en) * 2018-04-24 2020-11-27 Applied Materials Inc Tungsten deposition without barrier layer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique
US4585515A (en) * 1985-03-11 1986-04-29 Rca Corporation Formation of conductive lines
US4604274A (en) * 1985-07-18 1986-08-05 Amoco Corporation Photochemical process for the preparation of disilane
US4650696A (en) * 1985-10-01 1987-03-17 Harris Corporation Process using tungsten for multilevel metallization
DE3639202A1 (de) * 1986-11-15 1988-05-19 Degussa Verfahren zur herstellung von disilan aus monosilan
JPS63237443A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体装置
JPS63237441A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体装置
JP2692683B2 (ja) * 1988-04-05 1997-12-17 富士通株式会社 半導体装置とその製造方法
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
JPH02208293A (ja) * 1989-02-08 1990-08-17 Kanazawa Univ 多結晶シリコン膜の製造方法
JP2841439B2 (ja) * 1989-03-24 1998-12-24 富士通株式会社 半導体装置の製造方法
US5240505A (en) * 1989-08-03 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of an apparatus for forming thin film for semiconductor device
JP2947828B2 (ja) * 1989-09-04 1999-09-13 株式会社日立製作所 半導体装置の製造方法
JPH04288824A (ja) * 1991-03-18 1992-10-13 Sony Corp ブランケットタングステンによるプラグ形成方法
JP3175195B2 (ja) * 1991-06-24 2001-06-11 ソニー株式会社 多層配線の形成方法
JP3181357B2 (ja) * 1991-08-19 2001-07-03 株式会社東芝 半導体薄膜の形成方法および半導体装置の製造方法
JPH05114578A (ja) * 1991-10-22 1993-05-07 Matsushita Electron Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5851581A (en) 1998-12-22
JPH07297150A (ja) 1995-11-10
JP2616554B2 (ja) 1997-06-04
KR950030308A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
EP0391562B1 (en) Semiconductor devices incorporating a tungsten contact and fabrication thereof
KR100546943B1 (ko) 반도체장치형성방법
US6838376B2 (en) Method of forming semiconductor wiring structures
KR100213412B1 (ko) 반도체 장치 제조방법
US20010053586A1 (en) Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby
JPH0529254A (ja) 配線形成方法
KR100407684B1 (ko) 반도체 소자의 제조 방법
JP3175721B2 (ja) 半導体装置の製造方法
JPH0936228A (ja) 配線形成方法
JPH0936230A (ja) 半導体装置の製造方法
JPH09326436A (ja) 配線形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
KR100543458B1 (ko) 반도체 장치의 도전성 구조체 형성 방법
US20030186526A1 (en) Method for contact profile improvement
US5851920A (en) Method of fabrication of metallization system
JPH1032248A (ja) タングステン膜形成法
JP3102555B2 (ja) 半導体装置の製造方法
KR20040053457A (ko) 반도체 소자의 제조 방법
JPH11111842A (ja) 多層配線構造およびその製造方法
US5211987A (en) Method and apparatus for forming refractory metal films
KR100807065B1 (ko) 반도체 소자의 금속배선 형성방법
KR100645930B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JP4526217B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020508

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee