JP2692683B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2692683B2 JP2692683B2 JP63083834A JP8383488A JP2692683B2 JP 2692683 B2 JP2692683 B2 JP 2692683B2 JP 63083834 A JP63083834 A JP 63083834A JP 8383488 A JP8383488 A JP 8383488A JP 2692683 B2 JP2692683 B2 JP 2692683B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- region
- amorphous silicon
- impurities
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本各発明は半導体装置とその製造方法に関し、特に多
量に不純物を添加した領域を含む半導体装置とその製造
方法に関する。
量に不純物を添加した領域を含む半導体装置とその製造
方法に関する。
シリコン半導体装置において、不純物を多量に添加し
た半導体領域を利用する場合がある。たとえばMOSトラ
ンジスタのゲート電極やメモリ装置のビット線領域のよ
うな導電領域を単結晶や多結晶シリコン領域で作製する
場合、また、バイポーラトランジスタにおいて、浅いエ
ミッタ領域等を作製する際、半導体表面にドープドポリ
シリコンを堆積し、それを拡散源として拡散を行い、か
つドープドポリシリコンを電極として使用するような場
合である。
た半導体領域を利用する場合がある。たとえばMOSトラ
ンジスタのゲート電極やメモリ装置のビット線領域のよ
うな導電領域を単結晶や多結晶シリコン領域で作製する
場合、また、バイポーラトランジスタにおいて、浅いエ
ミッタ領域等を作製する際、半導体表面にドープドポリ
シリコンを堆積し、それを拡散源として拡散を行い、か
つドープドポリシリコンを電極として使用するような場
合である。
［従来の技術］ 単結晶や多結晶のシリコン領域を導電領域や拡散源と
して使う様な場合、シリコン領域はできるだけ高い不純
物濃度ないしできるだけ低い抵抗率を持つことが望まし
い。
して使う様な場合、シリコン領域はできるだけ高い不純
物濃度ないしできるだけ低い抵抗率を持つことが望まし
い。
拡散法による不純物添加の場合、多量の不純物を気相
又は固相でシリコンに接触させておくと、シリコン表面
はその温度での溶解度まで不純物を含むようになると考
えられる。したがって、多量の不純物を源として一定の
温度で拡散した場合、不純物濃度はその拡散温度での溶
解度になり、最大の不純物拡散量は最大溶解度になると
考えられる。
又は固相でシリコンに接触させておくと、シリコン表面
はその温度での溶解度まで不純物を含むようになると考
えられる。したがって、多量の不純物を源として一定の
温度で拡散した場合、不純物濃度はその拡散温度での溶
解度になり、最大の不純物拡散量は最大溶解度になると
考えられる。
しかしながら、結晶中には最大溶解度以上不純物は添
加できない事から、得られる抵抗率には下限があり、さ
らに、ポリシリコンの場合は、抵抗率の下限が単結晶シ
リコンの約２倍になる事実がある。約4000Åの厚さのポ
リシリコン膜の場合、得られる面抵抗の下限は約10Ω／
□である。
加できない事から、得られる抵抗率には下限があり、さ
らに、ポリシリコンの場合は、抵抗率の下限が単結晶シ
リコンの約２倍になる事実がある。約4000Åの厚さのポ
リシリコン膜の場合、得られる面抵抗の下限は約10Ω／
□である。
また、バイポーラトランジスタにおいて、浅いエミッ
タ領域を作製する場合には、直接半導体表面にイオン注
入等を行って不純物を導入するのではなく、半導体表面
にドープドポリシリコンを堆積し、それを拡散源として
900〜1100℃程度の熱処理により不純物拡散を行い形成
している。この方法によりエミッタ領域を浅く形成する
ことができる。しかし、素子の高速化などのバイポーラ
トランジスタの特性向上を考えると、エミッタ領域をさ
らに浅く形成することが望ましい。したがって、エミッ
タ領域を作製するための拡散工程の熱処理温度もなるべ
く低くすることが望ましい。
タ領域を作製する場合には、直接半導体表面にイオン注
入等を行って不純物を導入するのではなく、半導体表面
にドープドポリシリコンを堆積し、それを拡散源として
900〜1100℃程度の熱処理により不純物拡散を行い形成
している。この方法によりエミッタ領域を浅く形成する
ことができる。しかし、素子の高速化などのバイポーラ
トランジスタの特性向上を考えると、エミッタ領域をさ
らに浅く形成することが望ましい。したがって、エミッ
タ領域を作製するための拡散工程の熱処理温度もなるべ
く低くすることが望ましい。
［発明が解決しようとする課題］ シリコン半導体装置において、可及的に低抵抗率の半
導体導電領域が望まれる場合が多いことは前述したとお
りである。
導体導電領域が望まれる場合が多いことは前述したとお
りである。
本各発明が解決しようとする課題は、極めて低抵抗率
のシリコン領域を含む半導体装置とその製造方法を提供
することである。
のシリコン領域を含む半導体装置とその製造方法を提供
することである。
［課題を解決するための手段］ シリコン領域に、熱分解CVD法によるアモルファスシ
リコンの成長時に、第１図（バーガ、ドノファン編「シ
リコン集積素子技術の基礎」地人書館刊第175頁等）中
に矢印で示すように、最大溶解度を超える量のIII族ま
たはＶ族の不純物を含ませる。
リコンの成長時に、第１図（バーガ、ドノファン編「シ
リコン集積素子技術の基礎」地人書館刊第175頁等）中
に矢印で示すように、最大溶解度を超える量のIII族ま
たはＶ族の不純物を含ませる。
その後、アニール（熱処理）してこのアモルファスシ
リコンを結晶化する。
リコンを結晶化する。
熱分解CVD法用シリコン母材ガスとしては、ジシラン
またはトリシランを用いる。
またはトリシランを用いる。
また、最大溶解度を超える量のIII族またはＶ族の不
純物を含んだアモルファスシリコンの活性化のためのア
ニール（熱処理）は、600℃以上で行う。アニールの時
間は、温度が600℃の場合、約１−10時間が好ましい。
純物を含んだアモルファスシリコンの活性化のためのア
ニール（熱処理）は、600℃以上で行う。アニールの時
間は、温度が600℃の場合、約１−10時間が好ましい。
［作用］ シリコン結晶に不純物を添加する場合、その最大値は
溶解度による制限を受ける。シリコン中のIII族、Ｖ族
不純物の溶解度は（たとえばバーガ、ドノファン編「シ
リコン集積素子技術の基礎」地人書館刊第175頁等）温
度の関数として知られており、第１図にその例を再現し
て示す。最大溶解度は各不純物によって異なるが、以下
のような値が知られている。
溶解度による制限を受ける。シリコン中のIII族、Ｖ族
不純物の溶解度は（たとえばバーガ、ドノファン編「シ
リコン集積素子技術の基礎」地人書館刊第175頁等）温
度の関数として知られており、第１図にその例を再現し
て示す。最大溶解度は各不純物によって異なるが、以下
のような値が知られている。
シリコン中の不純物の最大溶解度 元素 最大溶解度 対応する温度 atoms/cc ℃ Al 1019−1022 1150 Sb ６×1019 1300 As ２×1021 1150 Ｂ ５×1020 1200 Ga ４×1019 1250 In ＞1019 1300 Ｐ 1.3×1021 1150 しかしながら、最大溶解度の概念は、アモルファス相
の場合は成り立たない、もしくは少なくとも結晶相の場
合とは異なることが本発明者等の実験の結果判った。ア
モルファスシリコンの場合、従来知られている最大溶解
度を超える量のIII族またはＶ族の不純物が容易に添加
できる。
の場合は成り立たない、もしくは少なくとも結晶相の場
合とは異なることが本発明者等の実験の結果判った。ア
モルファスシリコンの場合、従来知られている最大溶解
度を超える量のIII族またはＶ族の不純物が容易に添加
できる。
多量に不純物を添加したアモルファスシリコン領域を
作るには、アモルファスシリコン成長後にイオン注入等
により不純物を添加してもよいが、アモルファスシリコ
ン成長中に同時に不純物を添加するのが工程数が少な
く、均等な添加が容易で、便宜である。
作るには、アモルファスシリコン成長後にイオン注入等
により不純物を添加してもよいが、アモルファスシリコ
ン成長中に同時に不純物を添加するのが工程数が少な
く、均等な添加が容易で、便宜である。
作製したアモルファスシリコンは最大溶解度を超える
量の不純物を含むが、電気的には未だ不活性であり、活
性化のためにはアニール（熱処理）を必要とする。
量の不純物を含むが、電気的には未だ不活性であり、活
性化のためにはアニール（熱処理）を必要とする。
活性化のためのアニール（熱処理）によって、最大溶
解度を超える量のIII族またはＶ族の不純物を含んだア
モルファスシリコンは結晶化する。結晶化するとIII族
またはＶ族の不純物はもはや最大溶解度以上は結晶化し
た多結晶シリコンのグレイン中には固溶出来なくなり、
シリコン結晶粒界中にシリコン化合物相およびIII族ま
たはＶ族の不純物それ自体の相として分布しているので
あろうと考えられる。即ち、結晶化した多結晶シリコン
グレイン中には最大溶解した不純物が含まれるし、また
グレインの間には析出したシリコン化合物相およびIII
族またはＶ族の不純物それ自体の相が存在すると考えら
れる。
解度を超える量のIII族またはＶ族の不純物を含んだア
モルファスシリコンは結晶化する。結晶化するとIII族
またはＶ族の不純物はもはや最大溶解度以上は結晶化し
た多結晶シリコンのグレイン中には固溶出来なくなり、
シリコン結晶粒界中にシリコン化合物相およびIII族ま
たはＶ族の不純物それ自体の相として分布しているので
あろうと考えられる。即ち、結晶化した多結晶シリコン
グレイン中には最大溶解した不純物が含まれるし、また
グレインの間には析出したシリコン化合物相およびIII
族またはＶ族の不純物それ自体の相が存在すると考えら
れる。
不純物を最大溶解度を超える量含むシリコン結晶領域
は、活性化後従来得られていた抵抗率よりも低い抵抗率
を持つことができ、4000Å厚の導電領域で約10Ω／□以
下の面抵抗を得ることが可能である。これは、シリコン
結晶領域に於ける多結晶シリコングレイン中に不純物が
最大溶解していることはもとより、結晶粒界中に析出し
ていると考えられるシリコン化合物相および不純物それ
自体の相のためであろうと考えられる。
は、活性化後従来得られていた抵抗率よりも低い抵抗率
を持つことができ、4000Å厚の導電領域で約10Ω／□以
下の面抵抗を得ることが可能である。これは、シリコン
結晶領域に於ける多結晶シリコングレイン中に不純物が
最大溶解していることはもとより、結晶粒界中に析出し
ていると考えられるシリコン化合物相および不純物それ
自体の相のためであろうと考えられる。
シリコン母材ガスとしてジシランまたはトリシランを
用いると、熱分解CVD法において、低温（ジシランで500
℃、トリシランで450℃）でアモルファスシリコン領域
が形成できる。
用いると、熱分解CVD法において、低温（ジシランで500
℃、トリシランで450℃）でアモルファスシリコン領域
が形成できる。
［実施例］ 第２図に不純物を多量に添加したアモルファスシリコ
ンを熱分解CVD法で成長させるための装置を示す。
ンを熱分解CVD法で成長させるための装置を示す。
シリコンの母材となるシリコン母材ガス１と不純物源
となる不純物ガス２がミキサ３で攪拌されて原料ガス供
給口４から反応容器５内に導入される。シリコンウェー
ハ７はステージ８上に載置され、ステージ８内のヒータ
によって加熱されている。原料ガス供給口４から供給さ
れた原料ガス10はウェーハ７上で熱分解され不純物を含
むアモルファスシリコン（ａ−Si）９がウェーハ７上に
堆積する。反応容器５内は排気装置11によって排気され
て所定の圧力に保たれる。不純物ガスの比率を多くする
ことによって、従来知られている最大溶解度を超える量
の不純物をアモルファスシリコン９に添加する。
となる不純物ガス２がミキサ３で攪拌されて原料ガス供
給口４から反応容器５内に導入される。シリコンウェー
ハ７はステージ８上に載置され、ステージ８内のヒータ
によって加熱されている。原料ガス供給口４から供給さ
れた原料ガス10はウェーハ７上で熱分解され不純物を含
むアモルファスシリコン（ａ−Si）９がウェーハ７上に
堆積する。反応容器５内は排気装置11によって排気され
て所定の圧力に保たれる。不純物ガスの比率を多くする
ことによって、従来知られている最大溶解度を超える量
の不純物をアモルファスシリコン９に添加する。
アモルファスシリコン９の成長温度は350℃から550
℃、特に350−540℃が好ましい。シリコン母材ガス１と
しては低温で熱分解するジシラン（Si2H6）またはトリ
シラン（Si3H8）を用いる。不純物ガス２はIII族または
Ｖ族の元素を含むもので、好ましくはIII族またはＶ族
の元素の水素化物である。たとえば、ボロン（Ｂ）添加
の場合のジボラン（B2H6）、燐添加の場合のホスフィン
（PH3）などである。
℃、特に350−540℃が好ましい。シリコン母材ガス１と
しては低温で熱分解するジシラン（Si2H6）またはトリ
シラン（Si3H8）を用いる。不純物ガス２はIII族または
Ｖ族の元素を含むもので、好ましくはIII族またはＶ族
の元素の水素化物である。たとえば、ボロン（Ｂ）添加
の場合のジボラン（B2H6）、燐添加の場合のホスフィン
（PH3）などである。
［ボロン添加の例］ 第２図に示すような成長装置を用い、シリコン母材ガ
ス１としてジシラン（Si2H6）を20cc/min、不純物ガス
２として水素希釈ジボラン（１％B2H6／H2）80cc/minを
供給し、ステージ８の成長温度を450℃、圧力を約1Torr
としてアモルファスシリコンを成長した。
ス１としてジシラン（Si2H6）を20cc/min、不純物ガス
２として水素希釈ジボラン（１％B2H6／H2）80cc/minを
供給し、ステージ８の成長温度を450℃、圧力を約1Torr
としてアモルファスシリコンを成長した。
［燐添加の例］ 第２図に示すような成長装置を用い、シリコン母材ガ
ス１としてジシラン（Si1H6）10.3cc/min、不純物ガス
２としてホスフィン0.3−0.4cc/minを水素ガスをキャリ
アガスとして供給し、ステージ８の成長温度を約450
℃、圧力を約1Torrとしてアモルファスシリコンを成長
した。
ス１としてジシラン（Si1H6）10.3cc/min、不純物ガス
２としてホスフィン0.3−0.4cc/minを水素ガスをキャリ
アガスとして供給し、ステージ８の成長温度を約450
℃、圧力を約1Torrとしてアモルファスシリコンを成長
した。
アニール後、約５×10-4Ωcmの電気的抵抗率を得た。
この値は従来のポリシリコンで得られる抵抗率の下限を
大幅に下回る。
この値は従来のポリシリコンで得られる抵抗率の下限を
大幅に下回る。
［MOSトランジスタの例］ 第３図に示すように、ｐ型シリコン基板13上にゲート
酸化膜14を介して不純物を最大溶解度を超える量添加し
た低抵抗ゲート電極15を設けている。ゲート電極15を挟
むようにソース領域16、ドレイン領域17とそれらの上の
ソース電極18、ドレイン電極19が形成されている。
酸化膜14を介して不純物を最大溶解度を超える量添加し
た低抵抗ゲート電極15を設けている。ゲート電極15を挟
むようにソース領域16、ドレイン領域17とそれらの上の
ソース電極18、ドレイン電極19が形成されている。
低抵抗ゲート電極15は、III族またはＶ族の不純物を
最大溶解度を超える量含ませたアモルファスシリコン膜
を600℃以上の温度で活性化して作製する。極めて低い
抵抗率が得られるので、高速動作が容易になる。同じ抵
抗値であればよい薄い膜で実現できる。
最大溶解度を超える量含ませたアモルファスシリコン膜
を600℃以上の温度で活性化して作製する。極めて低い
抵抗率が得られるので、高速動作が容易になる。同じ抵
抗値であればよい薄い膜で実現できる。
［バイポーラトランジスタの例］ 第４図に示すように、ｐ型シリコン基板20上にn+型埋
め込みサブコレクタ領域21、n-型エピタキシャル層22を
形成し、エピタキシャル層22中に、表面からサブコレク
タ領域21に到達するコレクタ電極導出用のn+型拡散領域
23、ｐ型ベース領域24を形成する。ｐ型ベース領域24の
中にn+型エミッタ領域25を浅く形成する。エミッタ電極
27、ベース電極28、コレクタ電極29が、それぞれ対応す
る領域上に設けられている。エミッタ領域25とエミッタ
電極27との間のシリコン層26はエミッタ領域25形成用の
拡散源であり、上記のような不純物を最大溶解度を超え
て多量に含むシリコンで形成された領域である。まずｎ
型不純物（たとえば燐）をシリコン中の最大溶解度を超
える量含むアモルファスシリコン領域を上記のような方
法で作製する。この様なアモルファスシリコン領域から
の拡散はポリシリコンからの拡散の場合（約900℃）と
比べ、より低温の800℃でも高濃度で行える。この為、
より浅いエミッタ領域が形成できる。拡散の熱処理によ
ってアモルファスシリコンは結晶化する。結晶化したシ
リコン層26は極めて低い抵抗率を持ち、エミッタ領域25
とエミッタ電極27とを電気的に低抵抗で接続する。
め込みサブコレクタ領域21、n-型エピタキシャル層22を
形成し、エピタキシャル層22中に、表面からサブコレク
タ領域21に到達するコレクタ電極導出用のn+型拡散領域
23、ｐ型ベース領域24を形成する。ｐ型ベース領域24の
中にn+型エミッタ領域25を浅く形成する。エミッタ電極
27、ベース電極28、コレクタ電極29が、それぞれ対応す
る領域上に設けられている。エミッタ領域25とエミッタ
電極27との間のシリコン層26はエミッタ領域25形成用の
拡散源であり、上記のような不純物を最大溶解度を超え
て多量に含むシリコンで形成された領域である。まずｎ
型不純物（たとえば燐）をシリコン中の最大溶解度を超
える量含むアモルファスシリコン領域を上記のような方
法で作製する。この様なアモルファスシリコン領域から
の拡散はポリシリコンからの拡散の場合（約900℃）と
比べ、より低温の800℃でも高濃度で行える。この為、
より浅いエミッタ領域が形成できる。拡散の熱処理によ
ってアモルファスシリコンは結晶化する。結晶化したシ
リコン層26は極めて低い抵抗率を持ち、エミッタ領域25
とエミッタ電極27とを電気的に低抵抗で接続する。
［発明の効果］ 本各発明が解決しようとする課題を解決するには、ア
モルファスシリコン製造のCVD法として、プラズマCVD法
または光CVD法を採用してもよい。しかしながら、プラ
ズマCVD法では水素を用いるため、その後に結晶化や活
性化のためのアニール（熱処理）を行うと水素化アモル
ファスシリコン膜中に含まれた水素が融合してガス化
し、その圧力によりアモルファスシリコンが破壊されて
しまうし、光CVD法ではプロセスの進行によって入射光
の量が変化する可能性がある。これに対し、本各発明
は、アモルファスシリコン製造のCVD法として熱分解CVD
法を採用しているため、プラズマCVD法または光CVD法を
採用した場合を生じる上記のような不都合が無く半導体
装置の製造上有利であるという、特有の効果を生じる。
モルファスシリコン製造のCVD法として、プラズマCVD法
または光CVD法を採用してもよい。しかしながら、プラ
ズマCVD法では水素を用いるため、その後に結晶化や活
性化のためのアニール（熱処理）を行うと水素化アモル
ファスシリコン膜中に含まれた水素が融合してガス化
し、その圧力によりアモルファスシリコンが破壊されて
しまうし、光CVD法ではプロセスの進行によって入射光
の量が変化する可能性がある。これに対し、本各発明
は、アモルファスシリコン製造のCVD法として熱分解CVD
法を採用しているため、プラズマCVD法または光CVD法を
採用した場合を生じる上記のような不都合が無く半導体
装置の製造上有利であるという、特有の効果を生じる。
また、アモルファスシリコン成長時に最大溶解度を超
える多量の不純物を添加すると固体拡散では不可能な最
大溶解度を超える多量の不純物がアモルファスシリコン
内に均等に添加できる。このアモルファスシリコンは比
較的低い温度（約600℃）でも結晶化、活性化ができ
る。したがって、より低温（約800℃）で用いることの
できる拡散源を実現できる。
える多量の不純物を添加すると固体拡散では不可能な最
大溶解度を超える多量の不純物がアモルファスシリコン
内に均等に添加できる。このアモルファスシリコンは比
較的低い温度（約600℃）でも結晶化、活性化ができ
る。したがって、より低温（約800℃）で用いることの
できる拡散源を実現できる。
【図面の簡単な説明】 第１図はシリコン中の不純物の溶解度を本各発明の原理
と共に示すグラフ、 第２図は不純物を最大溶解度を超える量含むアモルファ
スシリコンを成長する装置の概略断面図、第３図はMOS
トランジスタの例の断面図、 第４図はバイポーラトランジスタの例の断面図である。 図において、 １……シリコン母材ガス ２……不純物ガス ３……ミキサ ４……ガス供給口 ５……反応容器 ７……ウェーハ ８……ステージ 10……原料ガス 11……排気装置 13,20……ｐ型シリコン基板 15……低抵抗ゲート電極 16……ソース領域 17……ドレイン領域 25……エミッタ領域 26……不純物を多量に含むシリコン層
と共に示すグラフ、 第２図は不純物を最大溶解度を超える量含むアモルファ
スシリコンを成長する装置の概略断面図、第３図はMOS
トランジスタの例の断面図、 第４図はバイポーラトランジスタの例の断面図である。 図において、 １……シリコン母材ガス ２……不純物ガス ３……ミキサ ４……ガス供給口 ５……反応容器 ７……ウェーハ ８……ステージ 10……原料ガス 11……排気装置 13,20……ｐ型シリコン基板 15……低抵抗ゲート電極 16……ソース領域 17……ドレイン領域 25……エミッタ領域 26……不純物を多量に含むシリコン層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｐ 21/331 29/72 29/73 29/78 ３０１Ｇ 29/78 (72)発明者 三重野 文健 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭61−180426（ＪＰ，Ａ) 特開 昭52−58360（ＪＰ，Ａ) 特開 昭62−156812（ＪＰ，Ａ)
Claims (4)
- 【請求項１】熱分解CVD法で形成したアモルファスシリ
コン領域を結晶化して形成した、III族またはＶ族の元
素を最大溶解度を超える量含むシリコン結晶領域を導電
領域の少なくとも一部に含む半導体装置。 - 【請求項２】III族ないしＶ族の元素を最大溶解度を超
える量含ませたアモルファスシリコン領域を熱分解CVD
法によって作製する工程と、 前記アモルファスシリコン領域を結晶化する工程とを含
む半導体装置の製造方法。 - 【請求項３】前記アモルファスシリコン領域を作製する
工程におけるシリコン母材ガスとして、ジシランまたは
トリシランを用いることを特徴とする請求項２記載の半
導体装置の製造方法。 - 【請求項４】前記アモルファスシリコン領域を活性化す
る工程として、600℃以上の温度でアニールすることを
特徴とする請求項２または３記載の半導体装置の製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083834A JP2692683B2 (ja) | 1988-04-05 | 1988-04-05 | 半導体装置とその製造方法 |
| EP89103883A EP0332101B1 (en) | 1988-03-11 | 1989-03-06 | Semiconductor device having a region doped to a level exceeding the solubility limit |
| KR1019890002977A KR920009917B1 (ko) | 1988-03-11 | 1989-03-10 | 용해도 한계를 초과하는 레벨로 도핑된 영역을 갖는 반도체 장치 |
| US07/714,367 US5111266A (en) | 1988-03-11 | 1991-06-12 | Semiconductor device having a region doped to a level exceeding the solubility limit |
| US07/822,232 US5270224A (en) | 1988-03-11 | 1992-01-17 | Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit |
| US08/407,254 US5518937A (en) | 1988-03-11 | 1995-03-20 | Semiconductor device having a region doped to a level exceeding the solubility limit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083834A JP2692683B2 (ja) | 1988-04-05 | 1988-04-05 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01255219A JPH01255219A (ja) | 1989-10-12 |
| JP2692683B2 true JP2692683B2 (ja) | 1997-12-17 |
Family
ID=13813727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63083834A Expired - Fee Related JP2692683B2 (ja) | 1988-03-11 | 1988-04-05 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692683B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2616554B2 (ja) * | 1994-04-22 | 1997-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258360A (en) * | 1975-11-10 | 1977-05-13 | Toshiba Corp | Production of semiconductor device |
| US4624862A (en) * | 1984-11-05 | 1986-11-25 | Energy Conversion Devices, Inc. | Boron doped semiconductor materials and method for producing same |
-
1988
- 1988-04-05 JP JP63083834A patent/JP2692683B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01255219A (ja) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635950B1 (en) | Semiconductor device having buried boron and carbon regions, and method of manufacture thereof | |
| US6713359B1 (en) | Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC | |
| KR940006185A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6310573A (ja) | 半導体装置の製造方法 | |
| JP3356531B2 (ja) | ボロン含有ポリシリコン膜の形成方法 | |
| US5270224A (en) | Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit | |
| KR920009917B1 (ko) | 용해도 한계를 초과하는 레벨로 도핑된 영역을 갖는 반도체 장치 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| US5518937A (en) | Semiconductor device having a region doped to a level exceeding the solubility limit | |
| GB2086135A (en) | Electrode and semiconductor device provided with the electrode | |
| JP2692683B2 (ja) | 半導体装置とその製造方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JPH0563439B2 (ja) | ||
| JP3186182B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| US4968635A (en) | Method of forming emitter of a bipolar transistor in monocrystallized film | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JP2892922B2 (ja) | 光起電力素子の製造方法 | |
| JP2760602B2 (ja) | 半導体装置の製造方法 | |
| JPH0272669A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3329628B2 (ja) | 半導体装置の製造方法 | |
| JP3007525B2 (ja) | 不純物ドープ多結晶シリコン薄膜の製造方法 | |
| JPH0284773A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |