KR100755147B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100755147B1 KR100755147B1 KR1020060083921A KR20060083921A KR100755147B1 KR 100755147 B1 KR100755147 B1 KR 100755147B1 KR 1020060083921 A KR1020060083921 A KR 1020060083921A KR 20060083921 A KR20060083921 A KR 20060083921A KR 100755147 B1 KR100755147 B1 KR 100755147B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- diffusion barrier
- layer
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 238000005121 nitriding Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 230000003667 anti-reflective effect Effects 0.000 abstract 5
- 238000003475 lamination Methods 0.000 abstract 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 34
- 150000001875 compounds Chemical class 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910010038 TiAl Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 패턴의 힐락(Hilllock)을 최소화한 반도체 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 소자는 반도체 기판과, 반도체 기판의 상부에 형성되는 도전성막과, 도전성막의 상부에 형성되는 반사방지막과, 도전성막과 반사방지막의 사이에 형성되어 도전성막과 반사방지막 사이의 확산을 방지하는 확산방지막을 포함한다.
또한, 본 발명에 따른 반도체 소자의 제조공정은, 반도체 기판 상부에 도전성막을 형성하는 공정, 도전성막 상에 확산방지막을 형성하는 공정, 확산방지막 상에 Ti/TiN의 반사방지막을 형성하는 공정을 포함한다.
이로써, 본 발명에 따른 반도체 소자는 Al-Cu막 상부에 Al-Cu와 스트레스가 적으면서 Al-Cu와 화합물을 형성하지 않는 확산방지막을 형성하여, 힐락(Hillock)의 형성을 방지함으로써 반도체 소자의 신뢰성을 향상시키며, EM(ElectorMigration)의 라이프 타임(Life time)을 연장시키는 효과가 있다.
반도체, 반도체 소자, 패턴, 확산방지막
Description
도 1은 종래기술에 따른 반도체 소자의 단면도이고,
도 2는 종래기술에 따른 반도체 소자의 패턴의 사시도이고,
도 3은 종래기술에 따른 반도체 소자의 단면도이고,
도 4는 종래기술에 따른 반도체 소자의 패턴의 사시도이고,
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 단면도이고,
도 6은 본 발명의 일 실시예에 따른 반도체 소자의 패턴의 사시도이고,
도 7은 본 발명의 일 실시예에 따른 반도체 소자의 확산방지층을 형성하는 공정의 개념도이고,
도 8은 본 발명의 일 실시예에 따른 반도체 소자의 Ti막을 형성하는 공정의 개념도이고,
도 9는 본 발명의 일 실시예에 따른 반도체 소자의 TiN막을 형성하는 공정의 개념도이다.
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반 도체 소자의 금속 패턴의 힐락(Hillock)을 최소화한 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로 반도체 소자의 전기적인 배선은 기판에 전기저항이 상대적으로 낮은 Al-Cu막을 스퍼터링 방식으로 증착하고, 광식각(photolithography) 공정을 이용하여 패턴을 형성하므로써 이루어진다.
여기서, 도 1에 도시된 바와 같이, Al-Cu막(1)은 통상적으로 200% 이상의 높은 반사도(reflectivity)를 가지므로, Al-Cu막(1)에 직접 광식각 공정을 진행할 때 U.V광이 Al-Cu막(1) 표면에서 난반사(diffused reflection)되는 현상이 발생되므로, 이를 방지하기 위하여 Al-Cu막(1) 상에 ARC(Anti Reflecting Coating)막으로서, 소정 두께의 TiN막(5)을 형성하여 Al-Cu막(1)의 반사도를 낮추어 주는 것이 일반적이다.
이와 같이 Al-Cu막(1) 상에 TiN막(5)을 형성해 줄 경우, 광식각 공정의 진행시 발생되는 막질 표면에서의 난반사를 어느 정도 감소시킬 수 있게 된다.
그러나, 도 2에 도시된 바와 같이, ARC막으로서 TiN막(5)을 사용하여 반도체 소자를 제조할 경우, Al-Cu막(1)과 TiN막(5)의 사이에서 작용하는 스트레스(Stress)에 의하여, 금속 패턴을 식각(Etch)한 후에는 금속 패턴의 표면에 힐락(H)이 발생하여 반도체 소자의 신뢰성에 치명적인 악영향을 끼친다.
또한, Al-Cu막(1)과 TiN막(5)의 사이에서 작용하는 스트레스(Stress)의 저감을 목적으로, 도 3에 도시된 바와 같이, Al-Cu막(1) 상에 Ti막(3)을 형성하고, Ti막(3) 상에 TiN(5)막을 형성하는 경우에 있어서도, Al-Cu와 Ti간의 확산에 의하여 TiAl3가 형성되면서 금속 패턴의 국소부의 부피를 수축시킴으로써, 도 4에 도시된 바와 같이, 금속 패턴의 표면에 힐락(H)이 발생하여 마찬가지로 반도체 소자의 신뢰성에 치명적인 악영향을 끼치게 된다.
더욱이, 상기의 종래기술 각각에 있어서, 힐락(H)이 발생하게 되면, EM(Electromigration) 내성특성이 저감되고 Al-Cu막의 단면적 감소를 가속화시킴으로써, 반도체 소자 상의 금속 패턴의 단선을 유발시키게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위하여 창안된 것으로, Al-Cu막 상부에 Al-Cu와 스트레스가 적으면서 Al-Cu와 화합물을 형성하지 않는 확산방지막을 형성하여 힐락(Hillock)의 형성을 방지함으로써 반도체 소자의 신뢰성을 향상시키는데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 반도체 기판과,반도체 기판의 상부에 형성되는 도전성막과, 도전성막의 상부에 형성되는 반사방지막과, 도전성막과 반사방지막의 사이에 형성되어 도전성막과 반사방지막 사이의 확산을 방지하는 확산방지막을 포함한다.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조공정은, 반도체 기판 상부에 도전성막을 형성하는 공정, 도전성막 상에 확산방지막을 형성하는 공정, 확산방지막 상에 Ti/TiN의 반사방지막을 형성하는 공정을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 단면도이고, 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 패턴의 사시도이며, 도 7 내지 도 9는 각각 본 발명의 일 실시예에 따른 반도체 소자의 확산방지층을 형성하는 공정, 반도체 소자의 Ti막을 형성하는 공정, 반도체 소자의 TiN막을 형성하는 공정의 개념도이다.
도 5에 도시된 바와 같이, 본 발명에 따른 반도체 소자는 반도체 기판(미도시)과, 반도체 기판의 상부에 형성되는 도전성막(11)과, 도전성막(11)의 상부에 형성되는 반사방지막(13 및 15)과, 도전성막(11)과 반사방지막(13 및 15)의 사이에 형성되어 도전성막(11)과 반사방지막(13 및 15) 사이의 확산을 방지하는 확산방지막(20)을 포함한다.
반도체 소자의 금속 패턴의 재료는 일반적으로 Al-Cu가 사용되며, Al-Cu의 광식각에 의하여 금속 패턴이 형성된다.
여기서, Al-Cu막의 상부에 Al-Cu의 높은 반사성을 저감하기 위하여 반사방지막(13 및 15)이 형성되는데, 최근에는 반사방지막(13 및 15)으로서, Ti/TiN의 적층막(13 및 15)구조로 되는 경우가 많다.
여기서, TiN(15)막과 Al-Cu로 된 도전성막(11)이 인접하는 경우에는 TiN(15)막과 Al-Cu로 된 도전성막(11)간의 스트레스차이로 인한 힐락이 발생되므로, TiN(15)막과 Al-Cu로 된 도전성막(11)의 사이에 Ti막(13)을 형성하게 되는 것이나, Ti막(13)과 Al-Cu로 된 도전성막(11)간의 확산에 의한 화합물 형성을 방지하기 위하여 Ti막(13)과 Al-Cu로 된 도전성막(11)의 사이에 확산방지막(20)이 구비된다.
물론, 확산방지막(20)으로는 다양한 재료로 형성될 수 있음은 물론이나, 제조공정의 용이성을 위하여 Al-Cu로 된 도전성막(11)의 표면을 질화시킴으로써, AlN(질화알루미늄)막을 형성하는 것이 바람직하다.
또한, 확산방지막(20)의 두께는 10 ~ 20 Å의 두께를 갖는 것이 바람직하다.
확산방지막(20)을 Al-Cu로 된 도전성막(11)의 표면을 질화시킴으로써 형성하는 경우 확산방지막(20)의 두께가 두꺼워지면, 결국 Al-Cu막의 두께를 감소시키는 현상이 발생되고, 이는 전하의 이동경로를 좁히는 것이 되어 Ti와 Al-Cu의 화합물 형성에 의하여 TiAl3가 형성됨으로써 금속 패턴에 힐락이 발생되는 것과 유사한 문제점이 발생하게 된다.
이와 반대로, 확산방지막(20)을 Al-Cu로 된 도전성막(11)의 표면을 질화시킴으로써 형성하는 경우, 확산방지막(20)의 두께가 얇아지도록 하다 보면, 연속적인 확산방지막(20)을 형성하기 어려우므로, 국부적으로 Ti와 Al-Cu의 화합물 형성에 의하여 TiAl3가 형성하게 되는 문제점이 있다.
도 6에 도시된 바와 같이, 발명에 따른 반도체 소자의 금속 패턴에는 힐락이 형성되지 않음을 알 수 있다.
본 발명에 따른 반도체 소자의 제조공정은, 도 7 내지 도 9에 도시된 바와 같이, 반도체 기판 상부에 도전성막을 형성하는 공정(미도시), 도전성막 상에 확산방지막을 형성하는 공정(도 7), 확산방지막 상에 Ti/TiN의 반사방지막(도 8 및 도 9)을 형성하는 공정을 포함한다.
좀 더 구체적으로 설명하면, 도 7에 도시된 바와 같이, Al-Cu막(11)이 증착된 반도체 소자(미도시)가 챔버(Chamber, 10) 내부로 진입하면, 챔버(10) 내부로 N2 플라즈마로 Al-Cu막(11)의 표면을 질화시켜 10 ~ 20 Å의 두께를 갖는 AlN(질화알루미늄) 화합물을 형성함으로써 AlN막(도 8의 참조번호 20)을 형성하고, 도 8 또는 도 9에 도시된 바와 같이, AlN막(20) 상에 스퍼터링(Sputtering)에 의하여 Ti막(13) 및 TiN막을 형성한다.
본 발명에 따른 반도체 소자는 Al-Cu막 상부에 Al-Cu와 스트레스가 적으면서 Al-Cu와 화합물을 형성하지 않는 확산방지막을 형성하여, 힐락(Hillock)의 형성을 방지함으로써 반도체 소자의 신뢰성을 향상시키며, EM(ElectorMigration)의 라이프 타임(Life time)을 연장시키는 효과가 있다.
Claims (7)
- 반도체 기판과,상기 반도체 기판의 상부에 형성되는 도전성막과,상기 도전성막의 상부에 형성되는 반사방지막과,상기 도전성막과 상기 반사방지막의 사이에 형성되어 상기 도전성막과 상기 반사방지막 사이의 확산을 방지하는 확산방지막을 포함하는반도체 소자.
- 제 1 항에 있어서,상기 확산방지막은 AlN막인반도체 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 확산방지막은 10 ~ 20 Å의 두께를 갖는반도체 소자.
- 제 1 항에 있어서,상기 반사방지막은 Ti/TiN 적층막 구조로 형성되는반도체 소자.
- 반도체 기판 상부에 도전성막을 형성하는 공정,상기 도전성막 상에 확산방지막을 형성하는 공정,상기 확산방지막 상에 Ti/TiN의 반사방지막을 형성하는 공정을 포함하는반도체 소자 제조방법.
- 제 5 항에 있어서,상기 확산방지막은 도전성막을 질화시켜서 형성하는반도체 소자 제조방법.
- 제 5 항 또는 제 6 항에 있어서,상기 도전성막은 Al막이고, 상기 확산방지막은 AlN막인반도체 소자 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060083921A KR100755147B1 (ko) | 2006-08-31 | 2006-08-31 | 반도체 소자 및 그 제조방법 |
| US11/847,000 US20080073788A1 (en) | 2006-08-31 | 2007-08-29 | Semiconductor device and method of fabricating the same |
| CNB2007101458498A CN100543964C (zh) | 2006-08-31 | 2007-08-30 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060083921A KR100755147B1 (ko) | 2006-08-31 | 2006-08-31 | 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100755147B1 true KR100755147B1 (ko) | 2007-09-04 |
Family
ID=38736392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060083921A KR100755147B1 (ko) | 2006-08-31 | 2006-08-31 | 반도체 소자 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080073788A1 (ko) |
| KR (1) | KR100755147B1 (ko) |
| CN (1) | CN100543964C (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779358A (zh) * | 2014-01-27 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106887424B (zh) * | 2017-03-17 | 2020-11-24 | 京东方科技集团股份有限公司 | 导电图案结构及其制备方法、阵列基板和显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321715B1 (ko) * | 1998-10-13 | 2002-03-08 | 박종섭 | 알루미늄질화막을확산방지막으로사용한반도체소자제조방법및그를이용한캐패시터하부전극형성방법 |
| KR100650335B1 (ko) * | 2005-07-05 | 2006-11-27 | 울산대학교 산학협력단 | 확산방지막이 형성된 기체 봉입형 과전압 보호소자의제조방법 |
| KR100650904B1 (ko) * | 2005-12-29 | 2006-11-28 | 동부일렉트로닉스 주식회사 | 알루미늄 배선 형성 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525542A (en) * | 1995-02-24 | 1996-06-11 | Motorola, Inc. | Method for making a semiconductor device having anti-reflective coating |
| JP2001060590A (ja) * | 1999-08-20 | 2001-03-06 | Denso Corp | 半導体装置の電気配線及びその製造方法 |
| US7037574B2 (en) * | 2001-05-23 | 2006-05-02 | Veeco Instruments, Inc. | Atomic layer deposition for fabricating thin films |
| US7064056B2 (en) * | 2003-06-13 | 2006-06-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Barrier layer stack to prevent Ti diffusion |
| US7314813B2 (en) * | 2004-10-29 | 2008-01-01 | Macronix International Co., Ltd. | Methods of forming planarized multilevel metallization in an integrated circuit |
| US7473637B2 (en) * | 2005-07-20 | 2009-01-06 | Micron Technology, Inc. | ALD formed titanium nitride films |
-
2006
- 2006-08-31 KR KR1020060083921A patent/KR100755147B1/ko not_active IP Right Cessation
-
2007
- 2007-08-29 US US11/847,000 patent/US20080073788A1/en not_active Abandoned
- 2007-08-30 CN CNB2007101458498A patent/CN100543964C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321715B1 (ko) * | 1998-10-13 | 2002-03-08 | 박종섭 | 알루미늄질화막을확산방지막으로사용한반도체소자제조방법및그를이용한캐패시터하부전극형성방법 |
| KR100650335B1 (ko) * | 2005-07-05 | 2006-11-27 | 울산대학교 산학협력단 | 확산방지막이 형성된 기체 봉입형 과전압 보호소자의제조방법 |
| KR100650904B1 (ko) * | 2005-12-29 | 2006-11-28 | 동부일렉트로닉스 주식회사 | 알루미늄 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101136358A (zh) | 2008-03-05 |
| US20080073788A1 (en) | 2008-03-27 |
| CN100543964C (zh) | 2009-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333724B1 (ko) | 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법 | |
| KR100755147B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH07201986A (ja) | 半導体装置の製造方法 | |
| US7566644B2 (en) | Method for forming gate electrode of semiconductor device | |
| JP2006100503A (ja) | 半導体装置およびその製造方法 | |
| KR100562312B1 (ko) | 반도체 소자 제조 방법 | |
| JPH01223750A (ja) | 半導体装置 | |
| KR950005262B1 (ko) | 금속배선 제조방법 | |
| KR100642917B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100928108B1 (ko) | 금속 배선 형성 방법 | |
| KR100197129B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100293458B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
| KR100403354B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR0144430B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100435785B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100412145B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100236095B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100840641B1 (ko) | 반도체 소자 형성 방법 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| KR100255559B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR980005512A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100872712B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100314741B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR19990086473A (ko) | 반도체소자의 배선 형성방법 | |
| KR100406738B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |