JP2006100503A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006100503A
JP2006100503A JP2004283606A JP2004283606A JP2006100503A JP 2006100503 A JP2006100503 A JP 2006100503A JP 2004283606 A JP2004283606 A JP 2004283606A JP 2004283606 A JP2004283606 A JP 2004283606A JP 2006100503 A JP2006100503 A JP 2006100503A
Authority
JP
Japan
Prior art keywords
film
etching
semiconductor device
interlayer insulating
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004283606A
Other languages
English (en)
Other versions
JP4447419B2 (ja
Inventor
Masashige Morikazu
正成 盛一
Tsunaichi Konishi
綱一 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004283606A priority Critical patent/JP4447419B2/ja
Priority to US11/235,309 priority patent/US7646096B2/en
Priority to CN201010583222.2A priority patent/CN102097365B/zh
Priority to CNA2005101133603A priority patent/CN1763944A/zh
Publication of JP2006100503A publication Critical patent/JP2006100503A/ja
Application granted granted Critical
Publication of JP4447419B2 publication Critical patent/JP4447419B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】Ａｌ含有金属膜上の反射防止膜と導電プラグとのコンタクト性に優れる半導体装置を製造安定性よく提供する。
【解決手段】
半導体装置は、半導体基板と、半導体基板の上部に設けられている層間縁膜１０１と、この層間絶縁膜１０１上に設けられており、Ｔｉ膜１０５と、ＴｉＮ膜１０７と、ＡｌＣｕ膜１０９と、Ｔｉ膜１１１およびＴｉＮ膜１１３と、エッチング調整膜１１５と、が順に積層されてなる積層体と、を備える。半導体装置は、層間絶縁膜１０１および積層体上に設けられている層間絶縁膜１０３と、層間絶縁膜１０３およびエッチング調整膜１１５を貫通し、端面がＴｉＮ膜１１３中に位置しているＴｉ膜１１７、ＴｉＮ膜１１９およびＷ膜１２１からなる導電プラグと、を備える。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関する。
従来の半導体装置の製造方法としては、特許文献１および特許文献２に記載されたものがある。
これらの半導体装置の製造方法では、下層のアルミ配線上に反射防止膜を設け、この反射防止膜上に、エッチング時のストッパーとなるプラズマ窒化膜を形成し、このプラズマ窒化膜上に絶縁膜の層間膜を形成する。そして、絶縁膜にビアを形成する際に、絶縁膜とプラズマ窒化膜との間で選択比が取れる条件で第一のエッチングを行い、次に第２のエッチングにてプラズマ窒化膜をオーバーエッチングして反射防止膜を露出させたビア孔を形成する。
また、従来の半導体装置としては、特許文献３に記載されたものもある。図８は、特許文献３のコンタクトホール形成方法を説明するための図である。このコンタクトホール形成方法では、レジスト３４をマスクとしてドライエッチングを行い、下部配線層２６上の薄い膜厚のコンタクトホール形成領域Ａにコンタクトホール３６を形成するとともに、下部拡散層２４上の厚い膜厚のコンタクトホール形成領域Ｂにコンタクトホール３８を形成する。コンタクトホール３８が形成される際には、層間絶縁膜３２のみエッチングされるが、コンタクトホール３６が形成される際には、層間絶縁膜３２のみならず、エッチング遅延層２８もエッチングされる。その後、図示しないが、レジスト３４を除去し、ドライエッチングの後処理（洗浄等）を行う。
上記したコンタクトホール３６、３８を形成する際のドライエッチングとして、異方性エッチングの可能な反応性イオンエッチングを用いている。コンタクトホール３６、３８を形成する際には、横方向へのエッチングが進行しないように異方性エッチングで行うことが望ましいからである。しかしながら、異方性エッチングであるが故に、層間絶縁膜３２（ＳｉＯ2等）のみをエッチングして下部電極層（ＴｉＮ、ＡｌＣｕ、Ｔｉ等）２６をエッチングしないということは難しい。特許文献３によれば、この場合に、エッチング遅延層２８を形成することは特に有用である旨記載されている。
特開２００２−１９０５２０号公報 特開２０００−２３５９７３号公報 特開２００２−３１９６２０号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
第一に、特許文献１および特許文献２に記載された半導体装置の製造方法では、ビアを開口するエッチングを２回に分けて行うため、ビアを開口するための工程数および処理時間が増大し、生産性および製造安定性の面でさらなる改善の余地がある。
第二に、特許文献３に記載されたコンタクトホール形成方法では、レジスト３４、層間絶縁膜３２、エッチング遅延層２８が順次エッチングされ、下部電極層２６の上面に到達するコンタクトホールが形成される。ところが、コンタクトホールの底部に下部電極層２６が露出する結果、エッチング後にコンタクトホール内部を薬液により有機洗浄する際、仮に下部電極層２６を構成する材料がＡｌＳｉである場合には、たとえばＡｌが薬液に溶出することがあった。このように配線層の金属が薬液に溶出した場合、下部配線とコンタクトホール内に設けられるビアプラグとのコンタクト性の低下を引き起こすことがあった。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、Ａｌ含有金属膜上の反射防止膜と導電プラグとのコンタクト性に優れる半導体装置を製造安定性よく提供することにある。
本発明によれば、半導体基板と、半導体基板の上部に設けられており、アルミニウム含有金属膜と、反射防止膜と、エッチング調整膜と、が順に積層されてなる積層体と、積層体上に設けられている層間絶縁膜と、層間絶縁膜およびエッチング調整膜を貫通し、端面が反射防止膜中に位置している導電プラグと、を備える半導体装置が提供される。
この構成によれば、従来技術のようなエッチストッパ膜ではなく、エッチング調整膜を用いているため、層間絶縁膜およびエッチング調整膜を貫通し、一方の端部が反射防止膜の途中まで到達する開口部を、一段階のエッチングにより形成することができる。
また、この構成では、エッチングをエッチング調整膜の途中で止めずに、意図的に反射防止膜の途中までオーバーエッチングして開口部を形成することができる。このため、層間絶縁膜の膜厚ばらつきやエッチング条件のばらつきなどがあっても、確実に開口部の底面を反射防止膜に到達させることができる。すなわち、その後の導電プラグ形成工程で導電プラグの端面と反射防止膜との間に除去しきれなかったエッチング調整膜が残存することもない。その結果、開口部内に形成される導電プラグとアルミニウム含有金属膜上の反射防止膜とのコンタクト性が向上する。
さらに、この構成では、エッチング速度をエッチング調整膜で調整するため、開口部の底面が反射防止膜を貫通せず、開口部の底面を反射防止膜中に制御性よく位置させることができる。このため、その後のレジスト有機剥離工程でのＡｌの溶出が抑制される。よって、開口部内に形成される導電プラグとアルミニウム含有金属膜上の反射防止膜とのコンタクト性が向上する。
したがって、この構成によれば、Ａｌ含有金属膜上の反射防止膜と導電プラグとのコンタクト性に優れ、製造安定性よく製造可能な半導体装置が得られる。
また、本発明によれば、半導体基板の上部に、アルミニウム含有金属膜と、反射防止膜と、エッチング調整膜と、が順に積層されてなる積層体を形成する工程と、積層体上に層間絶縁膜を形成する工程と、層間絶縁膜、エッチング調整膜および反射防止膜を、同一のエッチングガスによりエッチングすることにより、層間絶縁膜およびエッチング調整膜を貫通し、反射防止膜中に端部が位置する開口部を形成する工程と、開口部内に導電膜を形成することにより、反射防止膜中に端面が位置している導電プラグを形成する工程と、を含む半導体装置の製造方法が提供される。
この方法によれば、従来技術のようなエッチストッパ膜ではなく、エッチング調整膜を用いているため、層間絶縁膜およびエッチング調整膜を貫通し、一方の端部が反射防止膜の途中まで到達する開口部を、一段階のエッチングにより形成することができる。
また、この方法では、エッチングをエッチング調整膜の途中で止めずに、意図的に反射防止膜の途中までオーバーエッチングして開口部を形成することができる。このため、層間絶縁膜の膜厚ばらつきやエッチング条件のばらつきなどがあっても、確実に開口部の底面を反射防止膜に到達させることができる。すなわち、その後の導電プラグ形成工程で導電プラグの端面と反射防止膜との間に除去しきれなかったエッチング調整膜が残存することもない。その結果、開口部内に形成される導電プラグとアルミニウム含有金属膜上の反射防止膜とのコンタクト性が向上する。
さらに、この方法では、エッチング速度をエッチング調整膜で調整するため、開口部の底面が反射防止膜を貫通せず、開口部の底面を反射防止膜中に制御性よく位置させることができる。このため、その後のレジスト有機剥離工程でのＡｌの溶出が抑制される。よって、開口部内に形成される導電プラグとアルミニウム含有金属膜上の反射防止膜とのコンタクト性が向上する。
したがって、この方法によれば、Ａｌ含有金属膜上の反射防止膜と導電プラグとのコンタクト性に優れ、製造安定性よく製造可能な半導体装置が得られる。
本発明において、エッチング調整膜とは、エッチングにより形成される開口部の底面をエッチング調整膜内部でストップさせることはなく、エッチング調整膜を貫通する開口部を形成する際のエッチング速度を遅延させる機能を有する膜である。すなわち、エッチング調整膜は、反射防止膜上に設けられ、エッチング調整膜を貫通した開口部の底面が反射防止膜中に位置した状態でエッチングがストップするように、エッチング速度を調整する。すなわち、エッチング調整膜とは、エッチングストッパ膜とは異なる概念である。
本発明によれば、エッチングをエッチング調整膜の途中で止めずに、意図的に反射防止膜の途中までオーバーエッチングして開口部を形成するため、Ａｌ含有金属膜上の反射防止膜と導電プラグとのコンタクト性に優れる半導体装置が製造安定性よく得られる。
本発明に係る半導体装置において、反射防止膜の上面から導電プラグの端面までの深さは、反射防止膜の膜厚の１／１０以上９／１０以下とすることができる。
この構成によれば、エッチングをエッチング調整膜の途中で止めずに、意図的に反射防止膜の膜厚の１／１０以上９／１０以下の深さまでエッチングして開口部を形成することができるので、開口部の底面が反射防止膜に届かなかったり、反射防止膜を貫通してしまったりすることがなく、開口部の底面を反射防止膜中に制御性よく位置させることができる。このため、開口部内に形成される導電プラグとアルミニウム含有金属膜上の反射防止膜とのコンタクト性が向上する。
本発明に係る半導体装置において、エッチング調整膜は、ＳｉＯＮ膜であってもよい。
この構成によれば、一般的に層間絶縁膜に用いられるＳｉＯ2膜などに比べて、ＳｉＯＮ膜はエッチング速度が遅いため、ＳｉＯＮ膜の膜厚を調整することにより、エッチング速度を精度よく調整することができる。
本発明に係る半導体装置において、上記積層体は、同層内に複数設けられており、複数の積層体に含まれるエッチング調整膜は、互いに連続した膜からなる構成とすることができる。
この構成によれば、開口部の幅とＡｌ含有金属膜の幅とが略等しい場合におけるエッチング時に、Ａｌ含有金属膜の踏み外しマージンが増加するため、開口部の底部のサイズを大きくすることができる。また、Ａｌ含有金属膜の側面が開口部内に露出することを防ぐことができる。このため、開口部内に形成される導電プラグのＶｉａ抵抗が低下する。
本発明に係る半導体装置において、上記アルミニウム含有金属膜の側面および上記反射防止膜の側面にエッチング調整膜が設けられていてもよい。
この構成によれば、上記積層体のパターニングの際に、エッチングに時間を要するエッチング調整膜をエッチングしなくて済む。このため、半導体装置の製造工程が簡便になり、生産性が向上する。
本発明に係る半導体装置は、上記層間絶縁膜中に上記導電プラグと同一工程により形成された第二の導電プラグをさらに備え、上記導電プラグと前記第二の導電プラグとは、互いに長さが異なる構成とすることができる。
この構成によれば、エッチング調整膜の膜厚を調整することにより、導電プラグを形成するための開口部のエッチング速度を精度よく調整することができるため、２箇所を同一工程でエッチングしても、２本の異なる長さの開口部を形成することができる。このため、長さの異なる２本の導電プラグを製造安定性よく形成することができる。
本発明に係る半導体装置の製造方法において、上記エッチングガスは、ＣｘＦy（ｘは４以上の実数、ｙは正の実数）の一般式で表されるフルオロカーボン系化合物を含むエッチングガスとすることができる。
この方法によれば、フルオロカーボン系化合物を含むエッチングガスは、エッチング速度は異なるとはいえ、層間絶縁膜、エッチング調整膜、反射防止膜のいずれもエッチング可能であるため、１段階のエッチングで上記開口部を形成することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
<実施形態１>
図１は、実施の形態に係る半導体装置の一部を模式的に示した断面図である。
本実施形態に係る半導体装置は、半導体基板と、半導体基板の上部に、層間絶縁膜１０１と、この層間絶縁膜１０１上に設けられており、密着膜（Ｔｉ膜１０５およびＴｉＮ膜１０７）と、アルミニウム含有金属膜（ＡｌＣｕ膜１０９）と、反射防止膜（Ｔｉ膜１１１およびＴｉＮ膜１１３）と、エッチング調整膜１１５と、が順に積層されてなる積層体と、を備える。この半導体装置は、層間絶縁膜１０１および積層体上に設けられている層間絶縁膜１０３と、層間絶縁膜１０３およびエッチング調整膜１１５を貫通し、端面が反射防止膜（Ｔｉ膜１１１およびＴｉＮ膜１１３）中に位置している導電プラグ（Ｔｉ膜１１７、ＴｉＮ膜１１９およびＷ膜１２１）と、を備える。
図２は、実施の形態に係る半導体装置の一部を図１よりも広い視野で模式的に示した断面図である。
本実施形態に係る半導体装置は、層間絶縁膜１０１の上に、密着膜（Ｔｉ膜１０５およびＴｉＮ膜１０７）と、アルミニウム含有金属膜（ＡｌＣｕ膜１０９）と、反射防止膜（Ｔｉ膜１１１およびＴｉＮ膜１１３）と、エッチング調整膜１１５と、が順に積層されてなる積層体を複数備える。この半導体装置は、それぞれの積層体に対応して、層間絶縁膜１０１および積層体上に設けられている層間絶縁膜１０３と、層間絶縁膜１０３およびエッチング調整膜１１５を貫通し、一方の端部が反射防止膜（Ｔｉ膜１１１およびＴｉＮ膜１１３）に埋設されている導電プラグ（Ｔｉ膜１１７、ＴｉＮ膜１１９およびＷ膜１２１）も、２本備える。
ここで、エッチング調整膜１１５とは、エッチングストッパ膜とは異なる概念である。すなわち、エッチング調整膜１１５とは、エッチングにより形成される開口部の先端部を膜内部でストップさせることはなく、エッチング調整膜１１５を貫通する開口部を形成する際のエッチング速度を遅延させる機能を有する膜である。
本実施形態に係る半導体装置の製造方法について、以下説明する。
図４は、実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。まず、半導体基板（不図示）の上部に、ＳｉＯ2膜からなる層間絶縁膜１０１を形成する。次いで、層間絶縁膜１０１上に、Ｔｉ膜１０５、ＴｉＮ膜１０７、ＡｌＣｕ膜１０９、Ｔｉ膜１１１、ＴｉＮ膜１１３、エッチング調整膜１１５を順に積層する。そして、エッチング調整膜１１５上にレジスト１４１ａ、１４１ｂを形成する（図４（ａ））。
次いで、レジスト１４１ａ、１４１ｂをマスクとして、Ｔｉ膜１０５、ＴｉＮ膜１０７、ＡｌＣｕ膜１０９、Ｔｉ膜１１１、ＴｉＮ膜１１３、エッチング調整膜１１５をエッチング処理することによりパターニングし、これらの膜からなる積層体を形成する。そして、レジスト１４１ａ、１４１ｂを除去する（図４（ｂ））。
続いて、層間絶縁膜１０１および上記積層体の上に層間絶縁膜１０３を形成する。そして、層間絶縁膜１０３上にレジスト（不図示）を形成し、このレジストをマスクとして、層間絶縁膜１０３、エッチング調整膜１１５ａ、１１５ｂおよびＴｉＮ膜１１３ａ、１１３ｂをエッチングして、開口部１４３ａ、１４５ｂを形成する（図４（ｃ））。この際、開口部１４３ａ、１４５ｂの先端部は、ＴｉＮ膜１１３ａ、１１３ｂの途中でストップするように調整する。
さらに、こうして形成された開口部１４３ａ、１４５ｂ内をアルゴンプラズマで処理してエッチング残渣を除去し、バリアメタル膜（Ｔｉ膜１１７ａ、１１７ｂおよびＴｉＮ膜１１９ａ、１１９ｂ）をスパッタリングにより形成する。さらに、バリアメタル膜上にＣＶＤ法によりタングステン膜１２１ａ、１２１ｂを形成し、層間絶縁膜１０３の上部の余分なＴｉ膜１１７ａ、１１７ｂ、ＴｉＮ膜１１９ａ、１１９ｂおよびタングステン膜１２１ａ、１２１ｂをＣＭＰ（化学機械研磨）法により除去して平坦化する（図４（ｄ））。
このとき、エッチングガスとしては、ＣｘＦy（ｘは４以上の実数、ｙは正の実数）の一般式で表されるフルオロカーボン系化合物を含むエッチングガスを用いる。これらのエッチングガスは、エッチング速度（エッチングレート）は異なるが、いずれも層間絶縁膜１０３、エッチング調整膜１１５およびＴｉＮ膜１１３をエッチングすることができる。また、開口部１４３ａ、１４５ｂを形成する際には、両方の開口部１４３ａ、１４５ｂを同一のエッチングガスにより、一段階でエッチングする。
また、エッチング調整膜１１５は、エッチングレートがＳｉＯ2よりも低下する（ＳｉＯ2膜との間で充分な選択比が取れる）材料からなる膜であればよいが、例えばＳｉとＮまたはＣを含む膜を用いることができる。より具体的には、ＳｉＯＮ、ＳｉＮ、ＳｉＣ、ＳｉＣＮを含む膜を好適に用い得る。これらの中でも、ＳｉＯＮ膜を用いると、エッチング調整膜１１５をエッチングする際の寸法精度が良好であり、加工性に優れる。
また、エッチング調整膜１１５ａ、１１５ｂの厚さおよび材料は、層間絶縁膜１０３の膜厚ばらつきやエッチング条件のばらつきなどがあっても開口部１４３ａ、１４５ｂの底面がＴｉＮ膜１１３中においてストップするように決定される。すなわち、開口部１４３ａ、１４５ｂ（Ｖｉａ）をプラズマエッチングする際における開口部１４３ａ、１４５ｂ内のＳｉＯ2／ＳｉＯＮ選択比から、エッチング調整膜１１５の膜厚を決定することができる。この際、エッチング調整膜１１５の膜厚を固定して層間絶縁膜１０３の膜厚ばらつきを吸収できるように、選択比を調整してもよい。例えば、エッチングガスとして、Ｃ4Ｆ8／（ＣＯ）／Ａｒ／Ｏ2ガスを用いる場合、選択比はＯ2流量や、Ｃ4Ｆ8流量、またはウェハー温度を調整することで選択比を効果的に変化させることが可能である。
ここで選択されるエッチング調整膜１１５ａ、１１５ｂの膜厚およびエッチング選択比は、開口部１４３ａ、１４５ｂエッチング時に開口部１４３ａ、１４５ｂの先端部がエッチング調整膜１１５を貫通するような膜厚およびエッチング選択比を選択する。例えばＳｉＯＮ膜からなるエッチング調整膜の膜厚が３５ｎｍの場合に、ＳｉＯ2とＳｉＯＮ膜との選択比を１５程度に設定することで最大５００ｎｍの層間絶縁膜１０３の膜厚バラツキを吸収することができる。
エッチング調整膜１１５の厚さは、必要に応じて適宜決定され、特に限定されないが、好ましくは１０ｎｍ以上５０ｎｍ以下である。具体的には、例えば３５ｎｍとする。この範囲内の膜厚であれば、開口部（Ｖｉａ）のエッチングを、Ｓｉの絶縁化合物からなるエッチング調整膜１１５ａ、１１５ｂ中で停止させずに、ＴｉＮ膜１１３ａ、１１３ｂ中にまでオーバーエッチすることができる。このため、ＴｉＮ膜１１３ａ、１１３ｂが確実に露出するようにすることができる。このように意図的にオーバーエッチすることにより、エッチング調整膜１１５は開口部１４３ａ、１４５ｂ内からエッチング除去され、開口部１４３ａ、１４５ｂ内のいずれにおいても、ＡｌＣｕ膜１０９ａ、１０９ｂ上のＴｉ膜１１１ａ、１１１ｂのさらに上のＴｉＮ膜１１３ａ、１１３ｂを露出させ得る。
ＴｉＮ膜１１３ａ、１１３ｂの膜厚は、必要に応じて適宜決定され、特に限定されないが、好ましくは１０ｎｍ以上２００ｎｍ以下であり、具体的には、例えば７５ｎｍである。この範囲内の膜厚であれば、開口部１４３ａ、１４５ｂの底面をＴｉＮ膜１１３ａ、１１３ｂ中でストップさせることができる。また、その後のレジストの有機剥離工程において、Ａｌの溶け出しを充分に抑制できる。
Ｔｉ膜１１１ａ、１１１ｂはなくてもよいが、Ｔｉ膜１１１ａ、１１１ｂを設ける場合の膜厚は、好ましくは５ｎｍ以上５０ｎｍ以下であり、具体的には、例えば２０ｎｍである。この範囲内の膜厚であれば、開口部１４３ａ、１４５ｂの底面がＴｉＮ膜１１３ａ、１１３ｂ底面の近傍に位置する場合にも、その後のレジストの有機剥離工程において、Ａｌの溶け出しを充分に抑制できる。
さらに、ＴｉＮ膜１１３ａ、１１３ｂの膜厚が５５ｎｍの場合には、開口部１４３ａ、１４５ｂの先端部のＴｉＮ膜１１３ａ、１１３ｂ内への埋め込み深さは、必要に応じて適宜決定され、特に限定されないが、例えば５ｎｍ（膜厚の約１／１０）以上５０ｎｍ（膜厚の約９／１０）以下であり、具体的には１０ｎｍ以上３０ｎｍ以下である。この範囲内の埋め込み深さであれば、充分な埋め込み深さの制御マージンがあるため、多少エッチング条件がばらついても、確実にＴｉＮ膜１１３ａ、１１３ｂ内で開口部１４３ａ、１４５ｂの先端部を止めることができる。
本実施形態に係る半導体装置の作用効果について、以下説明する。
本実施形態の半導体装置によれば、Ａｌ含有金属膜上の反射防止膜と導電プラグとのコンタクト性に優れる半導体装置が製造安定性よく得られる。すなわち、この半導体装置によれば、Ａｌ含有金属膜１０９上の反射防止膜（Ｔｉ膜１１１およびＴｉＮ膜１１３）のさらに上に、ＳｉＯＮ、ＳｉＮ、ＳｉＣ、ＳｉＣＮのようなＮやＣを含むＳｉの絶縁化合物からなるエッチング調整膜１１５を設けることにより、開口部（Ｖｉａ）のドライエッチング時に開口部１４３ａ、１４５ｂ内のエッチレートを選択的に低下させ、ＴｉＮ残膜の厚さを安定して制御することができる。このため、層間絶縁膜１０３の膜厚ばらつきやエッチング条件のばらつきなどが生じても、開口部１４３ａ、１４５ｂは、層間絶縁膜１０３、エッチング調整膜１１５を貫通し、ＴｉＮ膜１１３の途中で止まるように制御することができる。その結果、レジスト有機剥離の際にもＡｌの溶け出しは生じず、導電プラグとＡｌ含有金属膜１０９の上部のＴｉＮ膜１１３とのコンタクト性は向上する。
一方、図７は、特にエッチング調整膜を設けないＶｉａ形成プロセスを説明するための図である。このプロセスでは、図７（ａ）に示すように、第一の層間絶縁膜１００１の上に、Ｔｉ膜１００５、ＴｉＮ膜１００７、ＡｌＣｕ膜１００９、ＴｉＮ膜１０１３が順に積層されてなる積層体が設けられている。そして、この積層体および第一の層間絶縁膜１００１の上に第二の層間絶縁膜１００３が設けられている。そして、この第二の層間絶縁膜１００３およびＴｉＮ膜１０１３をエッチングにより除去して開口部１０４３を形成する。次に、図７（ｂ）に示すように、開口部１０４３内部を有機洗浄する。この際、開口部１０４３の底部のＡｌＣｕ膜１００９からＡｌが溶け出してしまう現象が生じる。
そのため、Ａｌの溶け出しを充分に抑制するには、Ｖｉａドライエッチ後のＴｉＮ残膜を安定且つ充分に確保することが求められる。しかし、ドライエッチ工程の際にはどうしてもエッチング精度のばらつきが生じるため、ＴｉＮ残膜を充分に確保することが困難である。このため、ＴｉＮ残膜を充分に確保することができない場合、その後のレジストの有機剥離工程でＡｌの溶け出しが生じやすく、タングステン膜のＣＶＤによる成長時にＴｉアタッキング、異物の発生など開口部がオープン不良となる原因を誘発しやすい。
また、特にエッチング調整膜を設けない場合であっても、エッチング条件を厳格に調整することなどにより、ＴｉＮ膜を残してＶｉａを形成することができる場合もある。しかし、Ａｌの溶け出しを充分に抑制するには、Ｖｉａドライエッチ後のＴｉＮ残膜を安定且つ充分に確保することが求められ、ドライエッチ装置の高性能化や関連工程の管理を厳しくすることが必要である。このため、Ａｌ配線上のＴｉＮ膜の厚膜化、ドライエッチ装置の高性能化（ＴｉＮ高選択比化）、関連工程の処理能力向上、ＣＶＤ Ｔｉ／ＴｉＮ装置の導入、Ｖｉａアスペクト比の低減などの対策が一般に採られる。
しかし、これらの対策は、Ｖｉａ抵抗の増加、投資増大、製造安定性低下、デバイス性能低下、設計制約増加を招く。
また、特許文献１、特許文献２、特許文献３においては、Ａｌ含有金属膜上の反射防止膜のさらに上にエッチングストッパ膜またはエッチング遅延膜を設けているが、反射防止膜の上面においてエッチングをストップさせることを意図しているため、意図的には反射防止膜内にオーバーエッチを行わない。このため、エッチング条件のばらつきや層間絶縁膜の膜厚ばらつきなどにより、エッチング深さが不充分となる場合がある。その結果、開口部内にエッチング除去されていないエッチングストッパ膜が残存し、導電プラグとＡｌ含有金属膜上の反射防止膜とのコンタクト性が低下しやすい。
これに対して、本実施形態では、Ａｌ含有金属膜上の反射防止膜のさらに上にエッチング調整膜を設けて開口部のエッチング速度を調整し、反射防止膜中に開口部の底面が位置するように開口部のエッチング条件を制御する。このため、開口部の底面が反射防止膜に到達しなかったり、反射防止膜を貫通したりすることはない。よって、Ａｌ含有金属膜上の反射防止膜と導電プラグとのコンタクト性に優れる半導体装置が製造安定性よく得られる。
<実施形態２>
本実施形態に係る半導体装置は、互いに長さの異なる導電プラグが２本設けられている段違いビア構造を備える点を除いては、基本的に実施形態１に係る半導体装置と同様の構成を有する。図３は、実施の形態に係る半導体装置を模式的に示した断面図である。
本実施形態に係る半導体装置は、半導体基板と、半導体基板の上部に、層間絶縁膜１０１と、この層間絶縁膜１０１上に設けられており、密着膜（Ｔｉ膜１０５ｃおよびＴｉＮ膜１０７ｃ）と、アルミニウム含有金属膜（ＡｌＣｕ膜１０９ｃ）と、反射防止膜（Ｔｉ膜１１１ｃおよびＴｉＮ膜１１３ｃ）と、エッチング調整膜１１５ｃと、が順に積層されてなる積層体と、を備える。この半導体装置は、層間絶縁膜１０１および積層体上に設けられている層間絶縁膜１０３と、層間絶縁膜１０３およびエッチング調整膜１１５を貫通し、端面が反射防止膜（Ｔｉ膜１１１ｃおよびＴｉＮ膜１１３ｃ）中に位置している導電プラグ（Ｔｉ膜１１７ｃ、ＴｉＮ膜１１９ｃおよびＷ膜１２１ｃ）と、を備える。
また、本実施形態に係る半導体装置は、層間絶縁膜１０３中に導電プラグ（Ｔｉ膜１１７ｃ、ＴｉＮ膜１１９ｃおよびＷ膜１２１ｃ）と同一工程により形成された第二の導電プラグ（Ｔｉ膜１１７ｄ、ＴｉＮ膜１１９ｄおよびＷ膜１２１ｄ）をさらに備える。また、導電プラグ（Ｔｉ膜１１７ｃ、ＴｉＮ膜１１９ｃおよびＷ膜１２１ｃ）と第二の導電プラグ（Ｔｉ膜１１７ｄ、ＴｉＮ膜１１９ｄおよびＷ膜１２１ｄ）とは、互いに長さが異なる。さらに、本実施形態に係る半導体装置は、層間絶縁膜１０１中にさらに第三の導電プラグ（Ｔｉ膜１１７ｅ、ＴｉＮ膜１１９ｅおよびＷ膜１２１ｅ）を備える。第二の導電プラグ（Ｔｉ膜１１７ｄ、ＴｉＮ膜１１９ｄおよびＷ膜１２１ｄ）の下面は、第三の導電プラグ（Ｔｉ膜１１７ｅ、ＴｉＮ膜１１９ｅおよびＷ膜１２１ｅ）の上面に接続している。
本実施形態に係る半導体装置の製造方法について、以下説明する。
図５は、実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。まず、半導体基板（不図示）の上部に、ＳｉＯ2膜からなる層間絶縁膜１０１を形成する。次いで、層間絶縁膜１０１上にレジスト（不図示）を形成し、このレジストをマスクとして層間絶縁膜１０１をエッチングして開口部を形成する。
さらに、こうして形成された開口部内をアルゴンプラズマで処理してエッチング残渣を除去し、バリアメタル膜（Ｔｉ膜１１７ｅおよびＴｉＮ膜１１９ｅ）をスパッタリングにより形成する。さらに、バリアメタル膜上にＣＶＤ法によりタングステン膜１２１ｅを形成し、層間絶縁膜１０１の上部の余分なＴｉ膜１１７ｅ、ＴｉＮ膜１１９ｅおよびタングステン膜１２１ｅをＣＭＰ（化学機械研磨）法により除去して平坦化する。こうして、層間絶縁膜１０１中に導電プラグ（Ｔｉ膜１１７ｅ、ＴｉＮ膜１１９ｅおよびタングステン膜１２１ｅ）が形成される。
次いで、層間絶縁膜１０１上に、Ｔｉ膜１０５、ＴｉＮ膜１０７、ＡｌＣｕ膜１０９、Ｔｉ膜１１１、ＴｉＮ膜１１３、エッチング調整膜１１５を順に積層する。そして、エッチング調整膜１１５上にレジスト１４１ｃを形成する（図５（ａ））。
次いで、レジスト１４１ｃをマスクとして、Ｔｉ膜１０５、ＴｉＮ膜１０７、ＡｌＣｕ膜１０９、Ｔｉ膜１１１、ＴｉＮ膜１１３、エッチング調整膜１１５をエッチング処理することによりパターニングし、これらの膜からなる積層体を形成する。そして、レジスト１４１ｃを除去する（図５（ｂ））。
続いて、層間絶縁膜１０１および上記積層体の上に層間絶縁膜１０３を形成する。そして、層間絶縁膜１０３上にレジスト（不図示）を形成し、このレジストをマスクとして、層間絶縁膜１０３、エッチング調整膜１１５ｃおよびＴｉＮ膜１１３ｃをエッチングして、開口部１４３ｃを形成する。また、同一のエッチング工程により、層間絶縁膜１０３をエッチングして、開口部１４５ｅを形成する（図５（ｃ））。
この際、開口部１４３ｃの先端部は、ＴｉＮ膜１１３ｃの途中でストップするように調整する。また、開口部１４５ｅの先端部は、第三の導電プラグ（Ｔｉ膜１１７ｅ、ＴｉＮ膜１１９ｅおよびＷ膜１２１ｅ）の上面に達し、この上面を露出させる。
さらに、こうして形成された開口部１４３ｃ、１４５ｅ内をアルゴンプラズマで処理してエッチング残渣を除去し、バリアメタル膜（Ｔｉ膜１１７ｃ、１１７ｅおよびＴｉＮ膜１１９ｃ、１１９ｅ）をスパッタリングにより形成する。さらに、バリアメタル膜上にＣＶＤ法によりタングステン膜１２１ｃ、１２１ｅを形成し、層間絶縁膜１０３の上部の余分なＴｉ膜１１７ｃ、１１７ｅ、ＴｉＮ膜１１９ｃ、１１９ｅおよびタングステン膜１２１ｃ、１２１ｅをＣＭＰ（化学機械研磨）法により除去して平坦化する（図５（ｄ））。
このとき、エッチングガスとしては、開口部１４３ｃおよび開口部１４５ｅのいずれにおいても、ＣｘＦy（ｘは４以上の実数、ｙは正の実数）の一般式で表されるフルオロカーボン系化合物を含むエッチングガスを用いる。これらのエッチングガスは、エッチング速度（エッチングレート）は異なるが、いずれも層間絶縁膜１０３、エッチング調整膜１１５およびＴｉＮ膜１１３をエッチングすることができる。また、開口部１４３ｃ、１４５ｅを形成する際には、両方の開口部１４３ｃ、１４５ｅを同一のエッチングガスにより、同一工程により、一段階でエッチングする。
また、本実施形態でも、エッチング調整膜１１５ｃの厚さおよび材料は、層間絶縁膜１０３の膜厚ばらつきやエッチング条件のばらつきなどがあっても開口部１４３ｃの底面がＴｉＮ膜１１３中においてストップするように決定される。また、エッチング調整膜１１５ｃの厚さおよび材料は、同一工程において、開口部１４３ｃの底面がＴｉＮ膜１１３中に到達した時点で、開口部１４５ｅの底面が第三の導電プラグ（Ｔｉ膜１１７ｅ、ＴｉＮ膜１１９ｅおよびＷ膜１２１ｅ）の上面に達するように決定される。
すなわち、ここで選択されるエッチング調整膜１１５ｃの膜厚およびエッチング選択比は、開口部１４３ｃの先端部がエッチング調整膜１１５ｃを貫通するような膜厚およびエッチング選択比を選択する。例えばＳｉＯＮ膜からなるエッチング調整膜の膜厚が３５ｎｍの場合に、ＳｉＯ2とＳｉＯＮ膜との選択比を２０程度に設定することで最大７００ｎｍの層間絶縁膜１０３の膜厚バラツキを吸収することができる。例えば、エッチングガスとして、Ｃ4Ｆ8／（ＣＯ）／Ａｒ／Ｏ2ガスを用いる場合、選択比はＯ2流量や、Ｃ4Ｆ8流量、またはウェハー温度を調整することで選択比をこの値に調整することが可能である。
エッチング調整膜１１５ｃの厚さは、必要に応じて適宜決定され、特に限定されないが、好ましくは１０ｎｍ以上５０ｎｍ以下である。具体的には、例えば３５ｎｍとする。この範囲内の膜厚であれば、開口部（Ｖｉａ）のエッチングを、開口部１４５ｅの底面が第三の導電プラグ（Ｔｉ膜１１７ｅ、ＴｉＮ膜１１９ｅおよびＷ膜１２１ｅ）の上面に達する時点において、Ｓｉの絶縁化合物からなるエッチング調整膜１１５中で停止させずに、ＴｉＮ膜１１３中にまでオーバーエッチすることができる。このため、ＴｉＮ膜１１３ｃが確実に露出するようにすることができる。このように意図的にオーバーエッチすることにより、エッチング調整膜１１５は開口部１４３ａ、１４５ｂ内からエッチング除去され、開口部１４３ａ、１４５ｂ内のいずれにおいても、ＡｌＣｕ膜１０９上のＴｉ膜１１１のさらに上のＴｉＮ膜１１３を露出させ得る。
ＴｉＮ膜１１３ｃの膜厚は、必要に応じて適宜決定され、特に限定されないが、好ましくは１０ｎｍ以上２００ｎｍ以下であり、具体的には、例えば７５ｎｍである。この範囲内の膜厚であれば、開口部１４５ｅの底面が第三の導電プラグ（Ｔｉ膜１１７ｅ、ＴｉＮ膜１１９ｅおよびＷ膜１２１ｅ）の上面に達する時点において、開口部１４３ｃの底面をＴｉＮ膜１１３ｃ中でストップさせることができる。また、その後のレジストの有機剥離工程において、Ａｌの溶け出しを充分に抑制できる。
Ｔｉ膜１１１ｃはなくてもよいが、Ｔｉ膜１１１ｃを設ける場合の膜厚は、好ましくは５ｎｍ以上５０ｎｍ以下であり、具体的には、例えば２０ｎｍである。この範囲内の膜厚であれば、開口部１４３ｃの底面がＴｉＮ膜１１３ｃ底面の近傍に位置する場合にも、その後のレジストの有機剥離工程において、Ａｌの溶け出しを充分に抑制できる。
さらに、ＴｉＮ膜１１３ｃの膜厚が５５ｎｍの場合には、開口部１４３ｃの先端部のＴｉＮ膜１１３ｃ内への埋め込み深さは、必要に応じて適宜決定され、特に限定されないが、例えば５ｎｍ（膜厚の１／１０）以上５０ｎｍ（膜厚の９／１０）以下であり、具体的には１０ｎｍ以上３０ｎｍ以下である。この範囲内の埋め込み深さであれば、充分な埋め込み深さの制御マージンがあるため、多少エッチング条件がばらついても、確実にＴｉＮ膜１１３ｃ内で開口部１４３ｃの先端部を止めることができる。
本実施形態に係る半導体装置の作用効果について、以下説明する。
本実施形態の半導体装置によれば、Ａｌ含有金属膜上の反射防止膜と導電プラグとのコンタクト性に優れる半導体装置が製造安定性よく得られる。すなわち、この半導体装置によれば、Ａｌ含有金属膜１０９ｃ上の反射防止膜（Ｔｉ膜１１１ｃおよびＴｉＮ膜１１３ｃ）のさらに上に、ＳｉＯＮ、ＳｉＮ、ＳｉＣ、ＳｉＣＮのようなＮやＣを含むＳｉの絶縁化合物からなるエッチング調整膜１１５ｃを設けることにより、開口部（Ｖｉａ）のドライエッチング時に開口部１４３ｃ内のエッチレートを選択的に低下させ、ＴｉＮ残膜の厚さを安定して制御することができる。
また、本実施形態では、ＳｉＯＮ絶縁膜の膜厚は１０ｎｍ以上５０ｎｍ以下とすることにより、開口部（Ｖｉａ）１４３ｃのエッチングをＳｉＯＮ絶縁膜中で停止させずに、下層の反射防止膜中までオーバーエッチして下層の反射防止膜が確実に露出するようにできる。
一方、このような段違いビアの構成からなる半導体装置において、上記のＳｉＯＮ膜をエッチング調整膜ではなくエッチングストッパ膜として機能させる場合には、エッチングストッパ膜（ＳｉＯＮ膜）中で１段階目のエッチングを停止する。このため、開口部１４３ｃを開口するエッチングを２回に分けて行う必要があるために、半導体装置のウェハ１枚あたりの工程数および処理時間が増大し、生産性および製造安定性が低下しやすい。
また、確実にエッチングストッパ膜（ＳｉＯＮ膜）中でエッチングを停止するために、例えば１００ｎｍ以上２００ｎｍ以下の膜厚が必要となる。そのため、エッチング調整膜１１５の厚みが大きくなり過ぎ、層間絶縁膜１０３上に設けられているレジスト１４１ｃをマスクとしてエッチングストッパ膜のエッチングを行う場合に、エッチング時間が増大してレジスト１４１ｃがエッチング中に消滅したり、レジスト１４１ｃの形状が変化（片落ち）する場合がある。その結果、エッチングストッパ膜（ＳｉＯＮ膜）のエッチング精度が低下しやすい。
これに対して、本実施形態では、従来技術においてはエッチングストッパ膜として用いられていたＳｉＯＮ膜をエッチング調整膜１１５ｃとして用いるため、層間絶縁膜１０３の膜厚ばらつきやエッチング条件のばらつきなどが生じても、開口部１４５ｅの底面が第三の導電プラグ（Ｔｉ膜１１７ｅ、ＴｉＮ膜１１９ｅおよびＷ膜１２１ｅ）の上面に達する時点において、開口部１４３ｃの底面が、層間絶縁膜１０３ｃ、エッチング調整膜１１５ｃを貫通し、ＴｉＮ膜１１３ｃの途中で止まるように制御することができる。その結果、レジスト有機剥離の際にもＡｌの溶け出しは生じず、導電プラグとＡｌ含有金属膜１０９ｃの上部のＴｉＮ膜１１３ｃとのコンタクト性は向上する。
<実施形態３>
本実施形態に係る半導体装置は、上記の複数の積層体に含まれるエッチング調整膜１６５は、互いに連続した膜からなる点を除いては、基本的に実施形態１に係る半導体装置と同様の構成を有する。
本実施形態に係る半導体装置の製造方法について、以下説明する。
図６は、実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。まず、半導体基板（不図示）の上部に、ＳｉＯ2膜からなる層間絶縁膜１０１を形成する。次いで、層間絶縁膜１０１上に、Ｔｉ膜１０５、ＴｉＮ膜１０７、ＡｌＣｕ膜１０９、Ｔｉ膜１１１、ＴｉＮ膜１１３を順に積層する。次に、ＴｉＮ膜１１３上にレジスト１４１ａ、１４１ｂを形成する（図６（ａ））。
さらに、レジスト１４１ａ、１４１ｂをマスクとして、Ｔｉ膜１０５、ＴｉＮ膜１０７、ＡｌＣｕ膜１０９、Ｔｉ膜１１１、ＴｉＮ膜１１３をエッチング処理することによりパターニングし、これらの膜からなる積層体を形成する。そして、レジスト１４１ａ、１４１ｂを除去する。続いて、ＴｉＮ膜１１３上面、上記積層体の側面および層間絶縁膜１０１の上面に、連続した１枚のＳｉＯＮ絶縁膜としてエッチング調整膜１６５を形成する（図６（ｂ））。
続いて、エッチング調整膜１６５の上に層間絶縁膜１０３を形成する。そして、層間絶縁膜１０３上にレジスト（不図示）を形成し、このレジストをマスクとして、層間絶縁膜１０３、エッチング調整膜１６５およびＴｉＮ膜１１３ａ、１１３ｂをエッチングして、開口部１４３ａ、１４５ｂを形成する（図６（ｃ））。この際、開口部１４３ａ、１４５ｂの先端部は、ＴｉＮ膜１１３ａ、１１３ｂの途中でストップするように調整する。
さらに、こうして形成された開口部１４３ａ、１４５ｂ内をアルゴンプラズマで処理してエッチング残渣を除去し、バリアメタル膜（不図示）をスパッタリングにより形成する。さらに、バリアメタル膜上にＣＶＤ法によりタングステン膜（不図示）を形成し、層間絶縁膜１０３の上部の余分なバリアメタル膜およびタングステン膜をＣＭＰ（化学機械研磨）法により除去して平坦化する（不図示）。
本実施形態に係る半導体装置の作用効果について、以下説明する。
本実施形態に係る半導体装置の作用効果は、以下の作用効果を除いて、基本的には実施形態１に係る半導体装置の作用効果と同様である。すなわち、本実施形態によれば、開口部１４３ａ、１４５ｂの幅とＡｌ含有金属膜１０９ａ、１０９ｂの幅とが略等しい場合におけるエッチング時に、Ａｌ含有金属膜１０９ａ、１０９ｂの踏み外しマージンが増加する。このため、開口部１４３ａ、１４５ｂの底部のサイズを大きくすることができる。また、Ａｌ含有金属膜１０９ａ、１０９ｂの側面が開口部１４３ａ、１４５ｂ内に露出することを防ぐことができる。Ａｌの側壁が露出すると、有機剥離時にアルミニウムが溶出する危険がある。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上記実施形態では、開口部１４３の底面がＴｉＮ膜１１３の途中で停止するようにエッチングを行っているが、開口部１４３の底面はＴｉ膜１１１の途中で停止するようにエッチングを行ってもよい。この場合も、レジストの有機剥離の際にＡｌが溶け出すことを抑制できる。なお、この場合には、Ｔｉ膜１１１の膜厚を充分に確保することが好ましい。開口部１４３の底面がＴｉ膜１１１を貫通することを防ぐためである。
実施の形態に係る半導体装置の一部を模式的に示した断面図である。 実施の形態に係る半導体装置の一部を図１よりも広い視野で模式的に示した断面図である。 実施の形態に係る半導体装置を模式的に示した断面図である。 実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。 ＴｉＮ抜きＶｉａ形成プロセスを説明するための図である。 従来公知のコンタクトホール形成方法を説明するための図である。
符号の説明
２４ 下部拡散層
２６ 下部配線層
２８ エッチング遅延層
３２ 層間絶縁膜
３４ レジスト
３６ コンタクトホール
３８ コンタクトホール
Ａ コンタクトホール形成領域
Ｂ コンタクトホール形成領域
１０１ 層間絶縁膜
１０３ 層間絶縁膜
１０５ Ｔｉ膜
１０７ ＴｉＮ膜
１０９ ＡｌＣｕ膜
１１１ Ｔｉ膜
１１３ ＴｉＮ膜
１１５ エッチング調整膜
１１７ Ｔｉ膜
１１９ ＴｉＮ膜
１２１ Ｗ膜
１４１ レジスト
１４３ 開口部
１４５ 開口部
１６５ エッチング調整膜
１００１ 層間絶縁膜
１００３ 層間絶縁膜
１００５ Ｔｉ膜
１００７ ＴｉＮ膜
１００９ ＡｌＣｕ膜
１０１３ ＴｉＮ膜
１０４３ 開口部

Claims (11)

  1. 半導体基板と、
    前記半導体基板の上部に設けられており、アルミニウム含有金属膜と、反射防止膜と、エッチング調整膜と、が順に積層されてなる積層体と、
    前記積層体上に設けられている層間絶縁膜と、
    前記層間絶縁膜および前記エッチング調整膜を貫通し、端面が前記反射防止膜中に位置している導電プラグと、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記反射防止膜の上面から前記導電プラグの端面までの深さは、前記反射防止膜の膜厚の１／１０以上９／１０以下であることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記エッチング調整膜は、ＳｉＯＮ膜であることを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記積層体は、同層内に複数設けられており、
    前記複数の積層体に含まれる前記エッチング調整膜は、互いに連続した膜からなることを特徴とする半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記アルミニウム含有金属膜の側面および前記反射防止膜の側面に前記エッチング調整膜が設けられていることを特徴とする半導体装置。
  6. 請求項１乃至５いずれかに記載の半導体装置において、
    前記層間絶縁膜中に前記導電プラグと同一工程により形成された第二の導電プラグをさらに備え、
    前記導電プラグと前記第二の導電プラグとは、互いに長さが異なることを特徴とする半導体装置。
  7. 半導体基板の上部に、アルミニウム含有金属膜と、反射防止膜と、エッチング調整膜と、が順に積層されてなる積層体を形成する工程と、
    前記積層体上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜、前記エッチング調整膜および前記反射防止膜を、同一のエッチングガスによりエッチングすることにより、前記層間絶縁膜および前記エッチング調整膜を貫通し、前記反射防止膜中に端部が位置する開口部を形成する工程と、
    前記開口部内に導電膜を形成することにより、前記反射防止膜中に端面が位置している導電プラグを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記エッチング調整膜を形成する工程は、ＳｉＯＮ膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  9. 請求項７または８に記載の半導体装置の製造方法において、
    前記積層体を形成する工程は、前記アルミニウム含有金属膜の側面、前記反射防止膜の上面および側面に前記エッチング調整膜を設ける工程を含む
    ことを特徴とする半導体装置の製造方法。
  10. 請求項７乃至９いずれかに記載の半導体装置の製造方法において、
    前記層間絶縁膜を、前記開口部を形成する工程と同一工程でエッチングすることにより、前記層間絶縁膜中に前記開口部と深さの異なる第二の開口部を形成し、前記第二の開口部内に、前記導電プラグと長さの異なる第二の導電プラグを形成する工程と、
    をさらに含むことを特徴とする半導体装置の製造方法。
  11. 請求項７乃至１０いずれかに記載の半導体装置の製造方法において、
    前記エッチングガスは、ＣｘＦy（ｘは４以上の実数、ｙは正の実数）の一般式で表されるフルオロカーボン系化合物を含むエッチングガスである
    ことを特徴とする半導体装置の製造方法。
JP2004283606A 2004-09-29 2004-09-29 半導体装置の製造方法 Expired - Fee Related JP4447419B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004283606A JP4447419B2 (ja) 2004-09-29 2004-09-29 半導体装置の製造方法
US11/235,309 US7646096B2 (en) 2004-09-29 2005-09-27 Semiconductor device and manufacturing method thereof
CN201010583222.2A CN102097365B (zh) 2004-09-29 2005-09-28 制造半导体器件的方法
CNA2005101133603A CN1763944A (zh) 2004-09-29 2005-09-28 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004283606A JP4447419B2 (ja) 2004-09-29 2004-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006100503A true JP2006100503A (ja) 2006-04-13
JP4447419B2 JP4447419B2 (ja) 2010-04-07

Family

ID=36098079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004283606A Expired - Fee Related JP4447419B2 (ja) 2004-09-29 2004-09-29 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7646096B2 (ja)
JP (1) JP4447419B2 (ja)
CN (2) CN102097365B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045871A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびドライエッチングの終点検出方法
KR20220049616A (ko) * 2019-11-05 2022-04-21 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 에칭 방법, 에어갭형 유전층 및 동적 랜덤 액세스 메모리

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
US20100163759A1 (en) * 2008-12-31 2010-07-01 Stmicroelectronics S.R.L. Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process
CN104124204A (zh) * 2013-04-28 2014-10-29 无锡华润上华科技有限公司 一种改善半导体工艺流程中铝残留的方法
US20180277387A1 (en) * 2014-08-06 2018-09-27 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching
CN105633007A (zh) * 2014-11-06 2016-06-01 中芯国际集成电路制造(上海)有限公司 金属连线制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249682A (ja) 1994-03-08 1995-09-26 Sony Corp 半導体装置
JP3351177B2 (ja) 1995-06-28 2002-11-25 ソニー株式会社 接続孔を形成する工程を有する配線構造の形成方法
US5961791A (en) * 1997-02-26 1999-10-05 Motorola, Inc. Process for fabricating a semiconductor device
JPH1126577A (ja) 1997-07-01 1999-01-29 Sony Corp 配線間コンタクトおよびその形成方法
KR100256110B1 (ko) * 1997-08-16 2000-05-01 윤종용 반도체 장치의 상호연결 및 그의 형성 방법
JP3722610B2 (ja) 1998-01-14 2005-11-30 株式会社リコー 半導体装置の製造方法
JPH11265938A (ja) * 1998-03-18 1999-09-28 Toshiba Corp 半導体装置及びその製造方法
JP3677644B2 (ja) * 1998-09-01 2005-08-03 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6174800B1 (en) * 1998-09-08 2001-01-16 Taiwan Semiconductor Manufacturing Company Via formation in a poly(arylene ether) inter metal dielectric layer
JP2000091318A (ja) * 1998-09-09 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
JP3257533B2 (ja) * 1999-01-25 2002-02-18 日本電気株式会社 無機反射防止膜を使った配線形成方法
US6008075A (en) 1999-02-11 1999-12-28 Vanguard International Semiconductor Corporation Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing
JP4201421B2 (ja) 1999-02-17 2008-12-24 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100772736B1 (ko) * 2000-03-13 2007-11-01 엔엑스피 비 브이 반도체 디바이스 제조 방법
US6531404B1 (en) * 2000-08-04 2003-03-11 Applied Materials Inc. Method of etching titanium nitride
JP2002170885A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置の製造方法
JP2002190520A (ja) 2000-12-21 2002-07-05 Nec Yamagata Ltd 半導体集積回路装置およびその製造方法
JP2002217288A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4211235B2 (ja) 2001-04-24 2009-01-21 トヨタ自動車株式会社 コンタクトホール形成方法
JP2003031576A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体素子及びその製造方法
US6617231B1 (en) * 2002-03-06 2003-09-09 Texas Instruments Incorporated Method for forming a metal extrusion free via
US7388633B2 (en) * 2002-12-13 2008-06-17 Victor Company Of Japan, Limited Reflective liquid crystal display
JP2004266005A (ja) * 2003-02-28 2004-09-24 Renesas Technology Corp 半導体装置の製造方法
US6876027B2 (en) * 2003-04-10 2005-04-05 Taiwan Semiconductor Manufacturing Company Method of forming a metal-insulator-metal capacitor structure in a copper damascene process sequence
KR100555515B1 (ko) * 2003-08-27 2006-03-03 삼성전자주식회사 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
US7045455B2 (en) * 2003-10-23 2006-05-16 Chartered Semiconductor Manufacturing Ltd. Via electromigration improvement by changing the via bottom geometric profile
KR100570059B1 (ko) * 2003-12-15 2006-04-10 주식회사 하이닉스반도체 반도체 소자의 메탈콘택 형성 방법
US20050241671A1 (en) * 2004-04-29 2005-11-03 Dong Chun C Method for removing a substance from a substrate using electron attachment
US7655570B2 (en) * 2005-01-13 2010-02-02 Tokyo Electron Limited Etching method, program, computer readable storage medium and plasma processing apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045871A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびドライエッチングの終点検出方法
KR20220049616A (ko) * 2019-11-05 2022-04-21 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 에칭 방법, 에어갭형 유전층 및 동적 랜덤 액세스 메모리
JP2022554086A (ja) * 2019-11-05 2022-12-28 ベイジン・ナウラ・マイクロエレクトロニクス・イクイップメント・カンパニー・リミテッド エッチング方法、空隙誘電体層、及びダイナミックランダムアクセスメモリ
KR102532136B1 (ko) 2019-11-05 2023-05-12 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 에칭 방법, 에어갭형 유전층 및 동적 랜덤 액세스 메모리
JP7352732B2 (ja) 2019-11-05 2023-09-28 ベイジン・ナウラ・マイクロエレクトロニクス・イクイップメント・カンパニー・リミテッド エッチング方法、空隙誘電体層、及びダイナミックランダムアクセスメモリ
US11948805B2 (en) 2019-11-05 2024-04-02 Beijing Naura Microelectronics Equipment Co., Ltd. Etching method, air-gap dielectric layer, and dynamic random-access memory

Also Published As

Publication number Publication date
CN1763944A (zh) 2006-04-26
JP4447419B2 (ja) 2010-04-07
US20060065979A1 (en) 2006-03-30
CN102097365A (zh) 2011-06-15
CN102097365B (zh) 2015-09-16
US7646096B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
KR100242865B1 (ko) 메탈 플러그의 형성 방법
JPH04290232A (ja) 溝埋込み配線形成方法
JP2006339584A (ja) 半導体装置およびその製造方法
US7646096B2 (en) Semiconductor device and manufacturing method thereof
JP2000188330A (ja) デュアルダマシン配線の形成方法
US20080085606A1 (en) Method for Fabricating a Structure for a Semiconductor Component, and Semiconductor Component
JP2010040771A (ja) 半導体装置の製造方法
US7341955B2 (en) Method for fabricating semiconductor device
US20050014363A1 (en) Method of forming metal line layer in semiconductor device
KR100456991B1 (ko) 반도체장치의 제조방법
JP2008270522A (ja) 半導体装置の製造方法
US7148150B2 (en) Method of forming metal line layer in semiconductor device
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100854209B1 (ko) 반도체 장치 제조 방법
JP2009054879A (ja) 集積回路の製造方法
JP2000077416A (ja) 埋め込み配線の形成方法
KR100900773B1 (ko) 반도체 소자의 콘택홀 제조방법
JP2005203496A (ja) 半導体装置の製造方法及び半導体装置
JP2009088013A (ja) 半導体装置の製造方法
KR20050037712A (ko) 반도체 소자의 제조 방법
KR100393970B1 (ko) 반도체 소자의 금속 콘택 형성방법
JPH08321542A (ja) 接続構造の形成方法、及び半導体装置の製造方法
KR100707657B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100673772B1 (ko) 절연막 스페이서를 이용한 비트라인 콘택 플러그 형성 방법
KR100821814B1 (ko) 구리 상감법에 의한 금속배선 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4447419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees