JPH07249682A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07249682A JPH07249682A JP6462394A JP6462394A JPH07249682A JP H07249682 A JPH07249682 A JP H07249682A JP 6462394 A JP6462394 A JP 6462394A JP 6462394 A JP6462394 A JP 6462394A JP H07249682 A JPH07249682 A JP H07249682A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- insulating film
- conductive layers
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 異なる深さの複数の導電層に対するコンタク
ト孔を少ない工程で開孔し、且つ相対的に浅い導電層に
おけるコンタクトの信頼性も高める。 【構成】 層間絶縁膜１１中の互いに異なる深さに導電
層１２、１３が設けられており、浅い方の導電層１３上
にのみこの導電層１３と同じパターンで、層間絶縁膜１
１よりもエッチング速度の遅い膜２１が設けられてい
る。このため、導電層１２、１３に対するコンタクト孔
１５、１６が同時に開孔されていても、浅い導電層１３
の過剰なエッチングが防止されており、コンタクト孔１
６が導電層１３を貫通することがない。
ト孔を少ない工程で開孔し、且つ相対的に浅い導電層に
おけるコンタクトの信頼性も高める。 【構成】 層間絶縁膜１１中の互いに異なる深さに導電
層１２、１３が設けられており、浅い方の導電層１３上
にのみこの導電層１３と同じパターンで、層間絶縁膜１
１よりもエッチング速度の遅い膜２１が設けられてい
る。このため、導電層１２、１３に対するコンタクト孔
１５、１６が同時に開孔されていても、浅い導電層１３
の過剰なエッチングが防止されており、コンタクト孔１
６が導電層１３を貫通することがない。
Description
【０００１】
【産業上の利用分野】本願の発明は、平面的に互いに異
なる位置で且つ絶縁膜中の互いに異なる深さに複数の導
電層が設けられており、これらの導電層に対してコンタ
クト孔が設けられている半導体装置に関するものであ
る。
なる位置で且つ絶縁膜中の互いに異なる深さに複数の導
電層が設けられており、これらの導電層に対してコンタ
クト孔が設けられている半導体装置に関するものであ
る。
【０００２】
【従来の技術】図３は、本願の発明の第１従来例を示し
ている。この第１従来例では、半導体基板（図示せず）
上の層間絶縁膜１１中で且つ平面的に互いに異なる位置
に、ポリサイド膜等の導電層１２、１３が設けられてい
るが、これらの導電層１２、１３は互いに異なる層から
パターニングされたものであり、層間絶縁膜１１中の深
さも互いに異なっている。
ている。この第１従来例では、半導体基板（図示せず）
上の層間絶縁膜１１中で且つ平面的に互いに異なる位置
に、ポリサイド膜等の導電層１２、１３が設けられてい
るが、これらの導電層１２、１３は互いに異なる層から
パターニングされたものであり、層間絶縁膜１１中の深
さも互いに異なっている。
【０００３】導電層１２、１３に対しては、層間絶縁膜
１１上でレジスト１４がパターニングされ、このレジス
ト１４をマスクにして層間絶縁膜１１が同時にエッチン
グされることによって、コンタクト孔１５、１６が開孔
されている。
１１上でレジスト１４がパターニングされ、このレジス
ト１４をマスクにして層間絶縁膜１１が同時にエッチン
グされることによって、コンタクト孔１５、１６が開孔
されている。
【０００４】図４は、本願の発明の第２従来例を示して
いる。この第２従来例でも、図３に示した第１従来例と
同様に層間絶縁膜１１中に導電層１２、１３が設けられ
ている。しかし、この第２従来例では、図３（ａ）に示
す様に、まず、層間絶縁膜１１上で導電層１２に対して
のみレジスト１７がパターニングされ、このレジスト１
７をマスクにしたエッチングで、コンタクト孔１５が開
孔されている。
いる。この第２従来例でも、図３に示した第１従来例と
同様に層間絶縁膜１１中に導電層１２、１３が設けられ
ている。しかし、この第２従来例では、図３（ａ）に示
す様に、まず、層間絶縁膜１１上で導電層１２に対して
のみレジスト１７がパターニングされ、このレジスト１
７をマスクにしたエッチングで、コンタクト孔１５が開
孔されている。
【０００５】そして、図３（ｂ）に示す様に、レジスト
１７が除去された後、今度は、層間絶縁膜１１上で導電
層１３に対する別のレジスト１８がパターニングされ、
このレジスト１８をマスクにしたエッチングで、コンタ
クト孔１６が開孔されている。
１７が除去された後、今度は、層間絶縁膜１１上で導電
層１３に対する別のレジスト１８がパターニングされ、
このレジスト１８をマスクにしたエッチングで、コンタ
クト孔１６が開孔されている。
【０００６】
【発明が解決しようとする課題】ところが、図３に示し
た第１従来例では、各々の導電層１２、１３上における
層間絶縁膜１１の膜厚が互いに異なっているにも拘ら
ず、コンタクト孔１５、１６を開孔するために層間絶縁
膜１１が同時にエッチングされているので、エッチング
されるべき層間絶縁膜１１の膜厚が薄い導電層１３が過
剰にオーバエッチングされる。このため、図３に示した
様にコンタクト孔１６が導電層１３を貫通している可能
性があり、この第１従来例では、導電層１３におけるコ
ンタクトの信頼性が低かった。
た第１従来例では、各々の導電層１２、１３上における
層間絶縁膜１１の膜厚が互いに異なっているにも拘ら
ず、コンタクト孔１５、１６を開孔するために層間絶縁
膜１１が同時にエッチングされているので、エッチング
されるべき層間絶縁膜１１の膜厚が薄い導電層１３が過
剰にオーバエッチングされる。このため、図３に示した
様にコンタクト孔１６が導電層１３を貫通している可能
性があり、この第１従来例では、導電層１３におけるコ
ンタクトの信頼性が低かった。
【０００７】これに対して、図４に示した第２従来例で
は、導電層１２、１３に対するコンタクト孔１５、１６
が互いに別個の工程で開孔されているので、図３に示し
た第１従来例の様にコンタクト孔１６が導電層１３を貫
通していることはない。しかし、コンタクト孔１５、１
６を開孔するために、第１従来例の２倍のリソグラフィ
工程及びエッチング工程が必要であるので、工程数が多
い。
は、導電層１２、１３に対するコンタクト孔１５、１６
が互いに別個の工程で開孔されているので、図３に示し
た第１従来例の様にコンタクト孔１６が導電層１３を貫
通していることはない。しかし、コンタクト孔１５、１
６を開孔するために、第１従来例の２倍のリソグラフィ
工程及びエッチング工程が必要であるので、工程数が多
い。
【０００８】
【課題を解決するための手段】請求項１の半導体装置
は、平面的に互いに異なる位置で且つ絶縁膜１１中の互
いに異なる深さに複数の導電層１２、１３が設けられて
おり、相対的に深い前記導電層１２に対して、前記絶縁
膜１１を貫通するコンタクト孔１５が設けられており、
相対的に浅い前記導電層１３に対して、前記絶縁膜１１
とこの絶縁膜１１よりもエッチング速度の遅い膜２１と
を貫通するコンタクト孔１６が設けられていることを特
徴としている。
は、平面的に互いに異なる位置で且つ絶縁膜１１中の互
いに異なる深さに複数の導電層１２、１３が設けられて
おり、相対的に深い前記導電層１２に対して、前記絶縁
膜１１を貫通するコンタクト孔１５が設けられており、
相対的に浅い前記導電層１３に対して、前記絶縁膜１１
とこの絶縁膜１１よりもエッチング速度の遅い膜２１と
を貫通するコンタクト孔１６が設けられていることを特
徴としている。
【０００９】請求項２の半導体装置は、請求項１の半導
体装置において、相対的に深い前記導電層１２に対し
て、前記絶縁膜１１と相対的に薄い前記エッチング速度
の遅い膜２２とを貫通するコンタクト孔１５が設けられ
ており、相対的に浅い前記導電層１３に対して、前記絶
縁膜１１と相対的に厚い前記エッチング速度の遅い膜２
３とを貫通するコンタクト孔１６が設けられていること
を特徴としている。
体装置において、相対的に深い前記導電層１２に対し
て、前記絶縁膜１１と相対的に薄い前記エッチング速度
の遅い膜２２とを貫通するコンタクト孔１５が設けられ
ており、相対的に浅い前記導電層１３に対して、前記絶
縁膜１１と相対的に厚い前記エッチング速度の遅い膜２
３とを貫通するコンタクト孔１６が設けられていること
を特徴としている。
【００１０】請求項３の半導体装置は、請求項１または
２の半導体装置において、前記エッチング速度の遅い膜
２１〜２３が前記導電層１２、１３上にこの導電層１
２、１３と同じパターンで設けられていることを特徴と
している。
２の半導体装置において、前記エッチング速度の遅い膜
２１〜２３が前記導電層１２、１３上にこの導電層１
２、１３と同じパターンで設けられていることを特徴と
している。
【００１１】請求項４の半導体装置は、請求項３の半導
体装置において、前記エッチング速度の遅い膜２１〜２
３がリソグラフィにおける反射防止膜であることを特徴
としている。
体装置において、前記エッチング速度の遅い膜２１〜２
３がリソグラフィにおける反射防止膜であることを特徴
としている。
【００１２】
【作用】請求項１、２の半導体装置では、絶縁膜１１中
の互いに異なる深さの複数の導電層１２、１３に対する
コンタクト孔１５、１６が同時に開孔されていても、相
対的に深い導電層１２よりも相対的に浅い導電層１３の
上層においてエッチング速度の遅い膜２１、２３が厚い
ので、相対的に浅い導電層１３の過剰なエッチングが防
止されている。
の互いに異なる深さの複数の導電層１２、１３に対する
コンタクト孔１５、１６が同時に開孔されていても、相
対的に深い導電層１２よりも相対的に浅い導電層１３の
上層においてエッチング速度の遅い膜２１、２３が厚い
ので、相対的に浅い導電層１３の過剰なエッチングが防
止されている。
【００１３】請求項３の半導体装置では、エッチング速
度の遅い膜２１〜２３が導電層１２、１３上にこの導電
層１２、１３と同じパターンで設けられているので、こ
れらのエッチング速度の遅い膜２１〜２３と導電層１
２、１３とを同時にパターニングすることができる。
度の遅い膜２１〜２３が導電層１２、１３上にこの導電
層１２、１３と同じパターンで設けられているので、こ
れらのエッチング速度の遅い膜２１〜２３と導電層１
２、１３とを同時にパターニングすることができる。
【００１４】請求項４の半導体装置では、エッチング速
度の遅い膜２１〜２３がリソグラフィにおける反射防止
膜であり、リソグラフィでは反射防止膜２１〜２３が一
般的に用いられているので、このエッチング速度の遅い
膜２１〜２３を用いても、新たな工程を必要としない。
度の遅い膜２１〜２３がリソグラフィにおける反射防止
膜であり、リソグラフィでは反射防止膜２１〜２３が一
般的に用いられているので、このエッチング速度の遅い
膜２１〜２３を用いても、新たな工程を必要としない。
【００１５】
【実施例】以下、本願の発明の第１及び第２実施例を、
図１、２を参照しながら説明する。なお、図３、４に示
した第１及び第２従来例と対応する構成部分には、同一
の符号を付してある。
図１、２を参照しながら説明する。なお、図３、４に示
した第１及び第２従来例と対応する構成部分には、同一
の符号を付してある。
【００１６】図１が、第１実施例を示している。この第
１実施例は、浅い方の導電層１３上にのみこの導電層１
３と同じパターンで、層間絶縁膜１１よりもエッチング
速度の遅い膜２１が設けられていることを除いて、図３
に示した第１従来例と実質的に同様の構成を有してい
る。そして、導電層１２、１３に対するコンタクト孔１
５、１６のパターンに、層間絶縁膜１１上でレジスト１
４が加工される。
１実施例は、浅い方の導電層１３上にのみこの導電層１
３と同じパターンで、層間絶縁膜１１よりもエッチング
速度の遅い膜２１が設けられていることを除いて、図３
に示した第１従来例と実質的に同様の構成を有してい
る。そして、導電層１２、１３に対するコンタクト孔１
５、１６のパターンに、層間絶縁膜１１上でレジスト１
４が加工される。
【００１７】この様な第１実施例では、レジスト１４を
マスクにして層間絶縁膜１１が同時にエッチングされて
も、膜２１のエッチング速度が層間絶縁膜１１よりも遅
いので、導電層１３が過剰にオーバエッチングされるこ
とはない。このため、図１中に一点鎖線で示す様に、コ
ンタクト孔１６が導電層１３を貫通することがなく、導
電層１３におけるコンタクトの信頼性が高い。
マスクにして層間絶縁膜１１が同時にエッチングされて
も、膜２１のエッチング速度が層間絶縁膜１１よりも遅
いので、導電層１３が過剰にオーバエッチングされるこ
とはない。このため、図１中に一点鎖線で示す様に、コ
ンタクト孔１６が導電層１３を貫通することがなく、導
電層１３におけるコンタクトの信頼性が高い。
【００１８】図２が、第２実施例を示している。この第
２実施例では、層間絶縁膜１１がＳｉＯ2 膜またはＳｉ
Ｎ膜であり、導電層１２、１３が共に膜厚０．１μｍの
ポリサイド膜である。層間絶縁膜１１の表面から導電層
１２、１３の表面までの深さは、夫々１μｍ及び０．５
μｍである。
２実施例では、層間絶縁膜１１がＳｉＯ2 膜またはＳｉ
Ｎ膜であり、導電層１２、１３が共に膜厚０．１μｍの
ポリサイド膜である。層間絶縁膜１１の表面から導電層
１２、１３の表面までの深さは、夫々１μｍ及び０．５
μｍである。
【００１９】また、導電層１２、１３をパターニングす
るためのリソグラフィ工程における反射防止膜である膜
厚０．０２９μｍのＳｉＯx1Ｎy1：Ｈ膜２２と膜厚０．
１７μｍのＳｉＯx2Ｎy2：Ｈ膜２３とが、導電層１２、
１３上にこれらの導電層１２、１３と同じパターンで夫
々設けられている。
るためのリソグラフィ工程における反射防止膜である膜
厚０．０２９μｍのＳｉＯx1Ｎy1：Ｈ膜２２と膜厚０．
１７μｍのＳｉＯx2Ｎy2：Ｈ膜２３とが、導電層１２、
１３上にこれらの導電層１２、１３と同じパターンで夫
々設けられている。
【００２０】従って、ＳｉＯx1Ｎy1：Ｈ膜２２及びＳｉ
Ｏx2Ｎy2：Ｈ膜２３は、夫々導電層１２、１３と同時に
パターニングされたものである。また、層間絶縁膜１１
の表面からＳｉＯx1Ｎy1：Ｈ膜２２及びＳｉＯx2Ｎy2：
Ｈ膜２３の表面までの深さは、夫々０．９７１μｍ及び
０．３３μｍである。
Ｏx2Ｎy2：Ｈ膜２３は、夫々導電層１２、１３と同時に
パターニングされたものである。また、層間絶縁膜１１
の表面からＳｉＯx1Ｎy1：Ｈ膜２２及びＳｉＯx2Ｎy2：
Ｈ膜２３の表面までの深さは、夫々０．９７１μｍ及び
０．３３μｍである。
【００２１】リソグラフィ工程で用いる波長２４８ｎｍ
のエキシマレーザ光に対して、ＳｉＯx1Ｎy1：Ｈ膜２２
及びＳｉＯx2Ｎy2：Ｈ膜２３の屈折率ｎは夫々２．１２
及び１．８８であり、吸収係数ｋは夫々０．６０及び
０．２４である。そして、導電層１２、１３に対するコ
ンタクト孔１５、１６のパターンに、化学増幅型である
ポジ型のレジスト１４が層間絶縁膜１１上で加工され
る。
のエキシマレーザ光に対して、ＳｉＯx1Ｎy1：Ｈ膜２２
及びＳｉＯx2Ｎy2：Ｈ膜２３の屈折率ｎは夫々２．１２
及び１．８８であり、吸収係数ｋは夫々０．６０及び
０．２４である。そして、導電層１２、１３に対するコ
ンタクト孔１５、１６のパターンに、化学増幅型である
ポジ型のレジスト１４が層間絶縁膜１１上で加工され
る。
【００２２】この様な第２実施例では、例えば、層間絶
縁膜１１に対するエッチング選択比が、ＳｉＯx1Ｎy1：
Ｈ膜２２及びＳｉＯx2Ｎy2：Ｈ膜２３では共に約３であ
り、導電層１２、１３では約１０である条件で、レジス
ト１４をマスクにしたエッチングを行う。また、導電層
１２への５０％のオーバエッチング、つまり、膜厚１．
５μｍの層間絶縁膜１１をエッチングするのに相当する
エッチングを行う。
縁膜１１に対するエッチング選択比が、ＳｉＯx1Ｎy1：
Ｈ膜２２及びＳｉＯx2Ｎy2：Ｈ膜２３では共に約３であ
り、導電層１２、１３では約１０である条件で、レジス
ト１４をマスクにしたエッチングを行う。また、導電層
１２への５０％のオーバエッチング、つまり、膜厚１．
５μｍの層間絶縁膜１１をエッチングするのに相当する
エッチングを行う。
【００２３】この様なエッチングの結果、導電層１２、
１３のエッチング分の膜厚は、夫々０．０５μｍ及び
０．０６６μｍであり、残り分の膜厚は、夫々０．０５
μｍ及び０．０３４μｍである。つまり、導電層１３が
過剰にオーバエッチングされることがなく、コンタクト
孔１６を開孔した後でも導電層１３が十分な膜厚で残っ
ていて、導電層１３におけるコンタクトの信頼性が高
い。
１３のエッチング分の膜厚は、夫々０．０５μｍ及び
０．０６６μｍであり、残り分の膜厚は、夫々０．０５
μｍ及び０．０３４μｍである。つまり、導電層１３が
過剰にオーバエッチングされることがなく、コンタクト
孔１６を開孔した後でも導電層１３が十分な膜厚で残っ
ていて、導電層１３におけるコンタクトの信頼性が高
い。
【００２４】これに対して、もしＳｉＯx2Ｎy2：Ｈ膜２
３の膜厚をＳｉＯx1Ｎy1：Ｈ膜２２の膜厚と等しくし
て、上記と同じエッチング条件でコンタクト孔１５、１
６を開孔すると、導電層１２、１３のエッチング分の膜
厚は、夫々０．０５μｍ及び０．１μｍであり、残り分
の膜厚は、夫々０．０５μｍ及び０μｍである。従っ
て、コンタクト孔１６は導電層１３を貫通してしまう。
３の膜厚をＳｉＯx1Ｎy1：Ｈ膜２２の膜厚と等しくし
て、上記と同じエッチング条件でコンタクト孔１５、１
６を開孔すると、導電層１２、１３のエッチング分の膜
厚は、夫々０．０５μｍ及び０．１μｍであり、残り分
の膜厚は、夫々０．０５μｍ及び０μｍである。従っ
て、コンタクト孔１６は導電層１３を貫通してしまう。
【００２５】なお、以上の第２実施例において、ＳｉＯ
x1Ｎy1：Ｈ膜２２及びＳｉＯx2Ｎy2：Ｈ膜２３のエッチ
ング選択比を導電層１２、１３のエッチング選択比より
も更に大きくし、ＳｉＯx1Ｎy1：Ｈ膜２２及びＳｉＯx2
Ｎy2：Ｈ膜２３を事実上のエッチングストッパにして、
層間絶縁膜１１をエッチングした後に、エッチング条件
を変えてＳｉＯx1Ｎy1：Ｈ膜２２及びＳｉＯx2Ｎy2：Ｈ
膜２３を選択的にエッチングしてもよい。また、この様
なエッチングを第１実施例において行ってもよい。
x1Ｎy1：Ｈ膜２２及びＳｉＯx2Ｎy2：Ｈ膜２３のエッチ
ング選択比を導電層１２、１３のエッチング選択比より
も更に大きくし、ＳｉＯx1Ｎy1：Ｈ膜２２及びＳｉＯx2
Ｎy2：Ｈ膜２３を事実上のエッチングストッパにして、
層間絶縁膜１１をエッチングした後に、エッチング条件
を変えてＳｉＯx1Ｎy1：Ｈ膜２２及びＳｉＯx2Ｎy2：Ｈ
膜２３を選択的にエッチングしてもよい。また、この様
なエッチングを第１実施例において行ってもよい。
【００２６】更に、第１及び第２実施例の何れにおいて
も、導電層１２、１３が共に半導体基板よりも上層のポ
リサイド膜等であるが、深い方の導電層１２が例えば半
導体基板中の拡散層等であってもよい。
も、導電層１２、１３が共に半導体基板よりも上層のポ
リサイド膜等であるが、深い方の導電層１２が例えば半
導体基板中の拡散層等であってもよい。
【００２７】
【発明の効果】請求項１、２の半導体装置では、絶縁膜
中の互いに異なる深さの複数の導電層に対するコンタク
ト孔が同時に開孔されていても、相対的に浅い導電層の
過剰なエッチングが防止されているので、工程数が少な
く、相対的に浅い導電層におけるコンタクトの信頼性も
高い。
中の互いに異なる深さの複数の導電層に対するコンタク
ト孔が同時に開孔されていても、相対的に浅い導電層の
過剰なエッチングが防止されているので、工程数が少な
く、相対的に浅い導電層におけるコンタクトの信頼性も
高い。
【００２８】請求項３の半導体装置では、エッチング速
度の遅い膜と導電層とを同時にパターニングすることが
できるので、パターニング工程が増加していないにも拘
らず、相対的に浅い導電層におけるコンタクトの信頼性
が高い。
度の遅い膜と導電層とを同時にパターニングすることが
できるので、パターニング工程が増加していないにも拘
らず、相対的に浅い導電層におけるコンタクトの信頼性
が高い。
【００２９】請求項４の半導体装置では、エッチング速
度の遅い膜を用いても、新たな工程を必要としないの
で、工程が増加していないにも拘らず、相対的に浅い導
電層におけるコンタクトの信頼性が高い。
度の遅い膜を用いても、新たな工程を必要としないの
で、工程が増加していないにも拘らず、相対的に浅い導
電層におけるコンタクトの信頼性が高い。
【図面の簡単な説明】
【図１】製造過程にある本願の発明の第１実施例の側断
面図である。
面図である。
【図２】製造過程にある本願の発明の第２実施例の側断
面図である。
面図である。
【図３】製造過程にある本願の発明の第１従来例の側断
面図である。
面図である。
【図４】本願の発明の第２従来例を製造するための工程
を順次に示す側断面図である。
を順次に示す側断面図である。
１１ 層間絶縁膜 １２ 導電層 １３ 導電層 １５ コンタクト孔 １６ コンタクト孔 ２１ エッチング速度の遅い膜 ２２ ＳｉＯx1Ｎy1：Ｈ膜 ２３ ＳｉＯx2Ｎy2：Ｈ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/90 Ｍ
Claims (4)
- 【請求項１】 平面的に互いに異なる位置で且つ絶縁膜
中の互いに異なる深さに複数の導電層が設けられてお
り、 相対的に深い前記導電層に対して、前記絶縁膜を貫通す
るコンタクト孔が設けられており、 相対的に浅い前記導電層に対して、前記絶縁膜とこの絶
縁膜よりもエッチング速度の遅い膜とを貫通するコンタ
クト孔が設けられていることを特徴とする半導体装置。 - 【請求項２】 相対的に深い前記導電層に対して、前記
絶縁膜と相対的に薄い前記エッチング速度の遅い膜とを
貫通するコンタクト孔が設けられており、 相対的に浅い前記導電層に対して、前記絶縁膜と相対的
に厚い前記エッチング速度の遅い膜とを貫通するコンタ
クト孔が設けられていることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記エッチング速度の遅い膜が前記導電
層上にこの導電層と同じパターンで設けられていること
を特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 前記エッチング速度の遅い膜がリソグラ
フィにおける反射防止膜であることを特徴とする請求項
３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6462394A JPH07249682A (ja) | 1994-03-08 | 1994-03-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6462394A JPH07249682A (ja) | 1994-03-08 | 1994-03-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249682A true JPH07249682A (ja) | 1995-09-26 |
Family
ID=13263580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6462394A Pending JPH07249682A (ja) | 1994-03-08 | 1994-03-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249682A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318124A (ja) * | 2006-05-11 | 2007-12-06 | Toshiba Corp | ビアラインバリアおよびエッチストップ構造 |
| US7646096B2 (en) | 2004-09-29 | 2010-01-12 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2014072295A (ja) * | 2012-09-28 | 2014-04-21 | Canon Inc | 半導体装置の製造方法 |
| US20150214103A1 (en) * | 2014-01-24 | 2015-07-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
1994
- 1994-03-08 JP JP6462394A patent/JPH07249682A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646096B2 (en) | 2004-09-29 | 2010-01-12 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2007318124A (ja) * | 2006-05-11 | 2007-12-06 | Toshiba Corp | ビアラインバリアおよびエッチストップ構造 |
| JP2014072295A (ja) * | 2012-09-28 | 2014-04-21 | Canon Inc | 半導体装置の製造方法 |
| US20150214103A1 (en) * | 2014-01-24 | 2015-07-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2015138941A (ja) * | 2014-01-24 | 2015-07-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06204347A (ja) | コンタクトホールを形成する方法 | |
| JP2001168188A (ja) | 半導体装置の製造方法 | |
| JPH07249682A (ja) | 半導体装置 | |
| KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
| KR910005458A (ko) | 반도체장비의 제조방법 | |
| KR0138065B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH07135183A (ja) | 薄膜の加工方法 | |
| KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR0163087B1 (ko) | 반도체장치의 콘택홀의 형성방법 | |
| KR19980060729A (ko) | 반도체장치의 금속배선 형성방법 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| KR100231482B1 (ko) | 반도체장치의 접촉홀 형성방법 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH09186221A (ja) | 半導体ウエハの位置合わせ用マーク構造及びその製造方法 | |
| KR970052249A (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR970053571A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR20030096481A (ko) | 반도체 소자의 컨택트 홀 형성 방법 | |
| JP2001298082A (ja) | 半導体装置の製造方法 | |
| KR980005466A (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR980005500A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950009896A (ko) | 반도체 장치의 얼라인 키 패턴(Align key pattern) 및 그 형성방법 | |
| KR20000066123A (ko) | 반도체 장치의 콘택홀 형성방법 |