JP2015138941A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2015138941A JP2015138941A JP2014011307A JP2014011307A JP2015138941A JP 2015138941 A JP2015138941 A JP 2015138941A JP 2014011307 A JP2014011307 A JP 2014011307A JP 2014011307 A JP2014011307 A JP 2014011307A JP 2015138941 A JP2015138941 A JP 2015138941A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact
- adjustment
- contact electrode
- electrode group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Abstract
Description
以下に、図1〜図9を参照して、第1の実施形態について説明する。
図1及び図2に、不揮発性半導体記憶装置の一例として、積層型不揮発性半導体記憶装置の一例を示す。積層型不揮発性半導体記憶装置としては、積層された導電膜を半導体基板に対して垂直方向に貫通するとともに、下部にて相互接続する一対のピラー電極を有し、ピラー電極と導電膜の間に電子捕獲膜を形成して記憶素子としたNAND型不揮発性半導体記憶装置を例示している。
本実施形態に係る半導体装置の製造方法によれば、ストッパ膜の突き抜けを生ずることなく、著しく深さが異なる複数のコンタクトを同時に形成することが可能となる。すなわち、著しく深さが異なるコンタクト電極群CA1(深いコンタクト群)とコンタクト電極群CA2(浅いコンタクト群)間において、同時にコンタクトホール90を形成する際に、調整膜700によって、深さの異なるコンタクトホール90間のエッチング量を調整することが可能となる。すなわち、調整膜700を貫通するコンタクト電極群CA(コンタクト電極群CA2)と、調整膜700を貫通しないコンタクト電極群CA(コンタクト電極群CA1)を設けることでエッチング量を調整し、コンタクトホールの著しい深さの差を緩和することができる。これにより、コンタクトホール90はがストッパ層を貫通することを回避することが可能となる。
次に、第2の実施形態について、図を参照しながら説明する。図10は、第2の実施形態の構成を説明するための図であり、図2(b)に示した配線接続部MU2において、導電膜60によって形成された階段形状の構成を模式的に示した縦断面図の一例である。なお、図10〜図16においては、説明の便宜上、導電膜60を12層として構成しているが、導電膜60の数は任意に設定できる。
次に、第3の実施形態について、図を参照しながら説明する。図17は、第3の実施形態の構成を説明するための図であり、図2(b)に示した配線接続部MU2において、導電膜60によって形成された階段形状の構成を模式的に示した縦断面図の一例である。なお、図17においては、説明の便宜上、導電膜60を12層として構成しているが、第1、第2の実施例と同じく、導電膜60の数は任意に設定できる。
次に、第4の実施形態について、図を参照しながら説明する。図18は、第4の実施形態の構成を説明するための図であり、図2(b)に示した配線接続部MU2において、導電膜60によって形成された階段形状の構成を模式的に示した縦断面図の一例である。なお、図18においては、説明の便宜上、導電膜60を12層として構成しているが、第1〜第3の実施形態と同様に、導電膜60の数は任意に設定できる。
また、本実施例は、第2の実施形態と同様の効果を有している。
積層型不揮発性半導体記憶装置としては、例えばU字型及びI字型等が知られている。上述した実施形態において、U字型の積層型不揮発性半導体記憶装置を例示して説明したが、本実施形態は、U字型の積層型不揮発性半導体記憶装置にも、I字型の積層型不揮発性半導体記憶装置にも適用することができる。
Claims (5)
- 積層された複数の導電膜と、
前記導電膜上に形成された絶縁層と、を有し、
前記複数の導電膜の端部において、各々の前記導電膜によって形成された階段形状部と、
前記階段形状部において、前記絶縁層の上面から前記導電膜の各々の上面に接続し、深さが異なる複数のコンタクト電極と、
前記絶縁層中に設けられた調整膜と、を有し、
開口の深さが異なる複数の前記コンタクト電極を有する第1のコンタクト群と、第2のコンタクト群を有し、
第2のコンタクト群に属する複数のコンタクト電極は、前記調整膜を貫通しており、
前記第1のコンタクト群に属する最も浅いコンタクト電極の深さは、前記第2のコンタクト群に属する最も深いコンタクト電極より深いことを特徴とする半導体装置。 - 前記調整膜は、第1の膜厚を有する領域と、第2の膜厚を有する領域を有しており、
前記第1のコンタクト群に属するコンタクト電極は、前記調整膜の前記第1の膜厚を有する領域を貫通し、
前記第2のコンタクト群に属するコンタクト電極は、前記調整膜の前記第2の膜厚を有する領域を貫通することを特徴とする請求項1に記載の半導体装置。 - 前記調整膜は、一体的に形成され、階段形状を有していることを特徴とする請求項1に記載の半導体装置。
- 前記調整膜は、深さ方向に分離されている複数の膜であることを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に、複数の導電膜と電極間絶縁膜との積層膜を形成する工程と、
前記積層膜の端部において、前記導電膜と前記電極間絶縁膜によって階段形状部を形成する工程と、
前記階段形状部を含む前記積層膜上に、膜厚が異なる複数の領域を有する調整膜を含む絶縁膜を形成する工程と、
前記絶縁膜上面から、前記導電膜の各々の上面に達する開口の深さが異なる複数のコンタクトホールを深さに応じて、複数のコンタクト群とグループ化し、前記コンタクト群のうち最も深いコンタクト群に属するコンタクトホールは、前記調整膜を貫通しておらず、他のコンタクト群に属するコンタクトホールは、前記調整膜を貫通させて形成する工程と、
を有する半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014011307A JP6129756B2 (ja) | 2014-01-24 | 2014-01-24 | 半導体装置及びその製造方法 |
US14/549,789 US20150214103A1 (en) | 2014-01-24 | 2014-11-21 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014011307A JP6129756B2 (ja) | 2014-01-24 | 2014-01-24 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015138941A true JP2015138941A (ja) | 2015-07-30 |
JP6129756B2 JP6129756B2 (ja) | 2017-05-17 |
Family
ID=53679708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014011307A Active JP6129756B2 (ja) | 2014-01-24 | 2014-01-24 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150214103A1 (ja) |
JP (1) | JP6129756B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9633945B1 (en) | 2016-01-27 | 2017-04-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
US10147738B2 (en) | 2016-02-17 | 2018-12-04 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing semiconductor device |
KR20190135336A (ko) * | 2018-05-28 | 2019-12-06 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 그에 의해 제조된 장치 |
CN111725230A (zh) * | 2019-03-18 | 2020-09-29 | 东芝存储器株式会社 | 半导体存储装置及半导体存储装置的制造方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9899394B2 (en) * | 2015-03-10 | 2018-02-20 | Samsung Electronics Co., Ltd. | Vertical memory devices having contact plugs contacting stacked gate electrodes |
US9786492B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
US9786491B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
KR102378021B1 (ko) | 2016-05-06 | 2022-03-23 | 에이에스엠 아이피 홀딩 비.브이. | SiOC 박막의 형성 |
US10249640B2 (en) * | 2016-06-08 | 2019-04-02 | Sandisk Technologies Llc | Within-array through-memory-level via structures and method of making thereof |
US10847529B2 (en) | 2017-04-13 | 2020-11-24 | Asm Ip Holding B.V. | Substrate processing method and device manufactured by the same |
US10504901B2 (en) * | 2017-04-26 | 2019-12-10 | Asm Ip Holding B.V. | Substrate processing method and device manufactured using the same |
CN110546302B (zh) | 2017-05-05 | 2022-05-27 | Asm Ip 控股有限公司 | 用于受控形成含氧薄膜的等离子体增强沉积方法 |
JP7002899B2 (ja) * | 2017-09-22 | 2022-01-20 | キオクシア株式会社 | 記憶装置 |
US10991573B2 (en) | 2017-12-04 | 2021-04-27 | Asm Ip Holding B.V. | Uniform deposition of SiOC on dielectric and metal surfaces |
KR102612408B1 (ko) | 2018-11-02 | 2023-12-13 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
KR20210037060A (ko) | 2019-09-26 | 2021-04-06 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249682A (ja) * | 1994-03-08 | 1995-09-26 | Sony Corp | 半導体装置 |
JPH08203872A (ja) * | 1995-01-24 | 1996-08-09 | Mitsubishi Electric Corp | コンタクトホールの形成方法及び半導体装置 |
JPH09116014A (ja) * | 1995-10-20 | 1997-05-02 | Nippon Steel Corp | 半導体装置の製造方法 |
JP2010199311A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2011035343A (ja) * | 2009-08-06 | 2011-02-17 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011142276A (ja) * | 2010-01-08 | 2011-07-21 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
-
2014
- 2014-01-24 JP JP2014011307A patent/JP6129756B2/ja active Active
- 2014-11-21 US US14/549,789 patent/US20150214103A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07249682A (ja) * | 1994-03-08 | 1995-09-26 | Sony Corp | 半導体装置 |
JPH08203872A (ja) * | 1995-01-24 | 1996-08-09 | Mitsubishi Electric Corp | コンタクトホールの形成方法及び半導体装置 |
JPH09116014A (ja) * | 1995-10-20 | 1997-05-02 | Nippon Steel Corp | 半導体装置の製造方法 |
JP2010199311A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2011035343A (ja) * | 2009-08-06 | 2011-02-17 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9633945B1 (en) | 2016-01-27 | 2017-04-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
US10147738B2 (en) | 2016-02-17 | 2018-12-04 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing semiconductor device |
KR20190135336A (ko) * | 2018-05-28 | 2019-12-06 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 그에 의해 제조된 장치 |
KR102596988B1 (ko) | 2018-05-28 | 2023-10-31 | 에이에스엠 아이피 홀딩 비.브이. | 기판 처리 방법 및 그에 의해 제조된 장치 |
CN111725230A (zh) * | 2019-03-18 | 2020-09-29 | 东芝存储器株式会社 | 半导体存储装置及半导体存储装置的制造方法 |
CN111725230B (zh) * | 2019-03-18 | 2023-07-28 | 铠侠股份有限公司 | 半导体存储装置及半导体存储装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150214103A1 (en) | 2015-07-30 |
JP6129756B2 (ja) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6129756B2 (ja) | 半導体装置及びその製造方法 | |
US10943914B2 (en) | Semiconductor memory device including a substrate, various interconnections, semiconductor member, charge storage member and a conductive member | |
US11848228B2 (en) | Semiconductor device | |
US9929041B1 (en) | Semiconductor device and method for manufacturing same | |
US20110180866A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
JP2015170692A (ja) | 半導体装置及びその製造方法 | |
JP2010027870A (ja) | 半導体記憶装置及びその製造方法 | |
US20160268286A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US20180277477A1 (en) | Storage device | |
JP2019161042A (ja) | 半導体装置 | |
US20160268290A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2013131580A (ja) | 半導体装置及びその製造方法 | |
KR20160128129A (ko) | 반도체 장치의 제조방법 | |
JP2019050243A (ja) | 半導体記憶装置及びその製造方法 | |
JP2019009382A (ja) | 半導体装置 | |
US20160268291A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2021118333A (ja) | 半導体記憶装置およびその製造方法 | |
US10529733B2 (en) | Semiconductor device and method for manufacturing the same | |
TW201826506A (zh) | 半導體記憶裝置 | |
JP2016018899A (ja) | 半導体装置およびその製造方法 | |
US20210257301A1 (en) | Semiconductor device and method for fabricating semiconductor device | |
US10991715B2 (en) | Semiconductor memory device and method of manufacturing semiconductor memory device | |
JP2018157169A (ja) | 半導体記憶装置及びその製造方法 | |
US10622373B2 (en) | Storage device | |
JP2022143319A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170412 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6129756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |