JP7002899B2 - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP7002899B2
JP7002899B2 JP2017181980A JP2017181980A JP7002899B2 JP 7002899 B2 JP7002899 B2 JP 7002899B2 JP 2017181980 A JP2017181980 A JP 2017181980A JP 2017181980 A JP2017181980 A JP 2017181980A JP 7002899 B2 JP7002899 B2 JP 7002899B2
Authority
JP
Japan
Prior art keywords
electrode
storage device
peripheral circuit
laminated film
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017181980A
Other languages
English (en)
Other versions
JP2019057662A (ja
Inventor
浩司 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2017181980A priority Critical patent/JP7002899B2/ja
Priority to TW106146445A priority patent/TWI656624B/zh
Priority to CN201810092383.8A priority patent/CN109545789A/zh
Priority to US15/927,318 priority patent/US10319730B2/en
Publication of JP2019057662A publication Critical patent/JP2019057662A/ja
Application granted granted Critical
Publication of JP7002899B2 publication Critical patent/JP7002899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM

Description

実施形態は、記憶装置に関する。
大容量の不揮発性メモリの開発が盛んに行われている。このタイプのメモリは、低電圧・低電流動作、高速スイッチング、メモリセルの微細化・高集積化が可能である。
大容量不揮発性メモリへデータの読み出し及び書き込みを行うためには、メモリセルと、トランジスタを含む周辺回路を組み合わせて用いる。メモリセルが、メモリセル下方に配置された配線によって周辺回路と接続される場合、構造が簡便でなくなるため低コストのメモリ提供が困難となる。
米国特許第８６３３５３５号明細書
実施形態の目的は、製造容易な記憶装置を提供することにある。
実施形態の記憶装置は、複数の半導体膜と、複数の半導体膜のそれぞれの間に設けられた複数の絶縁膜と、を有する積層膜と、積層膜の上方に設けられた第１の電極と、積層膜の上方に設けられた第２の電極と、積層膜を貫通し、一端が第１の電極に電気的に接続され、積層膜の下方に位置する他端は互いに接続されていない複数の第１の導電ピラーと、複数の第１の導電ピラーと半導体膜の間のそれぞれに設けられた複数のメモリセルと、複数の半導体膜のそれぞれと第２の電極に電気的に接続される複数の第２の導電ピラーと、第１の電極及び第２の電極の上方に設けられた周辺回路基板と、第１の電極と周辺回路基板との間に設けられ、第１の電極に電気的に接続された第３の電極と、第２の電極と周辺回路基板との間に設けられ、第２の電極に電気的に接続された第４の電極と、第３の電極又は第４の電極に電気的に接続され周辺回路基板内に設けられたトランジスタと、を備える。
実施形態の記憶装置の模式断面図である。 実施形態のトランジスタの模式断面図である。 実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図である。 実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図である。
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
本実施形態の記憶装置は、複数の半導体膜と、複数の半導体膜のそれぞれの間に設けられた複数の絶縁膜と、を有する積層膜と、積層膜の上方に設けられた第１の電極と、積層膜の上方に設けられた第２の電極と、積層膜を貫通し、一端が第１の電極に電気的に接続され、積層膜の下方に位置する他端は接続されていない複数の第１の導電ピラーと、複数の第１の導電ピラーと半導体膜の間のそれぞれに設けられた複数のメモリセルと、複数の半導体膜のそれぞれと第２の電極に電気的に接続される複数の第２の導電ピラーと、第１の電極及び第２の電極の上方に設けられた周辺回路基板と、第１の電極と周辺回路基板との間に設けられ、第１の電極に電気的に接続された第３の電極と、第２の電極と周辺回路基板との間に設けられ、第２の電極に電気的に接続された第４の電極と、第３の電極又は第４の電極に電気的に接続され周辺回路基板内に設けられたトランジスタと、を備える。
図１は、本実施形態の記憶装置１００の模式断面図である。図中、ｘ方向は第１の方向の一例、ｘ方向に垂直に交わるｙ方向は第２の方向の一例、ｘ方向及びｙ方向に垂直に交わるｚ方向は第３の方向の一例である。
本実施形態の記憶装置１００は、不揮発性半導体メモリである。
メモリセル基板２は、例えば単結晶半導体の基板であるＳｉ（シリコン）基板、Ｇｅ（ゲルマニウム）基板、化合物半導体の基板であるＧａＡｓ（ヒ化ガリウム）基板、ＧａＮ（窒化ガリウム）、ＳｉＣ（炭化珪素）基板等である。なお、メモリセル基板２は、例えばＳｉＯ２（酸化シリコン）基板等の絶縁体基板であっても良い。メモリセル基板２は、ｘｙ面内に対して平行に設けられる。
第２のメモリセル絶縁体４２は、メモリセル基板２上に設けられている。第２のメモリセル絶縁体４２は、酸化タンタル又は酸化アルミニウムを含むことが好ましい。
第１のメモリセル絶縁体４０は、第２のメモリセル絶縁体４２上に設けられている。第１のメモリセル絶縁体４０は、酸化シリコン、酸化窒化シリコン又は炭素添加酸化シリコンを含むことが好ましい。
積層膜１０は、第１のメモリセル絶縁体４０内に設けられている。積層膜１０は、複数の半導体膜１４（第１の半導体膜１４ａ、第２の半導体膜１４ｂ、第３の半導体膜１４ｃ、第４の半導体膜１４ｄ）と、複数の半導体膜のそれぞれの間に設けられた複数の絶縁膜１２（第１の絶縁膜１２ａ、第２の絶縁膜１２ｂ、第３の絶縁膜１２ｃ、第４の絶縁膜１２ｄ）を有する。積層膜を構成する複数の半導体膜１４及び複数の絶縁膜１２は、いずれもｘｙ面内に対して平行に設けられる。
複数の半導体膜１４は、例えばＳｉ又はＧｅを含む。
複数の絶縁膜１２は、例えば酸化シリコン又は窒化シリコンを含む。
なお、図１に示された半導体膜１４及び絶縁膜１２の枚数は４枚だが、枚数はこれに限定されない。
複数の半導体膜１４のうちの一の半導体膜１４の面積は、一の半導体膜１４より下方に設けられた他の半導体膜１４の面積よりも小さい。
複数の第１の導電ピラー３６は、積層膜１０をｚ方向に平行に貫通している。複数の第１の導電ピラー３６は、メモリセル４８のゲート電極として機能する。図１では第１の導電ピラー３６は７本記載されているが、本数はこれに限定されない。
複数の第１の導電ピラー３６は、導電体を含む。複数の第１の導電ピラー３６は、例えば不純物を含んだ導電性ポリシリコン、金属又は金属シリサイドを含む。第１の導電ピラー３６の、積層膜１０の下方に位置する他端は、他の第１の導電ピラー３６と接続されていない。なお、複数の第１の導電ピラー３６は、積層膜を構成する全ての半導体膜１４及び全ての絶縁膜１２を貫通していなくてもよい。
複数のメモリセル４８は、複数の第１の導電ピラー３６と複数の半導体膜１４の間のそれぞれに設けられている。複数のメモリセル４８は、例えば、複数の第１の導電ピラー３６と複数の半導体膜１４の間のそれぞれに設けられた複数のＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）である。
第１の導電ピラー３６と半導体膜１４の間に電圧を印加することによって、第１の導電ピラー３６と半導体膜１４の間のメモリセル４８に電荷を蓄積することで、情報を格納可能である。
複数の第２の導電ピラー３８は、複数の半導体膜１４のそれぞれに電気的に接続されている。複数の第２の導電ピラー３８は、例えば不純物を含んだ導電性ポリシリコン、金属又は金属シリサイドを含む。
第１の電極４４は、積層膜１０の上方に設けられている。第１の電極４４は、Ｃｕ（銅）を含む。第１の電極４４は、複数の第１の導電ピラー３６の一端に電気的に接続されている。
なお、第１の電極４４は、図１においては７個記載されているが、個数はこれに限定されない。また、１個の第１の電極４４に複数の第１の導電ピラー３６が電気的に接続されていても良い。
第２の電極４６は、積層膜１０の上方に設けられている。第２の電極４６は、Ｃｕ（銅）を含む。第２の電極４６は、複数の第２の導電ピラー３８に電気的に接続されている。
なお、第２の電極４６は、図１においては４個記載されているが、個数はこれに限定されない。また、１個の第２の電極４６に複数の第２の導電ピラー３８が電気的に接続されていても良い。
周辺回路基板６０は、第１の電極４４及び第２の電極４６の上方に設けられている。周辺回路基板６０は、例えば単結晶半導体の基板であるＳｉ（シリコン）基板、Ｇｅ（ゲルマニウム）基板、化合物半導体の基板であるＧａＡｓ（ヒ化ガリウム）基板、ＧａＮ（窒化ガリウム）、ＳｉＣ（炭化珪素）基板等である。周辺回路基板６０は、ｘｙ面内に対して平行に設けられる。
周辺回路絶縁体６２は、周辺回路基板６０と第１のメモリセル絶縁体４０の間に設けられている。周辺回路絶縁体６２は、酸化シリコン、酸化窒化シリコン又は炭素添加酸化シリコンを含むことが好ましい。
第３の電極６４は、第１の電極４４と周辺回路基板６０の間の周辺回路絶縁体６２内に設けられている。第３の電極６４は、Ｃｕを含む。第３の電極６４は、例えば配線５８により、トランジスタ８８に電気的に接続されている。また、第３の電極６４は、第１の電極４４に電気的に接続されている。
なお、第３の電極６４は、図１においては７個記載されているが、個数はこれに限定されない。また、１個の第３の電極６４に複数の第１の電極４４が電気的に接続されていても良いし、１個の第１の電極４４が複数の第３の電極６４に電気的に接続されていても良い。このように、接続の態様は特に限定されない。
第４の電極６６は、第２の電極４６と周辺回路基板６０の間の周辺回路絶縁体６２内に設けられている。第４の電極６６は、Ｃｕを含む。第４の電極６６は、例えば配線５８により、トランジスタ８８に電気的に接続されている。また、第４の電極６６は、第２の電極４６に電気的に接続されている。
なお、第４の電極６６は、図１においては４個記載されているが、個数はこれに限定されない。また、１個の第４の電極６６に複数の第２の電極４６が電気的に接続されていても良いし、１個の第２の電極４６が複数の第４の電極６６に電気的に接続されていても良い。このように、接続の態様は特に限定されない。
トランジスタ８８は、周辺回路基板６０内に設けられている。半導体チップは、メモリセル４８の駆動に用いられる。トランジスタ８８は、第３の電極６４又は第４の電極６６に電気的に接続されている。なお図１中にはトランジスタ８８が３個記載されているが、トランジスタ８８の個数は特に限定されない。
メモリセル４８の動作の一例は、例えば、特許文献１に記載されている。
図２は、トランジスタ８８の模式断面図である。トランジスタ８８は、素子分離領域６８、ソース部７４、ドレイン部７６、チャネル部８０、ゲート絶縁膜８２、ゲート部８４を含む。
素子分離領域６８は、酸化物や窒化物等の絶縁体を含む。
ソース部７４は、ソース領域７４ａと、ソース領域７４ａ上に設けられ金属シリサイドを含む金属シリサイド部７４ｂと、を有する。ドレイン部７６は、ドレイン領域７６ａと、ドレイン領域７６ａ上に設けられ金属シリサイドを含む金属シリサイド部７６ｂと、を有する。
チャネル部８０は、結晶半導体を含む。
ゲート部８４は、ゲート電極８４ａと、ゲート電極８４ａ上に設けられ金属シリサイドを含む金属シリサイド部８４ｂと、を有する。
金属シリサイドは、例えばチタンシリサイド、アルミニウムシリサイド、ニッケルシリサイド、コバルトシリサイド、タンタルシリサイド、タングステンシリサイド又はハフニウムシリサイドである。
図３及び図４は、本実施形態の記憶装置１００の製造方法において、製造途中の記憶装置を示す模式断面図である。
まず、メモリセル基板２上に第２のメモリセル絶縁体４２を形成する。次に、第２のメモリセル絶縁体４２上に、第１の絶縁膜１２ａ、第１の半導体膜１４ａ、第２の絶縁膜１２ｂ、第２の半導体膜１４ｂ、第３の絶縁膜１２ｃ、第３の半導体膜１４ｃ、第４の絶縁膜１２ｄ及び第４の半導体膜１４ｄを有する積層膜１０、及び第１のメモリセル絶縁体４０を形成する（図３）。
次に、積層膜１０を貫通して設けられる複数の第１の導電ピラー３６を、第１の導電ピラー３６のいずれも、他の第１の導電ピラー３６とは、積層膜１０の下方で接続されないように形成する。これにより、複数のメモリセル４８が、複数の第１の導電ピラー３６と複数の半導体膜１４の間のそれぞれに形成される。
次に、第１の半導体膜１４ａ、第２の半導体膜１４ｂ、第３の半導体膜１４ｃ、第４の半導体膜１４ｄに電気的に接続される複数の第２の導電ピラー３８を形成する。
次に、積層膜１０の上方に設けられ複数の第１の導電ピラー３６に電気的に接続され銅を含む第１の電極４４を形成する。
次に、積層膜１０の上方に設けられ複数の第２の導電ピラー３８に電気的に接続され銅を含む第２の電極４６を形成する（図４）。
次に、銅を含む第３の電極６４と、銅を含む第４の電極６６と、第３の電極６４又は第４の電極６６に電気的に接続され周辺回路基板６０内に形成されたトランジスタ８８と、第３の電極６４及び第４の電極６６の周囲に設けられた周辺回路絶縁体６２と、を第１の電極４４と第３の電極６４及び第２の電極４６と第４の電極が電気的に接続されるように、また第１のメモリセル絶縁体４０と周辺回路絶縁体６２が直接接触されるように、貼り合わせる。これにより、本実施形態の記憶装置１００を得る。
次に、本実施形態の記憶装置１００の作用効果を記載する。
積層膜１０の下方にメモリセル４８を制御するトランジスタを配置する場合、積層膜１０を上下に貫通する配線が設けられる。そして、積層膜１０の下方で積層膜１０を貫通する配線がトランジスタに接続されて、メモリセル４８を制御する信号が伝達される。
しかし、本実施形態の記憶装置のように、第１の導電ピラーのいずれも、他の第１の導電ピラーとは積層膜の下方で接続されていない場合には、積層膜１０の下方に配線は設けられていなくともよい。
本実施形態の記憶装置１００では、積層膜１０の上方に、メモリセル４８を制御するトランジスタ８８が設けられている。具体的には、積層膜１０の上方に第１の電極４４と第２の電極４６が設けられている。また、第１の電極４４及び第２の電極４６の上方に、トランジスタ８８を有する周辺回路基板６０が設けられている。
上述の記憶装置１００であれば、積層膜１０の下方において、第１の導電ピラー３６及び第２の導電ピラー３８に接続する配線がない記憶装置１００の提供が可能となる。そのため、低コストで製造容易な記憶装置１００の提供が可能となる。
複数の第１の導電ピラー３６が複数のゲート電極である場合、ゲート電極同士を積層膜１０の下方で接続しなくとも良い。そのため、本記憶装置１００に適したメモリセルが提供出来る。
複数の半導体膜のうちの一の半導体膜の面積が、一の半導体膜より下方に設けられた他の半導体膜の面積よりも小さい積層膜を用いることにより、それぞれの第２の導電ピラー３８とそれぞれの半導体膜の電気的接続が容易になる。
記憶装置１００が、第１の電極４４及び第２の電極４６の周囲に設けられた第１のメモリセル絶縁体４０と、第３の電極６４及び第４の電極６６の周囲に設けられた周辺回路絶縁体６２と、をさらに備え、第１の電極４４、第２の電極４６、第３の電極６４及び第４の電極６６が銅を含むことにより、第１のメモリセル絶縁体４０と周辺回路絶縁体６２の貼り合わせによる記憶装置１００の製造を容易にすることが出来る。
第１のメモリセル絶縁体４０及び周辺回路絶縁体６２が、酸化シリコン、酸化窒化シリコン又は炭素添加酸化シリコンを含むことにより、上述の貼り合わせを容易に行うことが出来る。
酸化タンタル又は酸化アルミニウムはエッチングレートが低いため、エッチングストッパとして好ましく用いられる。そのため、積層膜１０の下方に酸化タンタル又は酸化アルミニウムを含む第２のメモリセル絶縁体４２を設けると、第１の導電ピラー３６、第２の導電ピラー３８の製造を行う際に積層膜１０や半導体膜を貫通する穴を容易に形成することが出来る。よって、低コストで製造容易な記憶装置１００の提供が可能となる。
メモリセル４８の下にトランジスタ８８を配置する記憶装置を形成する手法の比較例として、トランジスタを形成し、その上に積層膜１０を形成する手法が挙げられる。この際に、積層膜１０が反るため応力緩和のため１０００℃程度の熱を加える。そのためトランジスタにも同様に１０００℃程度の熱が加わるため、トランジスタ８８に用いることが可能な材料が限定されるという問題がある。
実施形態の記憶装置１００では貼り合わせの手法を用いるため、トランジスタ８８に高い熱を加えずに記憶装置１００を製造することが出来る。従って、耐熱性は劣るが高性能なトランジスタである、ソース部又はドレイン部に金属シリサイドを含むトランジスタや、結晶半導体をチャネル部に有するトランジスタを用いることが可能になる。これは、高い温度を用いる熱工程を用いないため、より浅い接合のＭＯＳＦＥＴの形成が可能となるためである。そのため、より微細なゲート長のＭＯＳＦＥＴを用いて、より高速でかつ低消費電力動作の記憶装置１００の提供が可能となる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２ メモリセル基板
１０ 積層膜
１２ 絶縁膜
１２ａ 第１の絶縁膜
１２ｂ 第２の絶縁膜
１２ｃ 第３の絶縁膜
１２ｄ 第４の絶縁膜
１４ 半導体膜
１４ａ 第１の半導体膜
１４ｂ 第２の半導体膜
１４ｃ 第３の半導体膜
１４ｄ 第４の半導体膜
３６ 第１の導電ピラー
３８ 第２の導電ピラー
４０ 第１のメモリセル絶縁体
４２ 第２のメモリセル絶縁体
４４ 第１の電極
４６ 第２の電極
４８ メモリセル
５８ 配線
６０ 周辺回路基板
６２ 周辺回路絶縁体
６４ 第３の電極
６６ 第４の電極
６８ 素子分離領域
７４ ソース部
７６ ドレイン部
８０ チャネル部
８２ ゲート絶縁膜
８４ ゲート部
８８ トランジスタ
１００ 記憶装置

Claims (5)

  1. 複数の半導体膜と、前記複数の半導体膜のそれぞれの間に設けられた複数の絶縁膜と、を有する積層膜と、
    前記積層膜の上方に設けられた第１の電極と、
    前記積層膜の上方に設けられた第２の電極と、
    前記積層膜を貫通し、一端が前記第１の電極に電気的に接続され、前記積層膜の下方に位置する他端は互いに接続されていない複数の第１の導電ピラーと、
    前記複数の第１の導電ピラーと前記半導体膜の間のそれぞれに設けられた複数のメモリセルと、
    前記複数の半導体膜のそれぞれと前記第２の電極に電気的に接続される複数の第２の導電ピラーと、
    前記第１の電極及び前記第２の電極の上方に設けられた周辺回路基板と、
    前記第１の電極と前記周辺回路基板との間に設けられ、前記第１の電極に電気的に接続された第３の電極と、
    前記第２の電極と前記周辺回路基板との間に設けられ、前記第２の電極に電気的に接続された第４の電極と、
    前記第３の電極又は前記第４の電極に電気的に接続され前記周辺回路基板内に設けられたトランジスタと、
    を備える記憶装置。
  2. 前記複数の第１の導電ピラーは、複数のゲート電極である請求項１記載の記憶装置。
  3. 前記複数の半導体膜のうちの一の前記半導体膜の面積は、前記一の前記半導体膜より下方に設けられた他の前記半導体膜の面積よりも小さい請求項１又は請求項２記載の記憶装置。
  4. 前記第１の電極及び前記第２の電極の周囲に設けられた第１のメモリセル絶縁体と、
    前記第３の電極及び前記第４の電極の周囲に設けられた周辺回路絶縁体と、
    をさらに備え、
    前記第１の電極、前記第２の電極、前記第３の電極及び前記第４の電極は銅を含む、
    請求項１ないし請求項３いずれか一項記載の記憶装置。
  5. 前記第１のメモリセル絶縁体及び前記周辺回路絶縁体は、酸化シリコン、酸化窒化シリコン又は炭素添加酸化シリコンを含む請求項４記載の記憶装置。
JP2017181980A 2017-09-22 2017-09-22 記憶装置 Active JP7002899B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017181980A JP7002899B2 (ja) 2017-09-22 2017-09-22 記憶装置
TW106146445A TWI656624B (zh) 2017-09-22 2017-12-29 Memory device
CN201810092383.8A CN109545789A (zh) 2017-09-22 2018-01-26 存储装置
US15/927,318 US10319730B2 (en) 2017-09-22 2018-03-21 Memory device having a plurality of first conductive pillars penetrating through a stacked film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017181980A JP7002899B2 (ja) 2017-09-22 2017-09-22 記憶装置

Publications (2)

Publication Number Publication Date
JP2019057662A JP2019057662A (ja) 2019-04-11
JP7002899B2 true JP7002899B2 (ja) 2022-01-20

Family

ID=65807815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017181980A Active JP7002899B2 (ja) 2017-09-22 2017-09-22 記憶装置

Country Status (4)

Country Link
US (1) US10319730B2 (ja)
JP (1) JP7002899B2 (ja)
CN (1) CN109545789A (ja)
TW (1) TWI656624B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US10892269B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
US11227860B2 (en) 2019-09-02 2022-01-18 Samsung Electronics Co., Ltd. Memory device
KR20210027706A (ko) 2019-09-02 2021-03-11 삼성전자주식회사 메모리 장치
KR20210028438A (ko) 2019-09-04 2021-03-12 삼성전자주식회사 메모리 장치
US11289467B2 (en) 2019-09-04 2022-03-29 Samsung Electronics Co., Ltd. Memory device
JP2021044358A (ja) 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置及び半導体装置の製造方法
KR20210093045A (ko) 2020-01-17 2021-07-27 삼성전자주식회사 메모리 장치
KR20210100235A (ko) * 2020-02-05 2021-08-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US11594506B2 (en) * 2020-09-23 2023-02-28 Advanced Semiconductor Engineering, Inc. Semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146861A (ja) 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
JP2012234885A (ja) 2011-04-28 2012-11-29 Toshiba Corp 半導体装置及びその製造方法
JP2015133458A (ja) 2014-01-16 2015-07-23 株式会社東芝 不揮発性半導体記憶装置
JP2016062901A (ja) 2014-09-12 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4322347B2 (ja) * 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
KR100824637B1 (ko) * 2007-06-26 2008-04-25 주식회사 동부하이텍 Ｎｏｒ 플래쉬 디바이스 및 그의 제조 방법
JP2009054951A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶素子及びその製造方法
JP2011014817A (ja) * 2009-07-06 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
JP2011258776A (ja) 2010-06-09 2011-12-22 Toshiba Corp 不揮発性半導体メモリ
CN102623457B (zh) * 2011-01-26 2015-04-15 旺宏电子股份有限公司 半导体结构及其制造方法与操作方法
KR20130070150A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 소자, 메모리 시스템 및 그 제조 방법
JP2013239622A (ja) * 2012-05-16 2013-11-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR102059196B1 (ko) 2013-01-11 2019-12-24 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 3차원 반도체 장치 및 그 제조 방법
TWI545696B (zh) * 2013-09-10 2016-08-11 Toshiba Kk Semiconductor memory device and manufacturing method thereof
JP6129756B2 (ja) * 2014-01-24 2017-05-17 株式会社東芝 半導体装置及びその製造方法
US9449987B1 (en) * 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US11956952B2 (en) * 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US9721663B1 (en) * 2016-02-18 2017-08-01 Sandisk Technologies Llc Word line decoder circuitry under a three-dimensional memory array
US10256248B2 (en) * 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146861A (ja) 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
JP2012234885A (ja) 2011-04-28 2012-11-29 Toshiba Corp 半導体装置及びその製造方法
JP2015133458A (ja) 2014-01-16 2015-07-23 株式会社東芝 不揮発性半導体記憶装置
JP2016062901A (ja) 2014-09-12 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
TW201916326A (zh) 2019-04-16
JP2019057662A (ja) 2019-04-11
CN109545789A (zh) 2019-03-29
TWI656624B (zh) 2019-04-11
US10319730B2 (en) 2019-06-11
US20190096900A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
JP7002899B2 (ja) 記憶装置
US11502254B2 (en) Resistive random access memory device and methods of fabrication
US10825820B2 (en) Method for manufacturing a microelectronic circuit and corresponding microelectronic circuit
JP2018163970A (ja) 半導体装置及びその製造方法
US9721951B2 (en) Semiconductor device using Ge channel and manufacturing method thereof
TW201611287A (zh) 高電壓電晶體與低電壓非平面電晶體的單體集成
TW201230050A (en) Electronics system, anti-fuse memory and method for the same
TW201601160A (zh) 記憶體裝置
US10128256B2 (en) One-time programming cell
JP2023175881A (ja) 半導体装置
KR20210093934A (ko) 이차 전지의 이상 검출 장치 및 반도체 장치
US10741469B2 (en) Thermal via arrangement for multi-channel semiconductor device
US9318532B2 (en) Semiconductor memory device
TWI566401B (zh) 具有低電阻閘極結構之多鰭鰭式場效電晶體
WO2019055008A1 (en) SELECTOR DEVICES
KR20210077716A (ko) 단극성 레벨 시프트 회로 및 반도체 장치
KR20210106470A (ko) 단극성 트랜지스터를 사용하여 구성된 논리 회로, 및 반도체 장치
JP7335376B2 (ja) 三進インバータ及びその製造方法
JP5931583B2 (ja) 半導体装置の作製方法
US20230178549A1 (en) Stacked field effect transistors
US20230197654A1 (en) Ic's with multple levels of embedded memory
US20240015958A1 (en) One-time programmable memory structure
WO2018044255A1 (en) Resistive random access memory devices
JP2005123235A (ja) アモルファス金属電極キャパシタ
KR20180015000A (ko) 스위칭 소자를 포함하는 반도체 집적 회로 장치 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211228

R150 Certificate of patent or registration of utility model

Ref document number: 7002899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150