JP2005123235A - アモルファス金属電極キャパシタ - Google Patents
アモルファス金属電極キャパシタ Download PDFInfo
- Publication number
- JP2005123235A JP2005123235A JP2003353440A JP2003353440A JP2005123235A JP 2005123235 A JP2005123235 A JP 2005123235A JP 2003353440 A JP2003353440 A JP 2003353440A JP 2003353440 A JP2003353440 A JP 2003353440A JP 2005123235 A JP2005123235 A JP 2005123235A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating film
- electrode
- metal electrode
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】 高誘電率材料を絶縁膜とする金属電極−絶縁膜−金属電極積層キャパシタにおいて金属層が結晶性であるために、加工工程中の熱過程において絶縁膜が結晶化し、結晶粒界による電流リークが増大して電荷保持特性が劣化するという課題があった。
【解決手段】 金属ガラスからなる下部電極金属101と、同じく金属ガラスからなる上部電極金属103とを備え、高誘電率材料を絶縁膜102として金属電極−絶縁膜−金属電極積層キャパシタを構成することにより、絶縁膜102の結晶化が抑制されて電流リークが低減されるので、その電荷保持特性が改善する。
【選択図】 図1
【解決手段】 金属ガラスからなる下部電極金属101と、同じく金属ガラスからなる上部電極金属103とを備え、高誘電率材料を絶縁膜102として金属電極−絶縁膜−金属電極積層キャパシタを構成することにより、絶縁膜102の結晶化が抑制されて電流リークが低減されるので、その電荷保持特性が改善する。
【選択図】 図1
Description
本発明は半導体回路において、その絶縁膜にHf、Ti、Zr等の金属の酸化物による高誘電率材料を用いた金属電極―絶縁膜―金属電極積層構造(MIM)キャパシタに関する。
近年半導体回路中におけるキャパシタについて従来用いられてきたSiO2膜に代わり、より微細化に適応した高誘電率の金属酸化物を用いられる様になってきた。またその絶縁膜にHf、Ti、Zr等の酸化物による高誘電率材料を用いた従来の金属電極―絶縁膜―金属電極積層構造キャパシタとしては、その金属電極として導電性のTiNを用いているものがあった(例えば、非特許文献1参照)。
図3は、非特許文献1 に記載された従来の金属電極―絶縁膜―金属電極積層構造キャパシタを示すものである。図3において、図1と同じ構成要素については同じ符号を用い、説明を省略する。
図3において、下部金属電極101はTiNによって構成されていた。また絶縁膜102はHfO2により構成されていた。また上部電極金属103はTiNによって構成されていた。
応用物理学会分科会シリコンテクノロジーNo.48(「HfO2 MIM容量とBSTSOIを用いた超高性能0.13μm混載DRAM技術」、19頁、Fig.11)
応用物理学会分科会シリコンテクノロジーNo.48(「HfO2 MIM容量とBSTSOIを用いた超高性能0.13μm混載DRAM技術」、19頁、Fig.11)
しかしながら、前記従来の構成では、「電極金属のTiNが結晶性であるために、絶縁膜のHfO2が半導体回路の加工工程中の熱過程によってTiNの影響を受けて結晶化しやすく、形成されたその結晶粒界をリークパスとする電流リークが起こって電荷保持特性が劣化する」という課題が明らかになった。
図4は半導体回路の加工工程中の熱過程を経た後の従来の金属電極―絶縁膜―金属電極積層構造キャパシタ構成を模式的に示した断面図である。
図4において、図1と同じ構成要素については同じ符号を用い、説明を省略する。下部電極金属101および上部電極金属103はTiNでできており、熱工程を経ることによって結晶化する。結晶化が行われた結果、通常数10〜数100nmの幅の柱状構造を持つ多結晶体となる。
高誘電率絶縁膜層102は通常アモルファスであるが、熱工程によってその一部あるいは全部が結晶化しやすくなることが知られている。更に下部電極金属101および上部電極金属103が結晶化することによって、その結晶化が更に促進されることが明らかになった。
従って、熱工程を経ることによって高誘電率絶縁膜層102の中には、アモルファス部分402に混じって結晶化部分403が存在することとなる。結晶化部分403は小さいながらも多数存在した場合には、他の結晶化部分403と接触することになる。結晶化部分403の表面は結晶粒界と呼ばれて構成元素のイオンや工程中に混入した構成元素以外の不純物、あるいは原子表面にあって本来他の原子と結合しているはずなのに結合を持たず、結果として結合に関与する電子あるいはホールが遊離した状態にあるダングリングボンドなどが多数存在していることが知られている。
従ってこの結晶粒界は電気を通しやすく、電圧が印加された場合に容易に電気を流す電流リークの原因となる。
本発明は、前記従来構成における課題を解決するもので、電流リークが抑制され電荷保持特性が改善された金属電極―絶縁膜―金属電極積層構造(MIM)キャパシタを提供することを目的とする。
前記従来の課題を解決するために、本発明の金属電極―絶縁膜―金属電極積層構造キャパシタは、上下金属電極が、熱工程を経ても結晶化することの無い金属ガラスによって構成されている。金属ガラスによって構成される金属電極の材料はZrとAlとCuの三種類の金属からなる合金を基本として構成されたものであり、これに更にFe、Ti、Niのうちのいずれか、あるいはいくつかを選択して加えたものであり、半導体回路の加工工程中における熱過程を経ても結晶化せずアモルファスでありつづける。
本構成によって、上下金属電極の間に積層される高誘電率絶縁膜の結晶化を抑制することができる。
本発明の金属電極―絶縁膜―金属電極積層構造キャパシタによれば、高誘電率材料を使った絶縁膜の結晶化を抑制することにより、結晶粒界によるリーク電流の発生を抑制してその電荷保持特性を改善することができる。
以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明の実施の形態1における金属電極―絶縁膜―金属電極積層構造キャパシタの断面図である。
図1は、本発明の実施の形態1における金属電極―絶縁膜―金属電極積層構造キャパシタの断面図である。
図1において、下部電極金属101はその材料として金属ガラスを採用した電極金属であり、絶縁膜層102と上部電極金属103と積層されてキャパシタを構成している。下部電極金属101の材料としては、ZrとAlとCuの三種類の金属からなる合金を基本として構成された金属ガラスが用いられており、これに更にFe、Ti、Niのうちのいずれか、あるいはこの中からいくつかを選択して加えることがある。
絶縁膜層102は高誘電率な金属酸化物を用いて構成されており、特にTi、Hf、Zr、Alのいずれか、あるいはこの中からいくつかを含む酸化物を材料に用いている。
下部電極金属103は導電体であればどの様な材料を用いても良い。AlやCu、Wなどの従来からある配線金属を用いても良いし、TiNやWN、TiAlNなどの従来からあるバリア性導電体を用いても良い。また下部電極金属101に用いたと同じ金属ガラスを用いても良い。
かかる構成によれば下部電極金属101あるいは下部電極金属101と上部電極金属103の両方を金属ガラスとすることにより、半導体回路形成工程中の熱過程においても結晶化することが無く、従って下部電極金属101と上部電極金属103の間に積層された絶縁膜層102の結晶化が抑制される。その結果、高誘電率材料からなる絶縁膜層102の結晶粒界をリーク経路とする電流リークが抑制され、キャパシタの電荷保持時間を大幅に長くすることができる。
(実施の形態2)
図2は、本発明の実施の形態2において、電極金属の材料として金属ガラスを用いた電極金属−絶縁膜−電極金属積層構造キャパシタを付加した強誘電体積層ゲートトランジスタの断面図である。図2において、図1と同じ構成要素については同じ符号を用い、説明を省略する。
図2は、本発明の実施の形態2において、電極金属の材料として金属ガラスを用いた電極金属−絶縁膜−電極金属積層構造キャパシタを付加した強誘電体積層ゲートトランジスタの断面図である。図2において、図1と同じ構成要素については同じ符号を用い、説明を省略する。
図2において、基板201にソース、ドレイン202が形成されており、熱酸化膜203によって素子が分離されている。ゲート酸化膜204およびゲート電極205がソース、ドレイン202の間に形成されており、更にそれに対して強誘電体層206および電極208が積層されている。それに加えて下部電極金属101と高誘電率絶縁膜層102および上部電極金属103からなる電極金属−絶縁膜−電極金属積層構造キャパシタが積層されている。
上部電極金属103の上部にはゲート電極212が形成されている。ソース・ドレイン202に対しては配線金属207を介してソース・ドレイン電極213が形成されている。ソース・ドレイン202およびゲート電極205と基板201との間は層間絶縁膜214によって保護されている。
かかる構成によれば下部電極金属101あるいは下部電極金属101と上部電極金属103の両方を金属ガラスとすることにより、半導体回路形成工程中の熱過程においても結晶化することが無く、従って下部電極金属101と上部電極金属103の間に積層された絶縁膜層102の結晶化が抑制される。
その結果、高誘電率材料からなる絶縁膜層102の結晶粒界をリーク経路とする電流リークが抑制される。それによりゲート電極205、強誘電体層206、電極208、下部電極金属101、絶縁膜層102および上部電極金属103からなる強誘電体と絶縁膜層102の積層キャパシタの電荷保持時間を大幅に長くすることができる。またそれにより強誘電体積層ゲートトランジスタの保持時間を大幅に長くすることができる。
本発明にかかる金属―絶縁膜―金属積層構造キャパシタは、高い電荷保持特性を有し、強誘電体積層ゲートトランジスタのゲートリーク抑制用キャパシタ等として有用である。
101 下部電極金属
102 高誘電率絶縁膜層
103 上部電極金属
201 基板
202 ソースあるいはドレイン
203 フィールド酸化膜
204 ゲート絶縁膜
205 ゲート電極
206 強誘電体膜
207 ソース、ドレイン電極
208 配線金属
212 ゲート配線
213 ソース、ドレイン配線
214 層間絶縁膜
401 金属多結晶
402 アモルファス高誘電率絶縁膜
403 結晶性高誘電率絶縁膜
102 高誘電率絶縁膜層
103 上部電極金属
201 基板
202 ソースあるいはドレイン
203 フィールド酸化膜
204 ゲート絶縁膜
205 ゲート電極
206 強誘電体膜
207 ソース、ドレイン電極
208 配線金属
212 ゲート配線
213 ソース、ドレイン配線
214 層間絶縁膜
401 金属多結晶
402 アモルファス高誘電率絶縁膜
403 結晶性高誘電率絶縁膜
Claims (4)
- 金属ガラスからなる下部電極金属と、
高誘電率材料からなる絶縁膜層と、
上部電極金属とを備えた、金属電極-絶縁膜-金属電極積層キャパシタ。 - 金属電極を構成する金属ガラスが、ZrとAlとCuの三種類の金属からなる合金を基本として構成されおり、これに更にFe、Ti、Niのうちのいずれか、あるいはいくつかを選択して加えることを特徴とする
請求項1に記載の金属電極-絶縁膜-金属電極積層キャパシタ。 - 高誘電率材料からなる絶縁膜層が、Ti、Hf、Zr、Alのいずれか、あるいはいくつかを含む酸化物であることを特徴とする
請求項2に記載の金属電極-絶縁膜-金属電極積層キャパシタ。 - ゲート電極、強誘電体層、電極からなる強誘電体キャパシタと、請求項1および2および3記載の下部電極金属、高誘電率絶縁膜層および上部電極金属からなる高誘電率絶縁膜キャパシタとの積層キャパシタとをゲート絶縁膜上に積層した強誘電体積層ゲートトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353440A JP2005123235A (ja) | 2003-10-14 | 2003-10-14 | アモルファス金属電極キャパシタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003353440A JP2005123235A (ja) | 2003-10-14 | 2003-10-14 | アモルファス金属電極キャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005123235A true JP2005123235A (ja) | 2005-05-12 |
Family
ID=34611727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003353440A Pending JP2005123235A (ja) | 2003-10-14 | 2003-10-14 | アモルファス金属電極キャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005123235A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8368175B2 (en) | 2008-03-28 | 2013-02-05 | Nec Corporation | Capacitor, semiconductor device having the same, and method of producing them |
JP2016502268A (ja) * | 2012-11-12 | 2016-01-21 | オレゴン ステイト ユニバーシティ | アモルファス金属薄膜非線形抵抗器 |
US9837594B2 (en) | 2011-07-20 | 2017-12-05 | Mahle International Gmbh | Thermoelectric module, method for producing a thermoelectric module and use of a metallic glass or a sintered material |
-
2003
- 2003-10-14 JP JP2003353440A patent/JP2005123235A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8368175B2 (en) | 2008-03-28 | 2013-02-05 | Nec Corporation | Capacitor, semiconductor device having the same, and method of producing them |
US9837594B2 (en) | 2011-07-20 | 2017-12-05 | Mahle International Gmbh | Thermoelectric module, method for producing a thermoelectric module and use of a metallic glass or a sintered material |
JP2016502268A (ja) * | 2012-11-12 | 2016-01-21 | オレゴン ステイト ユニバーシティ | アモルファス金属薄膜非線形抵抗器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6780026B2 (ja) | 強誘電体デバイス及びその形成方法 | |
TWI656624B (zh) | Memory device | |
US8741712B2 (en) | Leakage reduction in DRAM MIM capacitors | |
JP6431729B2 (ja) | 半導体装置の作製方法および半導体装置 | |
TW201730922A (zh) | 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法 | |
US8735216B2 (en) | Memory cell constructions, and methods for fabricating memory cell constructions | |
JP2022028720A (ja) | 半導体装置 | |
US8513773B2 (en) | Capacitor and semiconductor device including dielectric and N-type semiconductor | |
TWI700714B (zh) | 鐵電組件及形成鐵電組件之方法 | |
JP5576719B2 (ja) | 半導体装置の製造方法 | |
JP2004119832A (ja) | 半導体装置 | |
JP2001196548A (ja) | 半導体装置 | |
KR20200019624A (ko) | 반도체 장치, 전자 부품, 및 전자 기기 | |
JP2005123235A (ja) | アモルファス金属電極キャパシタ | |
TW504836B (en) | Semiconductor device and method for fabricating the same | |
JP7464529B2 (ja) | 音源分離装置、半導体装置、および、電子機器 | |
JP2010510656A (ja) | 誘電性アンチヒューズと直列にシリサイドに隣接して結晶化されたp−i−nダイオードおよびその形成方法 | |
WO2020128713A1 (ja) | 単極性トランジスタを用いて構成された論理回路、および、半導体装置 | |
JP4045245B2 (ja) | 半導体装置 | |
JP2006173175A (ja) | 半導体集積回路装置および製造方法 | |
JP2000114482A (ja) | キャパシタ、その製造方法及び半導体装置 | |
JP2019161139A (ja) | 半導体装置及びその製造方法 | |
US20210184107A1 (en) | Semiconductor structure and fabrication method thereof | |
US20220199758A1 (en) | Carbon electrodes for ferroelectric capacitors | |
KR100488907B1 (ko) | 산화막 형성방법 및 이를 적용한 캐패시터 제조방법 |