TW201730922A - 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法 - Google Patents

鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法 Download PDF

Info

Publication number
TW201730922A
TW201730922A TW105139886A TW105139886A TW201730922A TW 201730922 A TW201730922 A TW 201730922A TW 105139886 A TW105139886 A TW 105139886A TW 105139886 A TW105139886 A TW 105139886A TW 201730922 A TW201730922 A TW 201730922A
Authority
TW
Taiwan
Prior art keywords
ferroelectric
composite stack
forming
insulator material
conductive
Prior art date
Application number
TW105139886A
Other languages
English (en)
Other versions
TWI600057B (zh
Inventor
亞許尼塔 A 查文
杜來 維莎卡 尼爾摩 拉瑪斯瓦
馬紐 那哈
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201730922A publication Critical patent/TW201730922A/zh
Application granted granted Critical
Publication of TWI600057B publication Critical patent/TWI600057B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種使用在形成包含導電材料與鐵電材料之一電子組件之方法包含在一基板上方形成一非鐵電含金屬氧化物絕緣體材料。在該基板上方形成包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊。該複合堆疊具有至少1 x 102西門子/釐米之一總體導電率。使用該複合堆疊來使該非鐵電含金屬氧化物絕緣體材料變為鐵電的。在該複合堆疊及該絕緣體材料上方形成導電材料。本發明亦揭示獨立於製造方法之鐵電電容器及鐵電場效電晶體。

Description

鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法
本文中所揭示之實施例係關於鐵電電容器、關於鐵電場效電晶體及關於使用在形成包含導電材料與鐵電材料之一電子組件之方法。
記憶體係一種類型之積體電路，且在電腦系統中用於儲存資料。可將記憶體製作成一或多個個別記憶體單元陣列。可使用數位線(其亦可稱為位元線、資料線、感測線或資料/感測線)及存取線(其亦可稱為字線)來寫入或讀取記憶體單元。該等數位線可沿著陣列之行以導電方式互連記憶體單元，且該等存取線可沿著陣列之列以導電方式互連記憶體單元。每一記憶體單元可透過一數位線與一存取線之組合而唯一地定址。 記憶體單元可係揮發性的或非揮發性的。非揮發性記憶體單元可儲存資料達經延長時段(包括當電腦關斷時)。揮發性記憶體耗散且因此在諸多例項中需要每秒多次地經再新/經重新寫入。不管如何，記憶體單元經組態以將記憶體保持或儲存於至少兩個不同可選擇狀態中。在一個二進位系統中，將該等狀態視為一「0」或一「1」。在其他系統中，至少某些個別記憶體單元可經組態以儲存兩個以上資訊層級或資訊狀態。 一電容器係可在一記憶體單元中使用之一種類型之電子組件。一電容器具有由電絕緣材料分離之兩個電導體。作為一電場之能量可以靜電方式儲存於此材料內。一種類型之電容器係具有作為絕緣材料之至少部分之鐵電材料之一鐵電電容器。鐵電材料由具有兩個穩定極化狀態表徵且藉此可包含一記憶體單元之可程式化材料。鐵電材料之極化狀態可藉由施加適合的程式化電壓而改變，且在移除程式化電壓之後保持(至少達一時間)。每一極化狀態具有與另一極化狀態不同之一電荷儲存電容，且理想地該電荷儲存電容可用於在不反轉極化狀態(直至期望如此反轉為止)之情況下寫入(亦即，儲存)及讀取一記憶體狀態。較不合意的係，在具有鐵電電容器之某些記憶體中，讀取記憶體狀態之動作可反轉極化。因此，在判定極化狀態之後，旋即進行向記憶體單元之一重新寫入以在極化狀態之判定之後立即使記憶體單元進入預讀取狀態。不管如何，由於形成電容器之一部分之鐵電材料之雙穩定特性，因此併入一鐵電電容器之一記憶體單元理想地係非揮發性的。一種類型之記憶體單元具有以串聯方式與一鐵電電容器電耦合之一選擇裝置。 一場效電晶體係可在一記憶體單元中使用之另一類型之電子組件。此等電晶體包含在其之間具有一半導電通道區域之一對導電源極/汲極區域。一導電閘極毗鄰該通道區域且藉由一薄閘極絕緣體材料與其分離。將一適合電壓施加至該閘極允許電流穿過該通道區域自該等源極/汲極區域中之一者流動至另一者。當自該閘極移除該電壓時，很大程度上防止電流流動穿過該通道區域。場效電晶體亦可包括額外結構，舉例而言，作為閘極構造之一部分之可逆地可程式化電荷儲存區域。另外或另一選擇係，可在記憶體單元中使用除場效電晶體之外的電晶體，舉例而言，雙極電晶體。 一種類型之電晶體係一鐵電場效電晶體(FeFET)，其中閘極構造之至少某部分包含鐵電材料。再次，此等材料由兩個穩定極化狀態表徵。場效電晶體中之此等不同狀態可由針對電晶體之不同臨限電壓(Vt )或由針對一選定操作電壓之不同通道導電率表徵。可藉由施加適合的程式化電壓而改變鐵電材料之極化狀態，且此導致高通道電導或低通道電導中之一者。藉由鐵電極化狀態引發之高及低電導在移除程式化閘極電壓之後保持(至少達一時間)。可藉由施加一小汲極電壓(其並不干擾鐵電極化)而讀取通道電導之狀態。 可在除記憶體電路之外的電路中使用電容器及電晶體。
本發明之實施例囊括一種使用在形成包含導電材料與鐵電材料之一電子組件之方法。本發明之實施例亦囊括獨立於製造方法之一鐵電電容器。本發明之實施例亦囊括獨立於製造方法之一鐵電場效電晶體。 參考圖1，最初將關於包含一基底基板12且可包含一半導體基板之一實例性基板片段10闡述方法實施例。在本文件之內容脈絡中，術語「半導體基板」或「半導電基板」經定義而意指包含半導電材料之任何構造，該半導電材料包含但不限於塊體半導電材料(諸如，一半導電晶圓) (單獨地或以其上包含其他材料之總成方式)及半導電材料層(單獨地或以包含其他材料之總成方式)。術語「基板」係指任何支撐結構，包含(但不限於)上文所闡述之半導電基板。材料在可圖1所繪示之材料之旁邊、豎立在所繪示之材料裡面或豎立在所繪示之材料外面。舉例而言，可將積體電路之其他經部分或完全製作之組件提供於片段10周圍或片段10內之某處。 基板12可包含導電/導體材料(亦即，在本文中導電)、半導電材料或絕緣/絕緣體材料(亦即，在本文中電絕緣)中之任何一或多者。在本文件之內容脈絡中，一導體/導電材料具有至少3 x 104 西門子/釐米之組成固有導電率(亦即，在20℃下，在其中之各處)，該組成固有導電率與可藉由正電荷或負電荷穿過原本固有地絕緣之一薄材料之移動而發生之導電率形成對照。一絕緣體/絕緣材料具有不大於1 x 10‑ 9 西門子/釐米之組成固有導電率(亦即，其係電阻性，與導電或半導電形成對照)。本文中所闡述之材料、區域及結構中之任一者可係同質的或非同質的，且不管如何在如此上覆之任何材料上方可係連續的或不連續的。此外，除非另外陳述，否則可使用任何適合的或尚待開發之技術形成每一材料，其中原子層沈積、化學汽相沈積、物理汽相沈積、磊晶生長、擴散摻雜及離子植入係實例。 已在基板12上方形成一非鐵電含金屬氧化物絕緣體材料14。可使用非鐵電含金屬氧化物之任何適合的現有或尚待開發之絕緣體材料。在一項實施例中，非鐵電絕緣體材料包含過渡金屬氧化物：鋯、氧化鋯、鉿、氧化鉿、鈦酸鋯鉛、氧化鉭、氧化鍶、氧化鍶鈦、氧化鈦及鈦酸鋇鍶中之一或多者，且過渡金屬氧化物其中可具有包含矽、鋁、鑭、釔、鉺、鈣、鎂、鍶、鎦、鏑、釓、鐠、鉻、鈮、鉭、鉿、鋯、釩錳、鈷、鎳、碳及任何其他稀土元件中之一或多者之摻雜劑。一項特定實例包括其中具有適合的摻雜劑之一基於鉿及鋯之氧化物。其他實例包括其中具有適合的摻雜劑之一基於鉿及矽之氧化物；其中具有適合的摻雜劑之一基於釔及鋯之氧化物；及一基於鉿、矽劑鋯之氧化物。可以任何相(例如，非晶或結晶)沈積絕緣體材料14且此相可在後續處理期間保持或改變。以實例方式，可使用Boeske等人之美國專利第7,709,359號及/或Boeske之第8,304,823中所闡述之非鐵電含金屬氧化物絕緣體材料中之任一者，且此等參考以引用方式併入本文中。 絕緣體材料14之一實例性厚度係自約10埃至約200埃，且在一項實施例中自約30埃至約90埃。在此文件中，「厚度」本身(無先前指向性形容詞)定義為穿過與具不同組成之一緊鄰材料或一緊鄰區域之一最接近表面垂直之一給定材料或區域之平均直線距離。另外，本文中所闡述之各種材料及區域可係實質上恆定厚度或可變厚度。若係可變厚度，則除非另外指示否則厚度係指平均厚度，且由於厚度係可變的因此此材料或區域將具有某些最小厚度及某些最大厚度。如本文中所使用，「不同組成」僅要求具兩種狀態之材料或區域之可彼此直接抵靠之彼等部分在化學上及/或在物理上不同(舉例而言，若此等材料或區域係非同質的)。若兩種狀態之材料或區域彼此不直接抵靠，則「不同組成」僅要求彼此接近之兩種狀態之材料或區域之彼等部分在化學上及/或在物理上不同(若此等材料或區域係非同質的)。在此文件中，一材料、區域或結構「直接抵靠」另一者，此時存在所陳述之材料、區域或結構相對於彼此之至少某些實體接觸觸點。相比而言，前面無「直接地」之「在...上方」、「在...上」、「毗鄰」、「沿著」及「抵靠」囊括「直接抵靠」以及其中介入材料、區域或結構導致所論述之材料、區域或結構相對於彼此之無實體接觸觸點之構造。 參考圖2，已在基板12上方(且在一項實施例中如所展示在含金屬氧化物絕緣體材料14上方)形成包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊16。在本文件之內容脈絡中，「複合堆疊」意指包含多個層之一構造，其中至少兩種不同組成非鐵電金屬氧化物中之各別者係在不同層中且不排除至少某些緊鄰層之互混。「層(layer及layers)」之使用並不要求將層毯覆或完全覆蓋在下伏材料上方，而是在下伏材料上方層可係不連續的或僅經部分地接納。不管如何，複合堆疊具有至少1 x 102 西門子/釐米之一總體導電率。在一項實施例中，複合堆疊具有不大於1 x 103 西門子/釐米之一總體導電率。複合堆疊16之一實例性總體厚度係自約5埃至約50埃，且在一項實施例中自約10埃至約20埃。 在一項理想實施例中且如所展示，複合堆疊16及含金屬氧化物絕緣體材料14形成為彼此直接抵靠。在一項實施例中，該至少兩種不同組成非鐵電金屬氧化物中之每一者具有至少1 x 102 西門子/釐米之導電率。在一項實施例中，該至少兩種不同組成非鐵電金屬氧化物中之至少一者不具有至少1 x 102 西門子/釐米之導電率(亦即，使另一非鐵電金屬氧化物材料之組成及體積充分以使得總體複合堆疊具有至少1 x 102 西門子/釐米之導電率)。在一項實施例中，至少兩種不同組成非鐵電金屬氧化物選自以下各項當中：TiOx 、AlOx 、Al2 O3 、ScOx 、Sc2 O3 、ZrOx 、YOx 、Y2 O3 、MgOx 、MgO、HfOx 、SrOx 、SrO、Tax Oy 、NbOx 、GdOx 、MoOx 、RuOx 、LaOx 、Vx Oy 、IrOx 、CrOx 、ZnOx 、PrOx 、CeOx 、SmOx 及LuOx ，其中如本文中針對氧化物在經驗公式中使用之「x」係任何適合的數字使得材料中之至少某種包含分子氧化物，儘管其可未必係在所有材料中係總體化學計量或在甚至此材料中之大部分中係化學計量。可取決於組成中之金屬原子及氧原子之量而達成所要導電率/電阻性。 圖2將複合堆疊16繪示為包含四個層18、20、22及24，其中每一層以實例方式僅展示為具有相同恆定厚度。可使用較少層(亦即，不同組成之至少兩個層)或可使用多於4個層，且與是否為相同各別厚度、不同各別厚度、相同或不同可變厚度等無關。在一項實施例中，將複合堆疊形成為包含僅兩種不同組成非鐵電金屬氧化物(例如，按上述方法僅兩種不同組成非鐵電金屬氧化物選自以下各項當中：TiOx 、AlOx 、Al2 O3 、ScOx 、Sc2 O3 、ZrOx 、YOx 、Y2 O3 、MgOx 、MgO、HfOx 、SrOx 、SrO、Tax Oy 、NbOx 、GdOx 、MoOx 、RuOx 、LaOx 、Vx Oy 、IrOx 、CrOx 、ZnOx 、PrOx 、CeOx 、SmOx 及LuOx )。在一項實施例中，將複合堆疊形成為包含兩種不同組成非鐵電金屬氧化物(例如，A/B/A/B，其中A及B僅係TiOx 、AlOx 、Al2 O3 、ScOx 、Sc2 O3 、ZrOx 、YOx 、Y2 O3 、MgOx 、MgO、HfOx 、SrOx 、SrO、Tax Oy 、NbOx 、GdOx 、MoOx 、RuOx 、LaOx 、Vx Oy 、IrOx 、CrOx 、ZnOx 、PrOx 、CeOx 、SmOx 及LuOx 中之兩個不同者)中之每一者之兩個交替層(且在一項實施例中僅兩個交替層)。在一項實施例中，將該複合堆疊形成為基本上由該至少兩種不同組成非鐵電金屬氧化物組成。然而在另一實施例中，將複合堆疊形成為包含額外材料，舉例而言額外包含SiOx (例如，在複合堆疊內及/或作為複合堆疊之一豎立最外或最內層)。 參考圖3，已在複合堆疊16及絕緣體材料14上方形成導電材料26，且在一項實施例中如所展示直接抵靠複合堆疊16。在一項實施例中，複合堆疊16比導電材料26之導電率低。導電材料26之一實例性厚度係50埃。可使用任何適合的導電材料，其中元素金屬、兩個或兩個以上元素金屬之一合金、導電金屬化合物及導電摻雜半導電材料係實例。 根據方法實施例，使用複合堆疊16來使非鐵電含金屬氧化物絕緣體材料14變為鐵電的。複合堆疊16在成品電路構造中保持非鐵電。材料14在自非鐵電至鐵電之轉換之前及之後皆係絕緣的。包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊能夠使非鐵電含金屬氧化物絕緣體材料14變為鐵電的。在一項實施例中，在形成導電材料26中之任一者之前使含金屬氧化物絕緣體材料14變為鐵電的。另一選擇係，在形成導電材料26中之某些或所有之後使含金屬氧化物絕緣體材料14變為鐵電的。 在一項實施例中，在複合堆疊16在絕緣體材料14上方之一沈積期間，使用複合堆疊16來使非鐵電含金屬氧化物絕緣體材料14變為鐵電的。僅作為用於將複合堆疊16沈積為TiOx 及ZrOx 之交替層之一化學汽相沈積方法中之一項實例，五甲基環戊二烯基三甲醇鈦、三(二甲基胺基)環戊二烯基鋯及臭氧可分別用作鈦、鋯及氧之前驅物。實例性各別流率係100 sccm至2,000 sccm、100 sccm至2,000 sccm及1,000 sccm至20,000 sccm。實例性溫度及壓力範圍係200℃至350℃及0.1托至5托。可或可不使用電漿(無論是直接或遠端)。此等實例性沈積條件將足以在複合堆疊16之沈積期間使非鐵電材料14變為鐵電的。可由熟習此項技術者判定及選定替代條件(某些包括不同前驅物)。 在一項實施例中，在複合堆疊16在絕緣體材料14上方之一沈積之後，使用複合堆疊16來使非鐵電含金屬氧化物絕緣體材料14變為鐵電的。此等實例性條件包括在一爐中使用具有至少350℃之一周圍環境或基板溫度、自0.1托至7,600托之壓力之一惰性氣氛退火達至少5秒。可使用複合堆疊16來使非鐵電含金屬氧化物絕緣體材料14部分地在複合堆疊16之沈積期間且部分地在複合堆疊16之沈積之後變為鐵電的。 接下來參考圖4及一基板片段10a闡述使用在形成一電子組件之對上文關於圖1至圖3所闡述及所展示之彼等方法之替代實施例方法。已在適當情況下使用來自上文所闡述之實施例之相同編號，其中某些構造差異係以後綴「a」或以不同編號指示。基板片段10a包含一非鐵電含金屬氧化物絕緣材料28，該非鐵電含金屬氧化物絕緣材料在包含電子組件之一成品電路構造中係非鐵電的。因此，上文關於圖1所闡述之處理將稍微不同，在於非鐵電含金屬氧化物絕緣體材料14形成於絕緣材料28上方(且在一項實施例中直接抵靠絕緣材料)。實例性非鐵電絕緣材料28包括段落中之任何絕緣非鐵電金屬氧化物。絕緣材料28之一實例性厚度範圍係自約1埃至約10埃，且在一項實施例中自約2埃至約5埃。絕緣材料28可促進或用於在非鐵電含金屬氧化物絕緣體材料14中(在最初形成時)及/或在變為鐵電之含金屬氧化物絕緣體材料14 (亦即，在其變為鐵電之後)中引發一所要結晶結構。可在圖4實施例中使用如上文所闡述及/或圖1至圖3中所展示之任何其他屬性或態樣。 可關於基板片段10/10a進行如下文所闡述之隨後處理。舉例而言，圖5展示已對絕緣體材料14、複合堆疊16及導電材料26進行圖案化以形成一鐵電場效電晶體35之一鐵電閘極構造30，其中鐵電材料14充當閘極絕緣體。基底基板12可包含用以提供操作地接近閘極構造30之一半導電通道32及在基底基板之相對側上之一對源極/汲極區域34之經適合摻雜半導電材料。使非鐵電材料14變為鐵電的可發生在由圖5所繪示之圖案化之前或之後。此外且不管如何，儘管展示一簡單平面及水平鐵電場效電晶體35，但亦可形成垂直、凹陷、非線性通道構造等，且無論現有或尚待開發。在此文件中，「水平」係指沿著在製作期間相對於其處理基板之一主要表面之一大體方向，且「垂直」係大體正交於其之一方向。此外，如本文中所使用之「垂直」及「水平」係在三維空間中獨立於基板之定向而相對於彼此大體垂直之方向。此外在此文件中，「豎立」、「上部」、「下部」、「頂部」、「底部」及「下方」係參考相對於在其上製作電路之一基底基板之垂直方向。 上文所闡述之處理在形成複合堆疊16之前形成絕緣體材料14。另一選擇係，可在形成絕緣體材料14之前形成複合堆疊16。在此一項實施例中，在一基板上方形成包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊。複合堆疊具有至少1 x 102 西門子/釐米之一總體導電率。在複合堆疊上方形成一含金屬氧化物絕緣體材料且在一項實施例中，藉由使用該複合堆疊來使該絕緣體材料變為鐵電的而使該絕緣體材料在其最初形成之後旋即變為鐵電的，該絕緣體材料原本將為在不存在(亦即，若沒有)該複合堆疊之情況下在相同條件(例如，相同處理器製成模型、前驅物、流率、溫度、壓力、時間等所有條件)下形成之一非鐵電含金屬氧化物絕緣體材料。僅作為形成此一鐵電含金屬氧化物之絕緣體材料之一項實例，可使用任何適合的前驅物以及200℃至350℃及0.1托至5托之溫度及壓力範圍，並且在有或無電漿之情況下進行化學汽相沈積。在複合堆疊及絕緣體材料上方形成導電材料。可使用如上文所展示及/或所闡述之任何其他屬性或態樣。 圖6展示一鐵電場效電晶體35b之一實例性替代鐵電閘極構造30b。已在適當情況下使用來自上文所闡述之實施例之相同編號，其中某些構造差異係以後綴「b」指示。已展示複合堆疊16形成於通道32上方(且在一項實施例中直接抵靠通道)，且在絕緣體材料14之形成之前形成。導電材料26形成於絕緣體材料14上方(且在一項實施例中直接抵靠絕緣體材料)。可使用如上文所展示及/或所闡述之任何其他屬性或態樣。 圖7中關於一基板片段10c展示可利用本發明之方法實施例製作之一替代實例性構造。已在適當情況下使用來自上文所闡述之實施例之相同編號，其中某些構造差異係以後綴「c」或以不同編號指示。基板10c包含一鐵電電容器40。此可藉由在圖1之基底基板12上方形成非鐵電含金屬氧化物絕緣體材料14之前在基地基板上方形成導體材料42而製作。導體材料42可包含上文針對導電材料26所闡述之材料中之任一者，且導體材料42及導電材料26相對於彼此可具有相同組成或不同組成(及相同或不同厚度)。處理可在其他方面以上文所闡述之方式中之任一者發生。導電材料26、複合堆疊16、絕緣體材料14及導體材料42展示為然後被圖案化成鐵電電容器構造40。可使用複合堆疊16來使絕緣體材料14在由圖7展示之實例性圖案化之前、之後、期間(或其中兩者)變為鐵電的。 圖8展示根據上文之實例性方法實施例製造之一替代實施例鐵電電容器40d，藉此已在形成絕緣體材料14之前形成複合堆疊16。已在適當情況下使用來自上文所闡述之實施例之相同編號，其中某些構造差異係以後綴「d」指示。可使用如上文所展示及/或所闡述之任何其他屬性或態樣。 上文所闡述之實施例形成一單個複合堆疊區域16。圖9展示包含兩個複合堆疊16之一替代實例性鐵電電容器構造40e。已在適當情況下使用來自上文所闡述之實施例之相同編號，其中某些構造差異係以後綴「e」指示。複合堆疊16無需相對於彼此具有相同構造及/或組成，且可理想地相對於彼此具有不同構造及/或組成。可使用如上文所展示及/或所闡述之任何其他屬性或態樣。 如圖10中所展示，亦可製作具有有一個以上複合堆疊區域16之一閘極構造35f之一鐵電場效電晶體30f。已在適當情況下使用來自上文所闡述之實施例之相同編號，其中在圖10中某些構造差異係以後綴「f」指示。可使用如上文所展示及/或所闡述之任何其他屬性或態樣。 本發明之一實施例包括獨立於製造方法之一鐵電電容器，還是舉例而言如圖7至圖9中所展示鐵電電容器40、40d、及40e。根據本發明之裝置實施例之此一鐵電電容器包含在其之間具有鐵電材料(例如，鐵電絕緣體材料14，且不管其是否包含氧化物材料)之兩個導電電容器電極(例如，材料26及42)。非鐵電材料在導電電容器電極中之至少一者與鐵電材料之間。非鐵電材料包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊(例如，複合堆疊16)。非鐵電材料具有至少1 x 102 西門子/釐米且比非鐵電材料較接近之導電電容器電極(例如，圖7中之電極26及圖8中之電極42)之導電率低之一總體導電率。鐵電材料可在導電電容器電極中之僅一者與鐵電材料之間(例如，圖7或圖8)，或可在導電電容器電極中之每一者與鐵電材料之間(例如，圖9)。如上文在方法實施例中所闡述之任何其他屬性可用於或施加於根據本發明之獨立於製造方法之一鐵電電容器裝置構造中。 本發明之一實施例包含獨立於製造方法之一鐵電場效電晶體。此一電晶體包含在其之間具有一半導電通道(例如，通道32)之一對源極/汲極區域(例如，區域34)。此一鐵電場效電晶體亦包含包括鐵電閘極絕緣體材料(例如，材料14，且與是否包含氧化物材料無關)及一導電閘極電極(例如，材料26)之一閘極構造(例如，構造30/30b/30f)。鐵電場效電晶體亦位於a)鐵電閘極絕緣體材料與導電閘極電極，及b)鐵電閘極絕緣體材料與通道中之至少一者之間包含非鐵電材料。非鐵電材料包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊(例如，複合堆疊16)。非鐵電材料具有至少1 x 102 西門子/釐米且比閘極電極之導電率低之一總體導電率。圖5、圖6及圖10繪示僅此等三個實例性實施例，且可在根據本發明之獨立於製造方法之一鐵電場效電晶體裝置構造中採用如上文關於方法實施例所闡述之任何其他屬性。 形成不包括複合堆疊16之一構造之一前導製程要求導電材料26之組成針對一非鐵電含金屬氧化物絕緣體材料14為TiN，非鐵電含金屬氧化物絕緣體材料14經沈積(且因此在形成TiN期間及/或之後)隨後變為鐵電的。TiN可並不在所有成品電路構造中皆係合意的，且複合堆疊16之提供使得能夠使用除TiN之外的導電材料26之組成(例如，諸如IrOx 、SrRuO3 、RuOx 及LSCO之導電金屬氧化物；諸如TiSix 、TaSix 及RuSix 之矽化物；WNx Siy ；Ru；及諸如TiAlN、TaN、WNx 、TiSix Ny 、TaSix Ny 、RuSix Ny 及RuSix Tiy Nz 之其他導電金屬氮化物)。使用除TiN之外的導電材料可降低所需之對基板之總體熱處理。此外，使用除TiN之外的導電電極材料可改良鐵電材料在總體電子組件中之效能。然而，在一項實施例中，導電材料26包含TiN且在另一實施例中無TiN。在導電材料26與絕緣體材料14之間僅提供一非鐵電金屬氧化物材料之一單個組成(此係在本發明之範疇之外)係不足的，此乃因其要求一專用沈積後退火及/或產生至一所要結晶相之一較低程度之轉換，無論最初係非晶型或最初係一非所要結晶相。 使用如本文中所闡述之一複合堆疊可改良工作週期效能。舉例而言，考量包含根據一前導技術製造之在其之間具有一65埃鐵電電容器絕緣體之TiN頂部及底部電極之一鐵電電容器(亦即，在不存在本文中所闡述之一複合堆疊之情況下在該等電極之間的一單個同質絕緣體組成)。考量根據本發明製造之包含相同65埃鐵電電容器絕緣體且額外具有包含在頂部TiN電容器電極與65埃鐵電電容器絕緣體之間的一材料A及一材料B之四個交替層(約15埃之總厚度)之一複合堆疊之一構造，其中材料A及材料B僅係TiOx 、AlOx 、ScOx 、ZrOx 、YOx 、MgOx 、HfOx 、SrOx 、Tax Oy 、NbOx 、GdOx 、MoOx 、RuOx 、LaOx 、Vx Oy 、IrOx 、CrOx 、ZnOx 、PrOx 、CeOx 、SmOx 及LuOx 中之兩個不同者。根據本發明製造之此一構造顯示經改良工作週期效能。總結 在某些實施例中，一種使用在形成包含導電材料與鐵電材料之一電子組件之方法包含在一基板上方形成一非鐵電含金屬氧化物絕緣體材料。在該基板上方形成包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊。該複合堆疊具有至少1 x 102 西門子/釐米之一總體導電率。使用該複合堆疊來使非鐵電含金屬氧化物絕緣體材料變為鐵電的。在該複合堆疊及該絕緣體材料上方形成導電材料。 在某些實施例中，一種使用在形成包含導電材料與鐵電材料之一電子組件之方法包含在一基板上方形成包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊。該複合堆疊具有至少1 x 102 西門子/釐米之一總體導電率。在該複合堆疊上方形成含金屬氧化物絕緣體材料且使其在最初形成之後旋即變為鐵電的，此係藉由使用該複合堆疊使否則將變為在不存在該複合堆疊之情況下在相同條件下形成之一非鐵電含金屬氧化物絕緣體材料變為鐵電的而達成。在該複合堆疊及該絕緣體材料上方形成導電材料。 在某些實施例中，一鐵電電容器包含在其之間具有鐵電材料之兩個導電電容器電極。非鐵電材料係在該等導電電容器電極中之至少一者與該鐵電材料之間。該非鐵電材料包含包括至少兩種不同組成非鐵電金屬氧化物之一複合堆疊。該非鐵電材料具有至少1 x 102 西門子/釐米且比非鐵電材料較接近之導電電容器電極之導電率低之一總體導電率。 在某些實施例中，一鐵電場效電晶體包含在其之間具有一半導電通道之一對源極/汲極區域。並且，鐵電場效電晶體之一閘極構造包含鐵電閘極絕緣體材料及一導電閘極電極。閘極構造亦位於a)該鐵電閘極絕緣體材料與該導電閘極電極，及b)該鐵電閘極絕緣體材料與該通道中之至少一者之間包括非鐵電材料。該非鐵電材料包含包括至少兩種不同組成非鐵電金屬氧化物之一複合堆疊。該非鐵電材料具有至少1 x 102 西門子/釐米且比該閘極電極之導電率低之一總體導電率。 按照條例，已在語言上關於結構及方法特徵較特定或較不特定闡述本文中所揭示之標的物。然而，應理解，由於本文中所揭示之方法包含實例性實施例，因此申請專利範圍並不限於所展示及所闡述之特定特徵。因此，申請專利範圍係由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。
10‧‧‧基板片段/片段 10a‧‧‧基板片段 10c‧‧‧基板片段/基板 12‧‧‧基底基板/基板 14‧‧‧非鐵電含金屬氧化物絕緣體材料/絕緣體材料/含金屬氧化物絕緣體材料/材料/非鐵電材料/變為鐵電之含金屬氧化物絕緣體材料/鐵電絕緣體材料/鐵電材料 16‧‧‧複合堆疊/複合堆疊區域 18‧‧‧層 20‧‧‧層 22‧‧‧層 24‧‧‧層 26‧‧‧導電材料/材料/電極/導電電容器電極 28‧‧‧非鐵電含金屬氧化物絕緣材料/非鐵電絕緣材料/絕緣材料 30‧‧‧鐵電閘極構造/閘極構造/構造 30b‧‧‧鐵電閘極構造/構造/閘極構造 30f‧‧‧鐵電場效電晶體/構造/閘極構造 32‧‧‧半導電通道/通道 34‧‧‧源極/汲極區域/區域 35‧‧‧鐵電場效電晶體/簡單平面及水平鐵電場效電晶體 35b‧‧‧鐵電場效電晶體 35f‧‧‧閘極構造 40‧‧‧鐵電電容器/鐵電電容器構造 40d‧‧‧鐵電電容器 40e‧‧‧鐵電電容器構造/鐵電電容器 42‧‧‧導體材料/材料/電極/導電電容器電極
圖1係根據本發明之一實施例之製程中之一基板片段之一圖解性剖面圖。 圖2係處於在由圖1所展示之處理步驟之後的一處理步驟處之圖1基板之一圖。 圖3係處於在由圖2所展示之處理步驟之後的一處理步驟處之圖2基板之一圖。 圖4係根據本發明之一實施例之製程中之一基板片段之一圖解性剖面圖。 圖5係根據本發明之一實施例之製程中之一基板片段及根據本發明之一實施例之一基板片段之一圖解性剖面圖。 圖6係根據本發明之一實施例之製程中之一基板片段及根據本發明之一實施例之一基板片段之一圖解性剖面圖。 圖7係根據本發明之一實施例之製程中之一基板片段及根據本發明之一實施例之一基板片段之一圖解性剖面圖。 圖8係根據本發明之一實施例之製程中之一基板片段及根據本發明之一實施例之一基板片段之一圖解性剖面圖。 圖9係根據本發明之一實施例之製程中之一基板片段及根據本發明之一實施例之一基板片段之一圖解性剖面圖。 圖10係根據本發明之一實施例之製程中之一基板片段及根據本發明之一實施例之一基板片段之一圖解性剖面圖。
10‧‧‧基板片段/片段
12‧‧‧基底基板/基板
14‧‧‧非鐵電含金屬氧化物絕緣體材料/絕緣體材料/含金屬氧化物絕緣體材料/材料/非鐵電材料/變為鐵電之含金屬氧化物絕緣體材料/鐵電絕緣體材料/鐵電材料
16‧‧‧複合堆疊/複合堆疊區域
18‧‧‧層
20‧‧‧層
22‧‧‧層
24‧‧‧層
26‧‧‧導電材料/材料/電極/導電電容器電極
30‧‧‧鐵電閘極構造/閘極構造/構造
32‧‧‧半導電通道/通道
34‧‧‧源極/汲極區域/區域
35‧‧‧鐵電場效電晶體/簡單平面及水平鐵電場效電晶體

Claims (30)

  1. 一種使用在形成包含導電材料與鐵電材料之一電子組件之方法，該方法包含： 在一基板上方形成一非鐵電含金屬氧化物絕緣體材料； 在該基板上方形成包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊，該複合堆疊具有至少1 x 102 西門子/釐米之一總體導電率； 使用該複合堆疊來使該非鐵電含金屬氧化物絕緣體材料變為鐵電的；及 在該複合堆疊與該絕緣體材料上方形成導電材料。
  2. 如請求項1之方法，其中該複合堆疊具有不大於1 x 103 西門子/釐米之一總體導電率。
  3. 如請求項1之方法，其中在形成該導電材料中之任一者之前使該含金屬氧化物絕緣體材料變為鐵電的。
  4. 如請求項1之方法，其包含在形成該複合堆疊之前形成該絕緣體材料。
  5. 如請求項1之方法，其包含在形成該絕緣體材料之前形成該複合堆疊。
  6. 如請求項1之方法，其中將該複合堆疊形成為基本上由該至少兩種不同組成非鐵電金屬氧化物組成。
  7. 如請求項1之方法，其中將該複合堆疊形成為額外包含SiO2 。
  8. 如請求項1之方法，其包含將該複合堆疊形成為比該導電材料之導電率低。
  9. 如請求項1之方法，其包含將該複合堆疊與該絕緣體材料形成為彼此直接抵靠。
  10. 如請求項9之方法，其中將該複合堆疊形成為基本上由該至少兩種不同組成非鐵電金屬氧化物組成。
  11. 如請求項1之方法，其包含將該導電材料形成為直接抵靠該複合堆疊。
  12. 如請求項11之方法，其中將該複合堆疊形成為基本上由該至少兩種不同組成非鐵電金屬氧化物組成。
  13. 如請求項1之方法，其包含將該導電材料形成為直接抵靠該絕緣體材料。
  14. 如請求項1之方法，其包含在該複合堆疊於該非鐵電含金屬氧化物絕緣體材料上方之一沈積期間，使用該複合堆疊來使該絕緣體材料變為鐵電的。
  15. 如請求項1之方法，其包含在該複合堆疊於該非鐵電含金屬氧化物絕緣體材料上方之一沈積之後，使用該複合堆疊來使該絕緣體材料變為鐵電的。
  16. 如請求項1之方法，其包含將該絕緣體材料、該複合堆疊及該導電材料圖案化成一鐵電場效電晶體閘極構造。
  17. 如請求項1之方法，其中在導體材料上方形成該絕緣體材料，且該方法進一步包含將該導電材料、該複合堆疊、該絕緣體材料及該導體材料圖案化成一鐵電電容器構造。
  18. 如請求項1之方法，其中該至少兩種不同組成非鐵電金屬氧化物中之每一者具有至少1 x 102 西門子/釐米之導電率。
  19. 如請求項1之方法，其中該至少兩種不同組成非鐵電金屬氧化物中之至少一者不具有至少1 x 102 西門子/釐米之導電率。
  20. 如請求項1之方法，其包含將該複合堆疊形成為僅包含兩種不同組成非鐵電金屬氧化物。
  21. 如請求項20之方法，其包含將該複合堆疊形成為包含該兩種不同組成非鐵電金屬氧化物中之每一者之兩個交替層。
  22. 如請求項1之方法，其中該至少兩種不同組成非鐵電金屬氧化物選自以下各項當中：TiOx 、AlOx 、Al2 O3 、ScOx 、Sc2 O3 、ZrOx 、YOx 、Y2 O3 、MgOx 、MgO、HfOx 、SrOx 、SrO、Tax Oy 、NbOx 、GdOx 、MoOx 、RuOx 、LaOx 、Vx Oy 、IrOx 、CrOx 、ZnOx 、PrOx 、CeOx 、SmOx 及LuOx 。
  23. 如請求項1之方法，其中在一非鐵電含金屬氧化物絕緣材料上方形成該絕緣體材料，該非鐵電含金屬氧化物絕緣材料在包含該電子組件之一成品電路構造中係非鐵電的。
  24. 如請求項23之方法，其包含將該絕緣體材料形成為直接抵靠該非鐵電含金屬氧化物絕緣材料。
  25. 如請求項23之方法，其包含使用該非鐵電含金屬氧化物絕緣材料來在該絕緣體材料最初形成時且在其係非鐵電時在該絕緣體材料中引發一所要結晶結構。
  26. 如請求項23之方法，其包含使用該非鐵電含金屬氧化物絕緣材料來在該變為鐵電之含金屬氧化物絕緣體材料中引發一所要結晶結構。
  27. 如請求項1之方法，其中該導電材料包含以下各項中之一或多者：IrOx 、SrRuO3 、RuOx 、LSCO、TiSix 、TaSix 、RuSix 、WNx Siy 、Ru、TiAlN、TaN、WNx 、TiSix Ny 、TaSix Ny 、RuSix Ny 及RuSix Tiy Nz 。
  28. 一種使用在形成包含導電材料與鐵電材料之一電子組件之方法，該方法包含： 在一基板上方形成包含至少兩種不同組成非鐵電金屬氧化物之一複合堆疊，該複合堆疊具有至少1 x 102 西門子/釐米之一總體導電率； 在該複合堆疊上方形成一含金屬氧化物絕緣體材料且藉由使用該複合堆疊來使該絕緣體材料變為鐵電的而使該絕緣體材料在其最初形成之後旋即變為鐵電的，該絕緣體材料原本將為在不存在該複合堆疊之情況下在相同條件下形成之一非鐵電含金屬氧化物絕緣體材料；及 在該複合堆疊及該絕緣體材料上方形成導電材料。
  29. 一種鐵電電容器，其包含： 兩個導電電容器電極，其間具有鐵電材料；及 該等導電電容器電極中之至少一者與該鐵電材料之間的非鐵電材料，該非鐵電材料包含包括至少兩種不同組成非鐵電金屬氧化物之一複合堆疊，該非鐵電材料具有至少1 x 102 西門子/釐米且比該非鐵電材料較接近之導電電容器電極之導電率低之一總體導電率。
  30. 一種鐵電場效電晶體，其包含： 一對源極/汲極區域，其間具有一半導電通道；及 一閘極構造，其包含： 鐵電閘極絕緣體材料； 一導電閘極電極；及 非鐵電材料，該非鐵電材料位於a)該鐵電閘極絕緣體材料與該導電閘極電極及b)該鐵電閘極絕緣體材料與該通道中之至少一者之間；該非鐵電材料包含包括至少兩種不同組成非鐵電金屬氧化物之一複合堆疊，該非鐵電材料具有至少1 x 102 西門子/釐米且比該閘極電極之導電率低之一總體導電率。
TW105139886A 2015-12-03 2016-12-02 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法 TWI600057B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/958,182 US9876018B2 (en) 2015-12-03 2015-12-03 Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material

Publications (2)

Publication Number Publication Date
TW201730922A true TW201730922A (zh) 2017-09-01
TWI600057B TWI600057B (zh) 2017-09-21

Family

ID=58797884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139886A TWI600057B (zh) 2015-12-03 2016-12-02 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法

Country Status (7)

Country Link
US (4) US9876018B2 (zh)
EP (1) EP3384532A4 (zh)
JP (2) JP6883038B2 (zh)
KR (3) KR102415069B1 (zh)
CN (2) CN113644194A (zh)
TW (1) TWI600057B (zh)
WO (1) WO2017095678A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930751B2 (en) 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
TWI791259B (zh) * 2019-02-27 2023-02-01 美商凱普勒運算公司 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ）
TWI830026B (zh) * 2020-06-23 2024-01-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468495B2 (en) * 2015-08-11 2019-11-05 Alacrity Semiconductors, Inc. Integrated circuit including ferroelectric memory cells and methods for manufacturing
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US9786345B1 (en) * 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
US10957807B2 (en) * 2017-04-19 2021-03-23 The Board Of Trustees Of The University Of Alabama PLZT thin film capacitors apparatus with enhanced photocurrent and power conversion efficiency and method thereof
US10319426B2 (en) * 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
CN109087997A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
WO2018236361A1 (en) * 2017-06-20 2018-12-27 Intel Corporation FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING INTERFACE LAYER DESIGNED AS A BAND
WO2018236360A1 (en) * 2017-06-20 2018-12-27 Intel Corporation PHASE FIELD EFFECT TRANSISTORS HAVING FERROELECTRIC GRID DIELECTRICS
US10950384B2 (en) * 2017-08-30 2021-03-16 Micron Technology, Inc. Method used in forming an electronic device comprising conductive material and ferroelectric material
DE102018108152A1 (de) * 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiterbauelement und herstellungsverfahren davon
DE112017008132T5 (de) * 2017-09-29 2020-07-02 Intel Corporation Mehrschichtiger isolatorstapel für ferroelektrischen transistor undkondensator
US10553673B2 (en) 2017-12-27 2020-02-04 Micron Technology, Inc. Methods used in forming at least a portion of at least one conductive capacitor electrode of a capacitor that comprises a pair of conductive capacitor electrodes having a capacitor insulator there-between and methods of forming a capacitor
US10748931B2 (en) 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
US11502103B2 (en) 2018-08-28 2022-11-15 Intel Corporation Memory cell with a ferroelectric capacitor integrated with a transtor gate
US10707298B2 (en) 2018-09-05 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor structures
US11018229B2 (en) 2018-09-05 2021-05-25 Micron Technology, Inc. Methods of forming semiconductor structures
US10790145B2 (en) 2018-09-05 2020-09-29 Micron Technology, Inc. Methods of forming crystallized materials from amorphous materials
US20200098926A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Transistors with ferroelectric gates
CN113454779A (zh) 2019-03-06 2021-09-28 美光科技公司 具有耦合到载流子槽结构的晶体管主体区域的集成组合件；以及形成集成组合件的方法
US10971500B2 (en) * 2019-06-06 2021-04-06 Micron Technology, Inc. Methods used in the fabrication of integrated circuitry
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11335790B2 (en) * 2019-09-20 2022-05-17 Sandisk Technologies Llc Ferroelectric memory devices with dual dielectric confinement and methods of forming the same
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
US11139315B2 (en) * 2019-10-31 2021-10-05 Qualcomm Incorporated Ferroelectric transistor
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
US20220285497A1 (en) * 2019-12-30 2022-09-08 Unist(Ulsan National Institute Of Science And Technology) Transistor, ternary inverter comprising same, and transistor manufacturing method
KR102336608B1 (ko) * 2019-12-30 2021-12-09 울산과학기술원 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법
US11424268B2 (en) * 2020-01-08 2022-08-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR20210138993A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
US11980037B2 (en) 2020-06-19 2024-05-07 Intel Corporation Memory cells with ferroelectric capacitors separate from transistor gate stacks
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
US11302529B2 (en) * 2020-07-09 2022-04-12 Taiwan Semiconductor Manufacturing Company Ltd. Seed layer for ferroelectric memory device and manufacturing method thereof
US20220140146A1 (en) * 2020-10-30 2022-05-05 Applied Materials, Inc. Ferroelectric devices enhanced with interface switching modulation
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) * 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11594553B2 (en) 2021-01-15 2023-02-28 Sandisk Technologies Llc Three-dimensional ferroelectric memory device containing lattice-matched templates and methods of making the same
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
US11557609B2 (en) * 2021-03-04 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming the same
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US20230022269A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor dies including low and high workfunction semiconductor devices
CN117561804A (zh) * 2021-10-21 2024-02-13 华为技术有限公司 铁电器件、存储装置及电子设备
CN114023876B (zh) * 2021-10-29 2023-08-25 华中科技大学 一种基于HfO2/ZrO2或HfO2/Al2O3超晶格铁电忆阻器及其制备

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444008A (en) * 1993-09-24 1995-08-22 Vlsi Technology, Inc. High-performance punchthrough implant method for MOS/VLSI
US5753934A (en) 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
JP3310881B2 (ja) 1995-08-04 2002-08-05 ティーディーケイ株式会社 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
JP3891603B2 (ja) 1995-12-27 2007-03-14 シャープ株式会社 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP3435966B2 (ja) 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
JPH10182292A (ja) * 1996-10-16 1998-07-07 Sony Corp 酸化物積層構造およびその製造方法
KR100219522B1 (ko) * 1997-01-10 1999-09-01 윤종용 단결정 강유전체막을 구비하는 반도체장치 및 그 제조방법
JP3103916B2 (ja) 1997-07-09 2000-10-30 ソニー株式会社 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
JP3212930B2 (ja) * 1997-11-26 2001-09-25 日本電気株式会社 容量及びその製造方法
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6339238B1 (en) 1998-10-13 2002-01-15 Symetrix Corporation Ferroelectric field effect transistor, memory utilizing same, and method of operating same
US6172385B1 (en) 1998-10-30 2001-01-09 International Business Machines Corporation Multilayer ferroelectric capacitor structure
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
CN1358326A (zh) * 1999-06-10 2002-07-10 塞姆特里克斯公司 高介电常数的金属氧化物薄膜
US6495878B1 (en) 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
US6318647B1 (en) 1999-08-18 2001-11-20 The Procter & Gamble Company Disposable cartridge for use in a hand-held electrostatic sprayer apparatus
DE19946437A1 (de) 1999-09-28 2001-04-12 Infineon Technologies Ag Ferroelektrischer Transistor
JP2002198495A (ja) 2000-12-25 2002-07-12 Sony Corp 半導体装置およびその製造方法
US7700454B2 (en) 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
JP2003133531A (ja) * 2001-10-26 2003-05-09 Fujitsu Ltd 電子装置とその製造方法
US6878980B2 (en) 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US6773930B2 (en) 2001-12-31 2004-08-10 Texas Instruments Incorporated Method of forming an FeRAM capacitor having a bottom electrode diffusion barrier
US7053433B1 (en) * 2002-04-29 2006-05-30 Celis Semiconductor Corp. Encapsulated ferroelectric array
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
JP4331442B2 (ja) 2002-06-14 2009-09-16 富士通マイクロエレクトロニクス株式会社 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
JP3840207B2 (ja) * 2002-09-30 2006-11-01 株式会社東芝 絶縁膜及び電子素子
US7314842B2 (en) * 2002-10-21 2008-01-01 E.I. Du Pont De Nemours And Company Substituted barium titanate and barium strontium titanate ferroelectric compositions
DE10303316A1 (de) * 2003-01-28 2004-08-12 Forschungszentrum Jülich GmbH Schneller remanenter Speicher
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
JP4901105B2 (ja) 2003-04-15 2012-03-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP3892424B2 (ja) * 2003-07-24 2007-03-14 松下電器産業株式会社 強誘電体容量素子の製造方法
JP2005101517A (ja) 2003-09-02 2005-04-14 Matsushita Electric Ind Co Ltd 容量素子及び半導体記憶装置
US7015564B2 (en) 2003-09-02 2006-03-21 Matsushita Electric Industrial Co., Ltd. Capacitive element and semiconductor memory device
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法
JP4025316B2 (ja) 2004-06-09 2007-12-19 株式会社東芝 半導体装置の製造方法
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
US7220600B2 (en) 2004-12-17 2007-05-22 Texas Instruments Incorporated Ferroelectric capacitor stack etch cleaning methods
JP4690234B2 (ja) * 2006-03-31 2011-06-01 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4882548B2 (ja) * 2006-06-30 2012-02-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7772014B2 (en) 2007-08-28 2010-08-10 Texas Instruments Incorporated Semiconductor device having reduced single bit fails and a method of manufacture thereof
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US20090087623A1 (en) * 2007-09-28 2009-04-02 Brazier Mark R Methods for the deposition of ternary oxide gate dielectrics and structures formed thereby
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US9041082B2 (en) * 2010-10-07 2015-05-26 International Business Machines Corporation Engineering multiple threshold voltages in an integrated circuit
KR20140004855A (ko) * 2012-07-03 2014-01-14 서울대학교산학협력단 음의 커패시턴스를 가지는 강유전체를 이용한 커패시터 소자
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
JP2014103226A (ja) * 2012-11-20 2014-06-05 Mitsubishi Materials Corp 強誘電体薄膜の製造方法
US20140147940A1 (en) * 2012-11-26 2014-05-29 Texas Instruments Incorporated Process-compatible sputtering target for forming ferroelectric memory capacitor plates
EP2979207A4 (en) 2013-10-10 2016-11-09 Yandex Europe Ag METHODS AND SYSTEMS FOR INDEXING SOURCE DATA FOR DATABASE DOCUMENTS AND FOR DOCUMENT LOCATION IN THE DATABASE
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
JP6062552B2 (ja) 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
US9147689B1 (en) 2014-04-16 2015-09-29 Micron Technology, Inc. Methods of forming ferroelectric capacitors
US9755041B2 (en) * 2014-04-30 2017-09-05 Purdue Research Foundation NEMS devices with series ferroelectric negative capacitor
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US9530833B2 (en) * 2014-06-17 2016-12-27 Globalfoundaries Inc. Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof
CN105139886B (zh) 2015-07-24 2018-05-08 Tcl移动通信科技（宁波）有限公司 一种应用转接装置的音乐播放方法及系统
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930751B2 (en) 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
US11515396B2 (en) 2017-12-15 2022-11-29 Micron Technology, Inc. Ferroelectric assemblies and methods of forming ferroelectric assemblies
US11769816B2 (en) 2017-12-15 2023-09-26 Micron Technology, Inc. Ferroelectric assemblies and methods of forming ferroelectric assemblies
TWI791259B (zh) * 2019-02-27 2023-02-01 美商凱普勒運算公司 具有單向板線和位元線及柱狀電容器的高密度低電壓非揮發性記憶體（ｎｖｍ）
TWI830026B (zh) * 2020-06-23 2024-01-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Also Published As

Publication number Publication date
TWI600057B (zh) 2017-09-21
JP6883038B2 (ja) 2021-06-02
US20170162587A1 (en) 2017-06-08
JP7265570B2 (ja) 2023-04-26
US20180102374A1 (en) 2018-04-12
US20230121892A1 (en) 2023-04-20
JP2021073747A (ja) 2021-05-13
CN108369956B (zh) 2021-08-31
US9876018B2 (en) 2018-01-23
US10748914B2 (en) 2020-08-18
CN113644194A (zh) 2021-11-12
KR102208970B1 (ko) 2021-01-29
US11856790B2 (en) 2023-12-26
JP2018536998A (ja) 2018-12-13
EP3384532A4 (en) 2019-07-17
KR102415069B1 (ko) 2022-06-30
KR20180076369A (ko) 2018-07-05
EP3384532A1 (en) 2018-10-10
WO2017095678A1 (en) 2017-06-08
KR20210011510A (ko) 2021-02-01
US20200373314A1 (en) 2020-11-26
US11552086B2 (en) 2023-01-10
KR20200100213A (ko) 2020-08-25
CN108369956A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
TWI600057B (zh) 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法
TWI661538B (zh) 鐵電裝置及形成鐵電裝置之方法
US11469043B2 (en) Electronic device comprising conductive material and ferroelectric material
US8787066B2 (en) Method for forming resistive switching memory elements with improved switching behavior
US9147689B1 (en) Methods of forming ferroelectric capacitors
KR20140057636A (ko) 저항성 스위칭 메모리 소자들을 형성하는 방법
KR102433698B1 (ko) 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법