JP3892424B2 - 強誘電体容量素子の製造方法 - Google Patents
強誘電体容量素子の製造方法 Download PDFInfo
- Publication number
- JP3892424B2 JP3892424B2 JP2003278703A JP2003278703A JP3892424B2 JP 3892424 B2 JP3892424 B2 JP 3892424B2 JP 2003278703 A JP2003278703 A JP 2003278703A JP 2003278703 A JP2003278703 A JP 2003278703A JP 3892424 B2 JP3892424 B2 JP 3892424B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- manufacturing
- ferroelectric capacitor
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
この製造方法によれば、結晶化されると同時に水素バリアで遮蔽されるので、水分や水素による劣化を原理的に完全に防止することができる。
本発明の別の強誘電体容量素子の製造方法は、半導体基板上に下層より順に下部電極、強誘電体膜および上部電極を形成する工程を含む強誘電体容量素子の製造方法であって、前記強誘電体膜は、前記強誘電体膜の形成以降に形成される膜の成膜と同時に、該膜の成膜温度を利用して結晶化するものであり、前記強誘電体膜の結晶化に利用する膜の成膜時に、前記強誘電体膜の結晶化を促進させるエネルギーが含まれていることを特徴する。
これは例えばプラズマ状態の成膜を利用し、結晶化を促進させることができ、実質的に低温あるいは低熱バジェットで強誘電体膜の結晶化を実現することができる。
本発明の上記強誘電体容量素子の製造方法において、前記上部電極が貴金属からなることが好ましい。
本発明の第1の実施形態に係る強誘電体容量素子の製造方法を、図1を参照しながら説明する。
本発明の第2の実施形態に係る強誘電体容量素子の製造方法では、先の第1の実施形態において、上部電極に貴金属を使用したものである。
本発明の第3の実施形態に係る強誘電体容量素子の製造方法では、先の第1の実施形態において、上部電極の膜厚を200nm以下に限定したものである。
本発明の第4の実施形態に係る強誘電体容量素子の製造方法では、先の第1の実施形態において、有効となる容量を規定する電極の大きさを1.6μm2以下に限定したものである。
本発明の第5の実施形態に係る強誘電体容量素子の製造方法では、先の第1の実施形態において、強誘電体膜の成膜方法をゾルゲル法もしくはMOD法としたものである。
本発明の第6の実施形態に係る強誘電体容量素子の製造方法を、図4を参照しながら説明する。図4は第2の実施形態の製造方法を示す断面図である。
本発明の第7の実施形態に係る強誘電体容量素子の製造方法では、第1および第2の実施形態において、強誘電体膜の結晶化温度を450〜800℃に限定したものである。
本発明の第8の実施形態に係る強誘電体容量素子の製造方法では、例えば第1の実施形態において、結晶化を兼ねる成膜を行う際に、酸素原子を成膜雰囲気中に含ませることを特徴としたものである。
本発明の第9の実施形態に係る強誘電体容量素子の製造方法では、強誘電体膜の結晶化に利用する成膜時に結晶化を促進させる要因が含まれていることを特徴としたものである。
2A 第1の導電膜
2 下部電極
3A 結晶化前かつパターニング前の強誘電体膜
3B 結晶化後かつパターニング前の強誘電体膜
3C 結晶化前かつパターニング後の強誘電体膜
3 結晶化後かつパターニング後の強誘電体膜
4A 第2の導電膜
4 上部電極
5 コンタクトプラグ
6 キャパシタ層間絶縁膜
7 水分侵入防止膜
8 水素バリア膜
Claims (8)
- 半導体基板上に下層より順に下部電極、強誘電体膜および上部電極を形成する工程を含む強誘電体容量素子の製造方法であって、
前記強誘電体膜は、前記上部電極の成膜と同時に、前記上部電極の成膜温度を利用して結晶化することを特徴する強誘電体容量素子の製造方法。 - 半導体基板上に下層より順に下部電極、強誘電体膜および上部電極を形成する工程を含む強誘電体容量素子の製造方法であって、
前記強誘電体膜は、前記強誘電体容量素子の上部に配置される水素バリア膜の成膜と同時に、前記水素バリア膜の成膜温度を利用して結晶化することを特徴する強誘電体容量素子の製造方法。 - 前記上部電極が貴金属からなる請求項1又は2に記載の強誘電体容量素子の製造方法。
- 前記上部電極の膜厚が200nm以下である請求項1又は2に記載の強誘電体容量素子の製造方法。
- 前記強誘電体容量素子の容量を規定する電極の面積が1.6μm2以下である請求項1又は2に記載の強誘電体容量素子の製造方法。
- 前記強誘電体膜の形成方法がゾルゲル法もしくはMOD法である請求項1又は2に記載の強誘電体容量素子の製造方法。
- 前記強誘電体膜の結晶化に利用する膜の成膜温度が450〜800℃である請求項1又は2に記載の強誘電体容量素子の製造方法。
- 前記強誘電体膜の結晶化に利用する膜の成膜時に、少なくとも酸素原子が含まれている請求項1又は2に記載の強誘電体容量素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278703A JP3892424B2 (ja) | 2003-07-24 | 2003-07-24 | 強誘電体容量素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278703A JP3892424B2 (ja) | 2003-07-24 | 2003-07-24 | 強誘電体容量素子の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005045081A JP2005045081A (ja) | 2005-02-17 |
JP2005045081A5 JP2005045081A5 (ja) | 2005-08-18 |
JP3892424B2 true JP3892424B2 (ja) | 2007-03-14 |
Family
ID=34265033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003278703A Expired - Fee Related JP3892424B2 (ja) | 2003-07-24 | 2003-07-24 | 強誘電体容量素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3892424B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4548262B2 (ja) * | 2005-07-29 | 2010-09-22 | Tdk株式会社 | 下部電極構造 |
US9876018B2 (en) | 2015-12-03 | 2018-01-23 | Micron Technology, Inc. | Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material |
-
2003
- 2003-07-24 JP JP2003278703A patent/JP3892424B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005045081A (ja) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4005270B2 (ja) | 半導体装置の製造方法 | |
JP2009253033A (ja) | 半導体記憶装置及びその製造方法 | |
JP2008010634A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JPH11126881A (ja) | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 | |
JP2009141179A (ja) | 強誘電体メモリ装置およびその製造方法 | |
JP2005183843A (ja) | 半導体装置の製造方法 | |
KR20000035034A (ko) | 자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법 | |
JP2003273325A (ja) | 半導体装置およびその製造方法 | |
US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
US7547638B2 (en) | Method for manufacturing semiconductor device | |
JP2004356464A (ja) | 強誘電体素子の製造方法、強誘電体素子及びFeRAM | |
JP2006313833A (ja) | 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス | |
JP3892424B2 (ja) | 強誘電体容量素子の製造方法 | |
JP3921401B2 (ja) | 容量素子の製造方法 | |
KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
JP5028829B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2002314047A (ja) | 半導体装置及びその製造方法 | |
KR100296128B1 (ko) | 강유전 메모리 소자의 캐패시터 제조 방법 | |
KR100321699B1 (ko) | 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법 | |
JP2006024748A (ja) | 強誘電体キャパシタをもつ半導体装置及びその製造方法 | |
JP4649899B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP4718193B2 (ja) | 半導体装置の製造方法 | |
JP4332119B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100944193B1 (ko) | 반도체 장치의 제조 방법 | |
JP2001267519A (ja) | 強誘電体装置の製造方法及び強誘電体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |