JP2005045081A5 - - Google Patents

Claims (10)

1. 半導体基板上に下層より順に下部電極、強誘電体膜および上部電極を形成する工程を含む強誘電体容量素子の製造方法であって、
   前記強誘電体膜は、前記上部電極の成膜と同時に、前記上部電極の成膜温度を利用して結晶化することを特徴する強誘電体容量素子の製造方法。
2. 半導体基板上に下層より順に下部電極、強誘電体膜および上部電極を形成する工程を含む強誘電体容量素子の製造方法であって、
   前記強誘電体膜は、前記強誘電体容量素子の上部に配置される水素バリア膜の成膜と同時に、前記水素バリア膜の成膜温度を利用して結晶化することを特徴する強誘電体容量素子の製造方法。
3. 半導体基板上に下層より順に下部電極、強誘電体膜および上部電極を形成する工程を含む強誘電体容量素子の製造方法であって、
   前記強誘電体膜は、前記強誘電体膜の形成以降に形成される膜の成膜と同時に、前記膜の成膜温度を利用して結晶化するものであり、
   前記強誘電体膜の結晶化に利用する膜の成膜時に、前記強誘電体膜の結晶化を促進させるエネルギーが含まれていることを特徴する強誘電体容量素子の製造方法。
4. 前記上部電極が貴金属からなる請求項１から請求項３のうちいずれか１項に記載の強誘電体容量素子の製造方法。
5. 前記上部電極の膜厚が２００ｎｍ以下である請求項１から請求項３のうちいずれか１項に記載の強誘電体容量素子の製造方法。
6. 前記強誘電体容量素子の容量を規定する電極の面積が１．６μｍ^２以下である請求項１から請求項３のうちいずれか１項に記載の強誘電体容量素子の製造方法。
7. 前記強誘電体膜の形成方法がゾルゲル法もしくはＭＯＤ法である請求項１から請求項３のうちいずれか１項に記載の強誘電体容量素子の製造方法。
8. 前記強誘電体膜の結晶化に利用する膜の成膜温度が４５０〜８００℃である請求項１から請求項３のうちいずれか１項に記載の強誘電体容量素子の製造方法。
9. 前記強誘電体膜の結晶化に利用する膜の成膜時に、少なくとも酸素原子が含まれている請求項１から請求項３のうちいずれか１項に記載の強誘電体容量素子の製造方法。
10. 前記強誘電体膜の結晶化を促進させるエネルギーは、プラズマ状態となった原子のエネルギー、光エネルギーおよびレーザーエネルギーのうちのいずれかである請求項３に記載の強誘電体容量素子の製造方法。