JP3447922B2 - 容量素子及びその製造方法 - Google Patents
容量素子及びその製造方法Info
- Publication number
- JP3447922B2 JP3447922B2 JP25042897A JP25042897A JP3447922B2 JP 3447922 B2 JP3447922 B2 JP 3447922B2 JP 25042897 A JP25042897 A JP 25042897A JP 25042897 A JP25042897 A JP 25042897A JP 3447922 B2 JP3447922 B2 JP 3447922B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- forming
- metal film
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【0001】
【産業上の利用分野】本発明は、容量素子、特に半導体
集積回路装置の不揮発性メモリとして用いられる容量素
子及びその製造方法に関する。
集積回路装置の不揮発性メモリとして用いられる容量素
子及びその製造方法に関する。
【0002】
【従来の技術】半導体集積回路装置の高集積化、低電圧
化及び高速動作化の要望により、薄膜化を図ることがで
きると共に、書き込み及び読み出しの動作を低電圧で且
つ高速にできる不揮発性メモリとして、強誘電体メモリ
が注目されている。
化及び高速動作化の要望により、薄膜化を図ることがで
きると共に、書き込み及び読み出しの動作を低電圧で且
つ高速にできる不揮発性メモリとして、強誘電体メモリ
が注目されている。
【0003】強誘電体メモリは、容量絶縁膜として用い
る強誘電体薄膜の自発分極状態を反転させるか否かによ
って、データ線に対して流出入する電荷量が異なる現象
を利用している。
る強誘電体薄膜の自発分極状態を反転させるか否かによ
って、データ線に対して流出入する電荷量が異なる現象
を利用している。
【0004】図6は、強誘電体メモリに用いられる従来
の容量素子の断面構造を示しており、図6に示すよう
に、100nmの膜厚のTiOx (酸化チタン)膜1a
と300nmの膜厚のPt(白金)膜1bとの積層構造
よりなる下部電極1の上に、250nmの膜厚を持つビ
スマス(Bi)の層状構造を有する強誘電体薄膜よりな
る容量絶縁膜2が形成され、該容量絶縁膜2の上にPt
膜よりなる上部電極3が形成されている。上部電極3の
上を含む容量絶縁膜2の上には20nmの膜厚を有する
第1のTi(チタン)膜4を介してコンタクトホールを
有する層間絶縁膜としてのSiO2 (酸化シリコン)膜
5が形成されており、該SiO2 膜5の上には、25n
mの膜厚を有する第2のTi膜6、150nmの膜厚を
有する第1のTiN(窒化チタン)膜7、800nmの
膜厚を有するAl(アルミニウム)配線膜8及び30n
mの膜厚を有する第2のTiN膜9が形成されている。
の容量素子の断面構造を示しており、図6に示すよう
に、100nmの膜厚のTiOx (酸化チタン)膜1a
と300nmの膜厚のPt(白金)膜1bとの積層構造
よりなる下部電極1の上に、250nmの膜厚を持つビ
スマス(Bi)の層状構造を有する強誘電体薄膜よりな
る容量絶縁膜2が形成され、該容量絶縁膜2の上にPt
膜よりなる上部電極3が形成されている。上部電極3の
上を含む容量絶縁膜2の上には20nmの膜厚を有する
第1のTi(チタン)膜4を介してコンタクトホールを
有する層間絶縁膜としてのSiO2 (酸化シリコン)膜
5が形成されており、該SiO2 膜5の上には、25n
mの膜厚を有する第2のTi膜6、150nmの膜厚を
有する第1のTiN(窒化チタン)膜7、800nmの
膜厚を有するAl(アルミニウム)配線膜8及び30n
mの膜厚を有する第2のTiN膜9が形成されている。
【0005】尚、第1のTi膜4はSiO2 膜5に対し
てエッチングを行なう際の反射防止膜となり、第2のT
i膜6はAl配線層8と上部電極3との密着性を向上さ
せるために形成されており、第1のTiN膜7はAl配
線膜8のバリア層となり、第2のTiN膜9は反射防止
膜となる。
てエッチングを行なう際の反射防止膜となり、第2のT
i膜6はAl配線層8と上部電極3との密着性を向上さ
せるために形成されており、第1のTiN膜7はAl配
線膜8のバリア層となり、第2のTiN膜9は反射防止
膜となる。
【0006】また、容量絶縁膜2を構成する強誘電体薄
膜は酸化力が強いため、下部電極1及び上部電極3を構
成する材料としてAu、Si又はTiN等を用いると、
下部電極1及び上部電極3は容量絶縁膜2により容易に
酸化されてしまうので、下部電極1及び上部電極3を構
成する材料としてPtを用いている。
膜は酸化力が強いため、下部電極1及び上部電極3を構
成する材料としてAu、Si又はTiN等を用いると、
下部電極1及び上部電極3は容量絶縁膜2により容易に
酸化されてしまうので、下部電極1及び上部電極3を構
成する材料としてPtを用いている。
【0007】
【発明が解決しようとする課題】ところが、図7に示す
ように、上部電極3を構成するPt膜は柱状の結晶構造
を有しているため、第1のTi膜4及び第2のTi膜6
を堆積した後の工程における熱処理により、容量絶縁膜
2を構成するビスマス層状構造を有する強誘電体薄膜の
成分であるBi原子(白丸で示す)及び第1のTi膜4
及び第2のTi膜6を構成するTi原子(黒丸で示す)
はPt膜の結晶粒界に沿って容易に拡散してしまう。こ
のため、容量絶縁膜を構成する強誘電体薄膜の組成が変
化するので、容量素子の電気特性が劣化してしまうとい
う問題がある。
ように、上部電極3を構成するPt膜は柱状の結晶構造
を有しているため、第1のTi膜4及び第2のTi膜6
を堆積した後の工程における熱処理により、容量絶縁膜
2を構成するビスマス層状構造を有する強誘電体薄膜の
成分であるBi原子(白丸で示す)及び第1のTi膜4
及び第2のTi膜6を構成するTi原子(黒丸で示す)
はPt膜の結晶粒界に沿って容易に拡散してしまう。こ
のため、容量絶縁膜を構成する強誘電体薄膜の組成が変
化するので、容量素子の電気特性が劣化してしまうとい
う問題がある。
【0008】このような問題は、上部電極3がPt膜に
より構成される場合に限られず、下部電極2がPt膜に
より構成される場合にも発生し、また、上部電極又は下
部電極がPt膜により形成される場合に限られず、柱状
の結晶を有している場合に広く発生する。
より構成される場合に限られず、下部電極2がPt膜に
より構成される場合にも発生し、また、上部電極又は下
部電極がPt膜により形成される場合に限られず、柱状
の結晶を有している場合に広く発生する。
【0009】前記に鑑み、本発明は、柱状結晶を有する
下部電極及び上部電極と、これら下部電極と上部電極と
の間に形成された容量絶縁膜とからなる容量素子におい
て、容量絶縁膜を構成する成分又は下部電極若しくは上
部電極と接する他の金属膜を構成する成分が下部電極又
は上部電極の柱状結晶の粒界を通って拡散し、容量絶縁
膜の組成が変化して、容量素子の電気特性が劣化するこ
とを防止することを目的とする。
下部電極及び上部電極と、これら下部電極と上部電極と
の間に形成された容量絶縁膜とからなる容量素子におい
て、容量絶縁膜を構成する成分又は下部電極若しくは上
部電極と接する他の金属膜を構成する成分が下部電極又
は上部電極の柱状結晶の粒界を通って拡散し、容量絶縁
膜の組成が変化して、容量素子の電気特性が劣化するこ
とを防止することを目的とする。
【0010】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、下部電極又は上部電極を少なくとも2つ
の金属膜から構成し、これら2つの金属膜の柱状結晶の
粒界を互いに不連続にするものである。
め、本発明は、下部電極又は上部電極を少なくとも2つ
の金属膜から構成し、これら2つの金属膜の柱状結晶の
粒界を互いに不連続にするものである。
【0011】具体的には、本発明に係る容量素子は、下
部電極と、該下部電極の上に形成された容量絶縁膜と、
該容量絶縁膜の上に形成された上部電極とを備えた容量
素子を対象とし、下部電極及び上部電極のうちの少なく
とも1つの電極は、互いに同質の金属の柱状結晶よりな
る第1の金属膜及び第2の金属膜を有しており、第1の
金属膜を構成する柱状結晶の粒界と第2の金属膜を構成
する柱状結晶の粒界とは互いに不連続である。
部電極と、該下部電極の上に形成された容量絶縁膜と、
該容量絶縁膜の上に形成された上部電極とを備えた容量
素子を対象とし、下部電極及び上部電極のうちの少なく
とも1つの電極は、互いに同質の金属の柱状結晶よりな
る第1の金属膜及び第2の金属膜を有しており、第1の
金属膜を構成する柱状結晶の粒界と第2の金属膜を構成
する柱状結晶の粒界とは互いに不連続である。
【0012】本発明の容量素子によると、容量絶縁膜を
構成する成分又は柱状結晶の粒界同士が互いに不連続で
ある電極に隣接する金属膜を構成する成分は、第1の金
属膜を構成する柱状結晶の粒界と第2の金属膜を構成す
る柱状結晶の粒界とが互いに不連続であるため、第1の
金属膜と第2の金属膜との間で拡散を阻止される。
構成する成分又は柱状結晶の粒界同士が互いに不連続で
ある電極に隣接する金属膜を構成する成分は、第1の金
属膜を構成する柱状結晶の粒界と第2の金属膜を構成す
る柱状結晶の粒界とが互いに不連続であるため、第1の
金属膜と第2の金属膜との間で拡散を阻止される。
【0013】本発明の容量素子は、第1の金属膜と第2
の金属膜との間に、第1の金属膜又は第2の金属膜を構
成する金属の金属酸化層を有していることが好ましい。
の金属膜との間に、第1の金属膜又は第2の金属膜を構
成する金属の金属酸化層を有していることが好ましい。
【0014】また、本発明の容量素子は、第1の金属膜
と第2の金属膜との間に、第1の金属膜又は第2の金属
膜を構成する金属よりなる非晶質層を有していることが
好ましい。
と第2の金属膜との間に、第1の金属膜又は第2の金属
膜を構成する金属よりなる非晶質層を有していることが
好ましい。
【0015】また、本発明の容量素子は、第1の金属膜
と第2の金属膜との間に、容量絶縁膜を構成する金属の
金属酸化層を有していることが好ましい。
と第2の金属膜との間に、容量絶縁膜を構成する金属の
金属酸化層を有していることが好ましい。
【0016】また、本発明の容量素子は、第1の金属膜
と第2の金属膜との間に、容量絶縁膜を構成する金属を
含む金属層を有していることが好ましい。
と第2の金属膜との間に、容量絶縁膜を構成する金属を
含む金属層を有していることが好ましい。
【0017】また、本発明の容量素子において、容量絶
縁膜をBi系の強誘電体薄膜により構成することができ
る。
縁膜をBi系の強誘電体薄膜により構成することができ
る。
【0018】また、本発明の容量素子において、第1の
金属膜及び第2の金属膜を構成する金属をPtにより構
成することができる。
金属膜及び第2の金属膜を構成する金属をPtにより構
成することができる。
【0019】本発明に係る第1の容量素子の製造方法
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
1つの工程は、金属の柱状結晶を有する第1の金属膜を
形成する第1の工程と、第1の金属膜を大気中に曝す第
2の工程と、大気中に曝された第1の金属膜の上に、第
1の金属膜を構成する金属と同質の金属よりなる柱状結
晶を有し該柱状結晶の粒界が第1の金属膜の柱状結晶の
粒界と不連続である第2の金属膜を形成する第3の工程
とを有している。
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
1つの工程は、金属の柱状結晶を有する第1の金属膜を
形成する第1の工程と、第1の金属膜を大気中に曝す第
2の工程と、大気中に曝された第1の金属膜の上に、第
1の金属膜を構成する金属と同質の金属よりなる柱状結
晶を有し該柱状結晶の粒界が第1の金属膜の柱状結晶の
粒界と不連続である第2の金属膜を形成する第3の工程
とを有している。
【0020】第1の容量素子の製造方法によると、第1
の金属膜を大気中に曝した後、大気中に曝された第1の
金属膜の上に、第1の金属膜を構成する金属と同質の金
属よりなる柱状結晶を有する第2の金属膜を形成するた
め、第1の金属膜を構成する柱状結晶の粒界と第2の金
属膜を構成する柱状結晶の粒界とを互いに不連続にする
ことができる。
の金属膜を大気中に曝した後、大気中に曝された第1の
金属膜の上に、第1の金属膜を構成する金属と同質の金
属よりなる柱状結晶を有する第2の金属膜を形成するた
め、第1の金属膜を構成する柱状結晶の粒界と第2の金
属膜を構成する柱状結晶の粒界とを互いに不連続にする
ことができる。
【0021】本発明に係る第2の容量素子の製造方法
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
1つの工程は、金属の柱状結晶を有する第1の金属膜を
形成する第1の工程と、第1の金属膜を酸素プラズマに
曝して第1の金属膜の表面に該第1の金属膜を構成する
金属の金属酸化層を形成する第2の工程と、金属酸化層
の上に、第1の金属膜を構成する金属と同質の金属より
なる柱状結晶を有し該柱状結晶の粒界が第1の金属膜の
柱状結晶の粒界と不連続である第2の金属膜を形成する
第3の工程とを有している。
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
1つの工程は、金属の柱状結晶を有する第1の金属膜を
形成する第1の工程と、第1の金属膜を酸素プラズマに
曝して第1の金属膜の表面に該第1の金属膜を構成する
金属の金属酸化層を形成する第2の工程と、金属酸化層
の上に、第1の金属膜を構成する金属と同質の金属より
なる柱状結晶を有し該柱状結晶の粒界が第1の金属膜の
柱状結晶の粒界と不連続である第2の金属膜を形成する
第3の工程とを有している。
【0022】第2の容量素子の製造方法によると、第1
の金属膜を酸素プラズマに曝して該第1の金属膜を構成
する金属の金属酸化層を形成した後、該金属酸化層の上
に、第1の金属膜を構成する金属と同質の金属よりなる
柱状結晶を有する第2の金属膜を形成するため、第1の
金属膜を構成する柱状結晶の粒界と第2の金属膜を構成
する柱状結晶の粒界とを互いに不連続にすることができ
る。
の金属膜を酸素プラズマに曝して該第1の金属膜を構成
する金属の金属酸化層を形成した後、該金属酸化層の上
に、第1の金属膜を構成する金属と同質の金属よりなる
柱状結晶を有する第2の金属膜を形成するため、第1の
金属膜を構成する柱状結晶の粒界と第2の金属膜を構成
する柱状結晶の粒界とを互いに不連続にすることができ
る。
【0023】本発明に係る第3の容量素子の製造方法
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
1つの工程は、金属の柱状結晶を有する第1の金属膜を
形成する第1の工程と、第1の金属膜にレーザ光を照射
して第1の金属膜の表面に該第1の金属膜を構成する金
属よりなる非晶質層を形成する第2の工程と、非晶質層
の上に、第1の金属膜を構成する金属と同質の金属より
なる柱状結晶を有し該柱状結晶の粒界が第1の金属膜の
柱状結晶の粒界と不連続である第2の金属膜を形成する
第3の工程とを有している。
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
1つの工程は、金属の柱状結晶を有する第1の金属膜を
形成する第1の工程と、第1の金属膜にレーザ光を照射
して第1の金属膜の表面に該第1の金属膜を構成する金
属よりなる非晶質層を形成する第2の工程と、非晶質層
の上に、第1の金属膜を構成する金属と同質の金属より
なる柱状結晶を有し該柱状結晶の粒界が第1の金属膜の
柱状結晶の粒界と不連続である第2の金属膜を形成する
第3の工程とを有している。
【0024】第3の容量素子の製造方法によると、第1
の金属膜にレーザ光を照射して該第1の金属膜を構成す
る金属の非晶質層を形成した後、該非晶質層の上に、第
1の金属膜を構成する金属と同質の金属よりなる柱状結
晶を有する第2の金属膜を形成するため、第1の金属膜
を構成する柱状結晶の粒界と第2の金属膜を構成する柱
状結晶の粒界とを互いに不連続にすることができる。
の金属膜にレーザ光を照射して該第1の金属膜を構成す
る金属の非晶質層を形成した後、該非晶質層の上に、第
1の金属膜を構成する金属と同質の金属よりなる柱状結
晶を有する第2の金属膜を形成するため、第1の金属膜
を構成する柱状結晶の粒界と第2の金属膜を構成する柱
状結晶の粒界とを互いに不連続にすることができる。
【0025】本発明に係る第4の容量素子の製造方法
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、上部
電極形成工程は、容量絶縁膜の上に金属の柱状結晶を有
する第1の金属膜を形成する第1の工程と、容量絶縁膜
に対して熱処理を施して、第1の金属膜の表面に、容量
絶縁膜を構成する金属を含む中間金属層を形成する第2
の工程と、中間金属層の上に、第1の金属膜を構成する
金属と同質の金属よりなる柱状結晶を有し該柱状結晶の
粒界が第1の金属膜の柱状結晶の粒界と不連続である第
2の金属膜を形成する第3の工程とを有している。
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、上部
電極形成工程は、容量絶縁膜の上に金属の柱状結晶を有
する第1の金属膜を形成する第1の工程と、容量絶縁膜
に対して熱処理を施して、第1の金属膜の表面に、容量
絶縁膜を構成する金属を含む中間金属層を形成する第2
の工程と、中間金属層の上に、第1の金属膜を構成する
金属と同質の金属よりなる柱状結晶を有し該柱状結晶の
粒界が第1の金属膜の柱状結晶の粒界と不連続である第
2の金属膜を形成する第3の工程とを有している。
【0026】第4の容量素子の製造方法によると、容量
絶縁膜の上に第1の金属膜を形成した後、容量絶縁膜に
対して熱処理を施して、第1の金属膜の表面に容量絶縁
膜を構成する金属を含む中間金属層を形成した後、該中
間金属層の上に、第1の金属膜を構成する金属と同質の
金属よりなる柱状結晶を有する第2の金属膜を形成する
ため、第1の金属膜を構成する柱状結晶の粒界と第2の
金属膜を構成する柱状結晶の粒界とを互いに不連続にす
ることができる。
絶縁膜の上に第1の金属膜を形成した後、容量絶縁膜に
対して熱処理を施して、第1の金属膜の表面に容量絶縁
膜を構成する金属を含む中間金属層を形成した後、該中
間金属層の上に、第1の金属膜を構成する金属と同質の
金属よりなる柱状結晶を有する第2の金属膜を形成する
ため、第1の金属膜を構成する柱状結晶の粒界と第2の
金属膜を構成する柱状結晶の粒界とを互いに不連続にす
ることができる。
【0027】
(第1の実施形態)以下、第1の実施形態に係る容量素
子及びその製造方法について図1(a)〜(c)及び図
2(a)〜(c)を参照しながら説明する。
子及びその製造方法について図1(a)〜(c)及び図
2(a)〜(c)を参照しながら説明する。
【0028】まず、図1(a)に示すように、下部電極
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜2に、例えばスパッタリング
法によりPtを堆積して、Ptの結晶層よりなる100
nmの膜厚を有する第1のPt膜11を形成した後、該
第1のPt膜11を酸素プラズマに曝して、図1(b)
に示すように、第1のPt膜11の表面部に第1のPt
Ox 層12を形成する。
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜2に、例えばスパッタリング
法によりPtを堆積して、Ptの結晶層よりなる100
nmの膜厚を有する第1のPt膜11を形成した後、該
第1のPt膜11を酸素プラズマに曝して、図1(b)
に示すように、第1のPt膜11の表面部に第1のPt
Ox 層12を形成する。
【0029】次に、図1(c)に示すように、第1のP
tOx 層12の上に、例えばスパッタリング法によりP
tを堆積して、Ptの結晶層よりなる100nmの膜厚
を有する第2のPt膜13を形成する。このようにする
と、第1のPt膜11と第2のPt膜13との間に第1
のPtOx 層12が介在するため、第1のPt膜11の
結晶粒界と第2のPt膜13の結晶粒界とが互いにずれ
た状態で、第2のPt膜13は堆積される。
tOx 層12の上に、例えばスパッタリング法によりP
tを堆積して、Ptの結晶層よりなる100nmの膜厚
を有する第2のPt膜13を形成する。このようにする
と、第1のPt膜11と第2のPt膜13との間に第1
のPtOx 層12が介在するため、第1のPt膜11の
結晶粒界と第2のPt膜13の結晶粒界とが互いにずれ
た状態で、第2のPt膜13は堆積される。
【0030】次に、第2のPt膜13を酸素プラズマに
曝して、図2(a)に示すように、第2のPt膜13の
表面部に第2のPtOx 層14を形成する。
曝して、図2(a)に示すように、第2のPt膜13の
表面部に第2のPtOx 層14を形成する。
【0031】尚、第1のPt膜11及び第2のPt膜1
3に対する酸素プラズマの処理条件は、特に問わない
が、一例を挙げると次の通りである。すなわち、マイク
ロ波放電により発生させた高密度酸素プラズマを用い
て、高周波電力の周波数:2.45GHz、高周波電
力:100W、チャンバー内の圧力:1.4Torr、
ガス流量:200sccm、基板温度:150℃、プラ
ズマ処理時間:150秒の条件で行なうことができる。
3に対する酸素プラズマの処理条件は、特に問わない
が、一例を挙げると次の通りである。すなわち、マイク
ロ波放電により発生させた高密度酸素プラズマを用い
て、高周波電力の周波数:2.45GHz、高周波電
力:100W、チャンバー内の圧力:1.4Torr、
ガス流量:200sccm、基板温度:150℃、プラ
ズマ処理時間:150秒の条件で行なうことができる。
【0032】次に、図2(a)に示すように、第2のP
tOx 層14の上に、例えばスパッタリング法によりP
tを堆積して、Ptの結晶層よりなる100nmの膜厚
を有する第3のPt膜15を形成する。このようにする
と、第2のPt膜13と第3のPt膜15との間に第2
のPtOx 層14が介在するため、第2のPt膜13の
結晶粒界と第3のPt膜15の結晶粒界とが互いにずれ
た状態で、第3のPt膜15は堆積される。
tOx 層14の上に、例えばスパッタリング法によりP
tを堆積して、Ptの結晶層よりなる100nmの膜厚
を有する第3のPt膜15を形成する。このようにする
と、第2のPt膜13と第3のPt膜15との間に第2
のPtOx 層14が介在するため、第2のPt膜13の
結晶粒界と第3のPt膜15の結晶粒界とが互いにずれ
た状態で、第3のPt膜15は堆積される。
【0033】尚、第1のPt膜11、第2のPt膜13
及び第3のPt膜15の製膜条件は、特に限定されない
が、5〜8mTorr程度に減圧されたスパッタリング
装置内に例えばアルゴンガスを導入すると共に、電極間
に1〜2kW程度の電圧を印加して行なうことが好まし
い。
及び第3のPt膜15の製膜条件は、特に限定されない
が、5〜8mTorr程度に減圧されたスパッタリング
装置内に例えばアルゴンガスを導入すると共に、電極間
に1〜2kW程度の電圧を印加して行なうことが好まし
い。
【0034】次に、第3のPt膜15の上に第1のTi
膜4を堆積を堆積した後、第1のPt膜11、第1のP
tOx 層12、第2のPt膜13、第2のPtOx 層1
4及び第3のPt膜15よりなる積層体、並びに第1の
Ti膜4をパターニングすると、前記の積層体よりなる
上部電極3が形成される。
膜4を堆積を堆積した後、第1のPt膜11、第1のP
tOx 層12、第2のPt膜13、第2のPtOx 層1
4及び第3のPt膜15よりなる積層体、並びに第1の
Ti膜4をパターニングすると、前記の積層体よりなる
上部電極3が形成される。
【0035】次に、図6に示すように、第1のTi膜4
の上に全面に亘って層間絶縁膜としてのSiO2 膜5を
堆積した後、SiO2 膜5及び第1のTi膜4に対して
エッチングを行なって、SiO2 膜5及び第1のTi膜
4にコンタクトホールを形成する。その後、SiO2 膜
5の上に、25nmの膜厚を有する第2のTi膜6、1
50nmの膜厚を有する第1のTiN膜7、800nm
の膜厚を有するAl配線膜8及び30nmの膜厚を有す
る第2のTiN膜9を順次堆積する。
の上に全面に亘って層間絶縁膜としてのSiO2 膜5を
堆積した後、SiO2 膜5及び第1のTi膜4に対して
エッチングを行なって、SiO2 膜5及び第1のTi膜
4にコンタクトホールを形成する。その後、SiO2 膜
5の上に、25nmの膜厚を有する第2のTi膜6、1
50nmの膜厚を有する第1のTiN膜7、800nm
の膜厚を有するAl配線膜8及び30nmの膜厚を有す
る第2のTiN膜9を順次堆積する。
【0036】第1の実施形態によると、第1のPt膜1
1の結晶粒界と第2のPt膜13の結晶粒界とが互いに
ずれていると共に、第2のPt膜13の結晶粒界と第3
のPt膜15の結晶粒界とが互いにずれているため、後
工程において熱処理を施しても、容量絶縁膜2を構成す
る強誘電体薄膜の成分であるBi原子は第1のPt膜1
1の結晶と第2のPt膜13との間で拡散が阻止される
ので、第1のTi膜4及び第2のTi膜6に拡散せず、
また、第1のTi膜4及び第2のTi膜6を構成するT
i原子は第2のPt膜13と第3のPt膜15との間で
拡散が阻止されるので、容量絶縁膜2を構成する強誘電
体薄膜に拡散しない。このため、容量絶縁膜2を構成す
る強誘電体薄膜の組成が殆ど変化しないので、容量素子
の電気特性が劣化しない。
1の結晶粒界と第2のPt膜13の結晶粒界とが互いに
ずれていると共に、第2のPt膜13の結晶粒界と第3
のPt膜15の結晶粒界とが互いにずれているため、後
工程において熱処理を施しても、容量絶縁膜2を構成す
る強誘電体薄膜の成分であるBi原子は第1のPt膜1
1の結晶と第2のPt膜13との間で拡散が阻止される
ので、第1のTi膜4及び第2のTi膜6に拡散せず、
また、第1のTi膜4及び第2のTi膜6を構成するT
i原子は第2のPt膜13と第3のPt膜15との間で
拡散が阻止されるので、容量絶縁膜2を構成する強誘電
体薄膜に拡散しない。このため、容量絶縁膜2を構成す
る強誘電体薄膜の組成が殆ど変化しないので、容量素子
の電気特性が劣化しない。
【0037】尚、第1の実施形態においては、第1のP
t膜11及び第2のPt膜13の表面部にO2 プラズマ
を照射して第1のPtOx 層12及び第2のPtOx 層
14を形成し、これにより、第1のPt膜11の結晶粒
界と第2のPt膜13の結晶粒界とを互いにずらしたと
共に、第2のPt膜13の結晶粒界と第3のPt膜15
の結晶粒界とを互いにずらしたが、これに代えて、第1
のPt膜11及び第2のPt膜13を大気中に暴露して
もよい。このようにすると、第1のPt膜11及び第2
のPt膜13の表面に、極めて薄いPtOx 層及びH2
Oの吸着層が形成されるために、第1のPt膜11の結
晶粒界と第2のPt膜13の結晶粒界とを互いにずれる
と共に、第2のPt膜13の結晶粒界と第3のPt膜1
5の結晶粒界とが互いにずれる。
t膜11及び第2のPt膜13の表面部にO2 プラズマ
を照射して第1のPtOx 層12及び第2のPtOx 層
14を形成し、これにより、第1のPt膜11の結晶粒
界と第2のPt膜13の結晶粒界とを互いにずらしたと
共に、第2のPt膜13の結晶粒界と第3のPt膜15
の結晶粒界とを互いにずらしたが、これに代えて、第1
のPt膜11及び第2のPt膜13を大気中に暴露して
もよい。このようにすると、第1のPt膜11及び第2
のPt膜13の表面に、極めて薄いPtOx 層及びH2
Oの吸着層が形成されるために、第1のPt膜11の結
晶粒界と第2のPt膜13の結晶粒界とを互いにずれる
と共に、第2のPt膜13の結晶粒界と第3のPt膜1
5の結晶粒界とが互いにずれる。
【0038】(第2の実施形態)以下、第2の実施形態
に係る容量素子及びその製造方法について図3(a)〜
(c)及び図4(a)〜(c)を参照しながら説明す
る。
に係る容量素子及びその製造方法について図3(a)〜
(c)及び図4(a)〜(c)を参照しながら説明す
る。
【0039】まず、図3(a)に示すように、下部電極
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜2に、例えばスパッタリング
法によりPtを堆積して、Ptの結晶層よりなる第1の
Pt膜21を形成した後、該第1のPt膜21に対して
エキシマレーザを照射して、図3(b)に示すように、
第1のPt膜21の表面部にPtよりなる第1の非晶質
層22を形成する。
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜2に、例えばスパッタリング
法によりPtを堆積して、Ptの結晶層よりなる第1の
Pt膜21を形成した後、該第1のPt膜21に対して
エキシマレーザを照射して、図3(b)に示すように、
第1のPt膜21の表面部にPtよりなる第1の非晶質
層22を形成する。
【0040】次に、図3(c)に示すように、第1の非
晶質層22の上に、例えばスパッタリング法によりPt
を堆積して、Ptの結晶層よりなる第2のPt膜23を
形成する。このようにすると、第1のPt膜21と第2
のPt膜23との間に第1の非晶質層22が介在するた
め、第1のPt膜21の結晶粒界と第2のPt膜23の
結晶粒界とが互いにずれた状態で、第2のPt膜23は
堆積される。
晶質層22の上に、例えばスパッタリング法によりPt
を堆積して、Ptの結晶層よりなる第2のPt膜23を
形成する。このようにすると、第1のPt膜21と第2
のPt膜23との間に第1の非晶質層22が介在するた
め、第1のPt膜21の結晶粒界と第2のPt膜23の
結晶粒界とが互いにずれた状態で、第2のPt膜23は
堆積される。
【0041】次に、第2のPt膜23に対してエキシマ
レーザを照射して、図4(a)に示すように、第2のP
t膜23の表面部にPtよりなる第2の非晶質層24を
形成する。
レーザを照射して、図4(a)に示すように、第2のP
t膜23の表面部にPtよりなる第2の非晶質層24を
形成する。
【0042】尚、第1のPt膜21及び第2のPt膜2
3に対するエキシマレーザの照射条件は、特に問わない
が、一例を挙げると次の通りである。すなわち、真空
中、酸素雰囲気中又は大気中において、波長:249n
mのエキシマレーザを、照射エネルギー:100〜50
0mJ/cm2 (照射エネルギーが強すぎると、第1の
Pt膜21又は第2のPt膜23が蒸発する恐れがある
ので、300mJ程度が好ましい。)で照射する。
3に対するエキシマレーザの照射条件は、特に問わない
が、一例を挙げると次の通りである。すなわち、真空
中、酸素雰囲気中又は大気中において、波長:249n
mのエキシマレーザを、照射エネルギー:100〜50
0mJ/cm2 (照射エネルギーが強すぎると、第1の
Pt膜21又は第2のPt膜23が蒸発する恐れがある
ので、300mJ程度が好ましい。)で照射する。
【0043】次に、図4(b)に示すように、第2の非
晶質層24の上に、例えばスパッタリング法によりPt
を堆積して、Ptの結晶層よりなる第3のPt膜25を
形成する。このようにすると、第2のPt膜23と第3
のPt膜25との間に第2の非晶質層24が介在するた
め、第2のPt膜23の結晶粒界と第3のPt膜25の
結晶粒界とが互いにずれた状態で、第3のPt膜25は
堆積される。
晶質層24の上に、例えばスパッタリング法によりPt
を堆積して、Ptの結晶層よりなる第3のPt膜25を
形成する。このようにすると、第2のPt膜23と第3
のPt膜25との間に第2の非晶質層24が介在するた
め、第2のPt膜23の結晶粒界と第3のPt膜25の
結晶粒界とが互いにずれた状態で、第3のPt膜25は
堆積される。
【0044】次に、第3のPt膜25の上に第1のTi
膜4を堆積を堆積した後、第1のPt膜21、第1の非
晶質層22、第2のPt膜23、第2の非晶質層24及
び第3のPt膜25よりなる積層体、並びに第1のTi
膜4をパターニングすると、前記の積層体よりなる上部
電極3が形成される。
膜4を堆積を堆積した後、第1のPt膜21、第1の非
晶質層22、第2のPt膜23、第2の非晶質層24及
び第3のPt膜25よりなる積層体、並びに第1のTi
膜4をパターニングすると、前記の積層体よりなる上部
電極3が形成される。
【0045】次に、第1の実施形態と同様に、第1のT
i膜4の上に、SiO2 膜5、第2のTi膜6、第1の
TiN膜7、Al配線膜8及び第2のTiN膜9を順次
堆積する。
i膜4の上に、SiO2 膜5、第2のTi膜6、第1の
TiN膜7、Al配線膜8及び第2のTiN膜9を順次
堆積する。
【0046】第2の実施形態によると、第1の実施形態
と同様に、第1のPt膜21の結晶粒界と第2のPt膜
23の結晶粒界とが互いにずれていると共に、第2のP
t膜23の結晶粒界と第3のPt膜25の結晶粒界とが
互いにずれているため、後工程において熱処理を施して
も、容量絶縁膜2を構成する強誘電体薄膜の成分である
Bi原子は第1のTi膜4及び第2のTi膜6に拡散せ
ず、また、第1のTi膜4及び第2のTi膜6を構成す
るTi原子は容量絶縁膜2を構成する強誘電体薄膜に拡
散しない。このため、容量絶縁膜2を構成する強誘電体
薄膜の組成が殆ど変化しないので、容量素子の電気特性
が劣化しない。
と同様に、第1のPt膜21の結晶粒界と第2のPt膜
23の結晶粒界とが互いにずれていると共に、第2のP
t膜23の結晶粒界と第3のPt膜25の結晶粒界とが
互いにずれているため、後工程において熱処理を施して
も、容量絶縁膜2を構成する強誘電体薄膜の成分である
Bi原子は第1のTi膜4及び第2のTi膜6に拡散せ
ず、また、第1のTi膜4及び第2のTi膜6を構成す
るTi原子は容量絶縁膜2を構成する強誘電体薄膜に拡
散しない。このため、容量絶縁膜2を構成する強誘電体
薄膜の組成が殆ど変化しないので、容量素子の電気特性
が劣化しない。
【0047】(第3の実施形態)以下、第3の実施形態
に係る容量素子及びその製造方法について図5(a)〜
(d)を参照しながら説明する。
に係る容量素子及びその製造方法について図5(a)〜
(d)を参照しながら説明する。
【0048】まず、図5(a)に示すように、下部電極
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜2の上に、例えばスパッタリ
ング法によりPtを堆積して、Ptの結晶層よりなる第
1のPt膜31を形成した後、該第1のPt膜31に対
して、O2 ガス雰囲気中又は不活性ガス例えばN2 ガス
雰囲気中において熱処理を施すことにより、図5(b)
に示すように、第1のPt膜31の表面に強誘電体薄膜
の成分であるBiを析出させて、第1のPt膜31の上
にBi含有層32を形成する。熱処理の温度としては、
強誘電体薄膜の成分であるBiが第1のPt膜31の表
面に析出する一方、第1のPt膜31にヒロックが発生
しない温度である450℃±100℃が好ましい。ま
た、強誘電体薄膜の成分であるBiが第1のPt膜31
の表面に析出し、強誘電体薄膜の組成が変化しても差し
支えがないように、強誘電体薄膜におけるBiの成分を
予め多くしておく必要がある。
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜2の上に、例えばスパッタリ
ング法によりPtを堆積して、Ptの結晶層よりなる第
1のPt膜31を形成した後、該第1のPt膜31に対
して、O2 ガス雰囲気中又は不活性ガス例えばN2 ガス
雰囲気中において熱処理を施すことにより、図5(b)
に示すように、第1のPt膜31の表面に強誘電体薄膜
の成分であるBiを析出させて、第1のPt膜31の上
にBi含有層32を形成する。熱処理の温度としては、
強誘電体薄膜の成分であるBiが第1のPt膜31の表
面に析出する一方、第1のPt膜31にヒロックが発生
しない温度である450℃±100℃が好ましい。ま
た、強誘電体薄膜の成分であるBiが第1のPt膜31
の表面に析出し、強誘電体薄膜の組成が変化しても差し
支えがないように、強誘電体薄膜におけるBiの成分を
予め多くしておく必要がある。
【0049】次に、図5(c)に示すように、Bi含有
層32の上に、例えばスパッタリング法によりPtを堆
積して、Ptの結晶層よりなる第2のPt膜33を形成
した後、第2のPt膜33の上に第1のTi膜4を全面
に亘って堆積する。
層32の上に、例えばスパッタリング法によりPtを堆
積して、Ptの結晶層よりなる第2のPt膜33を形成
した後、第2のPt膜33の上に第1のTi膜4を全面
に亘って堆積する。
【0050】次に、図5(d)に示すように、第1のP
t層31、Bi含有層32及び第2のPt層33よりな
る積層体、並びに第1のTi膜4をパターニングする
と、前記の積層体よりなる上部電極3が形成される。
t層31、Bi含有層32及び第2のPt層33よりな
る積層体、並びに第1のTi膜4をパターニングする
と、前記の積層体よりなる上部電極3が形成される。
【0051】次に、第1の実施形態と同様に、第1のT
i膜4の上に、SiO2 膜5、第2のTi膜6、第1の
TiN膜7、Al配線膜8及び第2のTiN膜9を順次
堆積する。
i膜4の上に、SiO2 膜5、第2のTi膜6、第1の
TiN膜7、Al配線膜8及び第2のTiN膜9を順次
堆積する。
【0052】第3の実施形態によると、第1のPt膜3
1と第2のPt層33との間にBi含有層32が介在し
ているため、後工程において熱処理を施しても、第1の
Ti膜4及び第2のTi膜6を構成するTi原子は、B
i含有層32にゲッティングされるので、容量絶縁膜2
を構成する強誘電体薄膜に拡散しない。また、容量絶縁
膜2を構成する強誘電体薄膜の成分であるBi原子は、
Bi含有層32に拡散を阻止されるので、第1のTi膜
4及び第2のTi膜6に拡散しない。このため、容量絶
縁膜2を構成する強誘電体薄膜の組成が殆ど変化しない
ので、容量素子の電気特性が劣化しない。
1と第2のPt層33との間にBi含有層32が介在し
ているため、後工程において熱処理を施しても、第1の
Ti膜4及び第2のTi膜6を構成するTi原子は、B
i含有層32にゲッティングされるので、容量絶縁膜2
を構成する強誘電体薄膜に拡散しない。また、容量絶縁
膜2を構成する強誘電体薄膜の成分であるBi原子は、
Bi含有層32に拡散を阻止されるので、第1のTi膜
4及び第2のTi膜6に拡散しない。このため、容量絶
縁膜2を構成する強誘電体薄膜の組成が殆ど変化しない
ので、容量素子の電気特性が劣化しない。
【0053】尚、第1及び第2の実施形態においては、
3層のPt膜により上部電極3を構成し、第3の実施形
態においては、2層のPt膜により上部電極3を構成し
たが、上部電極3を構成するPt膜の数は複数であれば
特に問わない。
3層のPt膜により上部電極3を構成し、第3の実施形
態においては、2層のPt膜により上部電極3を構成し
たが、上部電極3を構成するPt膜の数は複数であれば
特に問わない。
【0054】また、第1〜第3の実施形態においては、
上部電極3を複数のPt膜により構成したが、本発明は
上部電極3に限られず、下部電極1に適用できると共
に、下部電極1及び上部電極3の両方に適用してもよ
い。
上部電極3を複数のPt膜により構成したが、本発明は
上部電極3に限られず、下部電極1に適用できると共
に、下部電極1及び上部電極3の両方に適用してもよ
い。
【0055】また、下部電極1又は上部電極3を構成す
る複数の膜は、Pt膜に限られず、柱状の結晶構造を有
する他の金属膜、例えば、周期表におけるXIII 族に属
する元素のうち、4d、5dの遷移金属である、Ru
(ルテニウム)、Rh(ロジウム)、Pd(パラジウ
ム)、Os(オスミニウム)、Ir(イリジウム)等の
白金族(又はパラジウム族と称されることもある。)の
金属よりなる膜であってもよい。その理由は、白金族金
属の酸化物は導電性を持っているからである。
る複数の膜は、Pt膜に限られず、柱状の結晶構造を有
する他の金属膜、例えば、周期表におけるXIII 族に属
する元素のうち、4d、5dの遷移金属である、Ru
(ルテニウム)、Rh(ロジウム)、Pd(パラジウ
ム)、Os(オスミニウム)、Ir(イリジウム)等の
白金族(又はパラジウム族と称されることもある。)の
金属よりなる膜であってもよい。その理由は、白金族金
属の酸化物は導電性を持っているからである。
【0056】また、容量絶縁膜2としては、強誘電体薄
膜に限られず、高誘電体薄膜でもよいと共に、他の金属
酸化物よりなる絶縁膜でもよい。
膜に限られず、高誘電体薄膜でもよいと共に、他の金属
酸化物よりなる絶縁膜でもよい。
【0057】また、下部電極1又は上部電極3と接する
金属膜としては、Ti膜に限られず、W(タングステ
ン)膜やTa(タンタル)膜等のように、Al配線膜8
の密着層として用いられ、容量絶縁膜2に拡散して該容
量絶縁膜2の組成を変化させる金属よりなる膜を広く用
いることができる。
金属膜としては、Ti膜に限られず、W(タングステ
ン)膜やTa(タンタル)膜等のように、Al配線膜8
の密着層として用いられ、容量絶縁膜2に拡散して該容
量絶縁膜2の組成を変化させる金属よりなる膜を広く用
いることができる。
【0058】
【発明の効果】本発明の容量素子によると、容量絶縁膜
を構成する成分又は柱状結晶の粒界同士が互いに不連続
である電極に隣接する金属膜を構成する成分は、第1の
金属膜と第2の金属膜との間で拡散を阻止されるため、
容量絶縁膜の組成が変化し難いので、容量素子の電気特
性の劣化を防止することができる。
を構成する成分又は柱状結晶の粒界同士が互いに不連続
である電極に隣接する金属膜を構成する成分は、第1の
金属膜と第2の金属膜との間で拡散を阻止されるため、
容量絶縁膜の組成が変化し難いので、容量素子の電気特
性の劣化を防止することができる。
【0059】本発明の容量素子が、第1の金属膜と第2
の金属膜との間に、第1の金属膜又は第2の金属膜を構
成する金属の金属酸化層を有していると、第1の金属膜
を構成する柱状結晶の粒界と第2の金属膜を構成する柱
状結晶の粒界とを、確実に互いに不連続にすることがで
きるので、容量絶縁膜の組成の変化を確実に防止でき
る。
の金属膜との間に、第1の金属膜又は第2の金属膜を構
成する金属の金属酸化層を有していると、第1の金属膜
を構成する柱状結晶の粒界と第2の金属膜を構成する柱
状結晶の粒界とを、確実に互いに不連続にすることがで
きるので、容量絶縁膜の組成の変化を確実に防止でき
る。
【0060】本発明の容量素子が、第1の金属膜と第2
の金属膜との間に、第1の金属膜又は第2の金属膜を構
成する金属よりなる非晶質層を有していると、第1の金
属膜を構成する柱状結晶の粒界と第2の金属膜を構成す
る柱状結晶の粒界とを、確実に互いに不連続にすること
ができるので、容量絶縁膜の組成の変化を確実に防止で
きる。
の金属膜との間に、第1の金属膜又は第2の金属膜を構
成する金属よりなる非晶質層を有していると、第1の金
属膜を構成する柱状結晶の粒界と第2の金属膜を構成す
る柱状結晶の粒界とを、確実に互いに不連続にすること
ができるので、容量絶縁膜の組成の変化を確実に防止で
きる。
【0061】本発明の容量素子が、第1の金属膜と第2
の金属膜との間に、容量絶縁膜を構成する金属の金属酸
化層を有していると、第1の金属膜を構成する柱状結晶
の粒界と第2の金属膜を構成する柱状結晶の粒界とを、
確実に互いに不連続にすることができるので、容量絶縁
膜の組成の変化を確実に防止できる。
の金属膜との間に、容量絶縁膜を構成する金属の金属酸
化層を有していると、第1の金属膜を構成する柱状結晶
の粒界と第2の金属膜を構成する柱状結晶の粒界とを、
確実に互いに不連続にすることができるので、容量絶縁
膜の組成の変化を確実に防止できる。
【0062】本発明の容量素子が、第1の金属膜と第2
の金属膜との間に、容量絶縁膜を構成する金属を含む金
属層を有していると、第1の金属膜を構成する柱状結晶
の粒界と第2の金属膜を構成する柱状結晶の粒界とを、
確実に互いに不連続にすることができるので、容量絶縁
膜の組成の変化を確実に防止できる。
の金属膜との間に、容量絶縁膜を構成する金属を含む金
属層を有していると、第1の金属膜を構成する柱状結晶
の粒界と第2の金属膜を構成する柱状結晶の粒界とを、
確実に互いに不連続にすることができるので、容量絶縁
膜の組成の変化を確実に防止できる。
【0063】ことが好ましい。
【0064】本発明の容量素子において、容量絶縁膜が
Bi系の強誘電体薄膜であると、熱拡散により組成が変
化し易いBi系の強誘電体薄膜の組成の変化を防止する
ことができる。
Bi系の強誘電体薄膜であると、熱拡散により組成が変
化し易いBi系の強誘電体薄膜の組成の変化を防止する
ことができる。
【0065】本発明の容量素子において、第1の金属膜
及び第2の金属膜を構成する金属がPtであると、容量
絶縁膜を構成する成分又は柱状結晶の粒界同士が互いに
不連続である電極に隣接する金属膜を構成する成分がP
tよりなる柱状結晶の粒界を通って拡散して、容量絶縁
膜の組成が変化する事態を防止することができる。
及び第2の金属膜を構成する金属がPtであると、容量
絶縁膜を構成する成分又は柱状結晶の粒界同士が互いに
不連続である電極に隣接する金属膜を構成する成分がP
tよりなる柱状結晶の粒界を通って拡散して、容量絶縁
膜の組成が変化する事態を防止することができる。
【0066】第1〜第4の容量素子の製造方法による
と、第1の金属膜を構成する柱状結晶の粒界と第2の金
属膜を構成する柱状結晶の粒界とを互いに不連続にする
ことができるので、容量絶縁膜の組成が変化し難く、容
量素子の電気特性が劣化し難い本発明に係る容量素子を
確実に製造することができる。
と、第1の金属膜を構成する柱状結晶の粒界と第2の金
属膜を構成する柱状結晶の粒界とを互いに不連続にする
ことができるので、容量絶縁膜の組成が変化し難く、容
量素子の電気特性が劣化し難い本発明に係る容量素子を
確実に製造することができる。
【図1】(a)〜(c)は本発明の第1の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図2】(a)〜(c)は本発明の第1の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図3】(a)〜(c)は本発明の第2の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図4】(a)〜(c)は本発明の第2の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図5】(a)〜(d)は本発明の第3の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図6】従来及び本発明の第1〜第3の実施形態に係る
容量素子を示す断面図である。
容量素子を示す断面図である。
【図7】従来の容量素子の問題点を説明する断面図であ
る。
る。
1 下部電極
1a TiOx 膜
1b Pt膜
2 容量絶縁膜
3 上部電極
4 第1のTi膜
5 SiO2 膜
6 第2のTi膜
7 第1のTiN膜
8 Al配線膜
9 第2のTiN膜
11 第1のPt膜
12 第1のPtOx 層
13 第2のPt膜
14 第2のPtOx 層
15 第3のPt膜
21 第1のPt膜
22 第1の非晶質層
23 第2のPt膜
24 第2の非晶質層
25 第3のPt膜
31 第1のPt膜
32 Bi含有層
33 第2のPt膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 三河 巧
大阪府高槻市幸町1番1号 松下電子工
業株式会社内
(56)参考文献 特開 平10−173149(JP,A)
特開 平8−167702(JP,A)
特開 平8−17939(JP,A)
特開 平8−97382(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H01L 27/105
H01L 21/822
H01L 21/8242
H01L 27/04
H01L 27/108
Claims (9)
- 【請求項1】 下部電極と、該下部電極の上に形成され
た容量絶縁膜と、該容量絶縁膜の上に形成された上部電
極とを備えた容量素子であって、 前記下部電極及び上部電極のうちの少なくとも1つの電
極は、互いに同質の金属の柱状結晶よりなる第1の金属
膜及び第2の金属膜と、 前記第1の金属膜と前記第2の
金属膜との間に設けられ、前記第1の金属膜又は前記第
2の金属膜を構成する金属の金属酸化層とを有してお
り、前記第1の金属膜を構成する柱状結晶の粒界と前記
第2の金属膜を構成する柱状結晶の粒界とは互いに不連
続であることを特徴とする容量素子。 - 【請求項2】 下部電極と、該下部電極の上に形成され
た容量絶縁膜と、該容量絶縁膜の上に形成された上部電
極とを備えた容量素子であって、 前記下部電極及び上部電極のうちの少なくとも1つの電
極は、互いに同質の金属の柱状結晶よりなる第1の金属
膜及び第2の金属膜と、 前記第1の金属膜と前記第2の
金属膜との間に設けられ、前記第1の金属膜又は前記第
2の金属膜を構成する金属よりなる非晶質層とを有して
おり、前記第1の金属膜を構成する柱状結晶の粒界と前
記第2の金属膜を構成する柱状結晶の粒界とは互いに不
連続であることを特徴とする容量素子。 - 【請求項3】 下部電極と、該下部電極の上に形成され
た容量絶縁膜と、該容量絶縁膜の上に形成された上部電
極とを備えた容量素子であって、 前記下部電極及び上部電極のうちの少なくとも1つの電
極は、互いに同質の金属の柱状結晶よりなる第1の金属
膜及び第2の金属膜と、 前記第1の金属膜と前記第2の
金属膜との間に設けられ、前記容量絶縁膜を構成する金
属の金属酸化層とを有しており、前記第1の金属膜を構
成する柱状結晶の粒界と前記第2の金属膜を構成する柱
状結晶の粒界とは互いに不連続であることを特徴とする
容量素子。 - 【請求項4】 下部電極と、該下部電極の上に形成され
た容量絶縁膜と、該容量絶縁膜の上に形成された上部電
極とを備えた容量素子であって、 前記下部電極及び上部電極のうちの少なくとも1つの電
極は、互いに同質の金属の柱状結晶よりなる第1の金属
膜及び第2の金属膜と、 前記第1の金属膜と前記第2の
金属膜との間に設けられ、前記容量絶縁膜を構成する金
属を含む金属層とを有しており、前記第1の金属膜を構
成する柱状結晶の粒界と前記第2の金属膜を構成する柱
状結晶の粒界とは互いに不連続であることを特徴とする
容量素子。 - 【請求項5】 前記容量絶縁膜はBi系の強誘電体薄膜
よりなることを特徴とする請求項1〜4のいずれか1項
に記載の容量素子。 - 【請求項6】 前記第1の金属膜及び第2の金属膜を構
成する金属はPtであることを特徴とする請求項1〜4
のいずれか1項に記載の容量素子。 - 【請求項7】 基板上に下部電極を形成する下部電極形
成工程と、前記下部電極の上に容量絶縁膜を形成する容
量絶縁膜形成工程と、前記容量絶縁膜の上に上部電極を
形成する上部電極形成工程とを備えた容量素子の製造方
法であって、 前記下部電極形成工程及び上部電極形成工程のうちの少
なくとも1つの工程は、金属の柱状結晶を有する第1の
金属膜を形成する第1の工程と、前記第1の金属膜を酸
素プラズマに曝して前記第1の金属膜の表面に該第1の
金属膜を構成する金属の金属酸化層を形成する第2の工
程と、前記金属酸化層の上に、前記第1の金属膜を構成
する金属と同質の金属よりなる柱状結晶を有し該柱状結
晶の粒界が前記第1の金属膜の柱状結晶の粒界と不連続
である第2の金属膜を形成する第3の工程とを有してい
ることを特徴とする容量素子の製造方法。 - 【請求項8】 基板上に下部電極を形成する下部電極形
成工程と、前記下部電極の上に容量絶縁膜を形成する容
量絶縁膜形成工程と、前記容量絶縁膜の上に上部電極を
形成する上部電極形成工程とを備えた容量素子の製造方
法であって、 前記下部電極形成工程及び上部電極形成工程のうちの少
なくとも1つの工程は、金属の柱状結晶を有する第1の
金属膜を形成する第1の工程と、前記第1の金属膜にレ
ーザ光を照射して前記第1の金属膜の表面に該第1の金
属膜を構成する金属よりなる非晶質層を形成する第2の
工程と、前記非晶質層の上に、前記第1の金属膜を構成
する金属と同質の金属よりなる柱状結晶を有し該柱状結
晶の粒界が前記第1の金属膜の柱状結晶の粒界と不連続
である第2の金属膜を形成する第3の工程とを有してい
ることを特徴とする容量素子の製造方法。 - 【請求項9】 基板上に下部電極を形成する下部電極形
成工程と、前記下部電極の上に容量絶縁膜を形成する容
量絶縁膜形成工程と、前記容量絶縁膜の上に上部電極を
形成する上部電極形成工程とを備えた容量素子の製造方
法であって、 前記上部電極形成工程は、前記容量絶縁膜の上に金属の
柱状結晶を有する第1の金属膜を形成する第1の工程
と、前記容量絶縁膜に対して熱処理を施して、前記第1
の金属膜の表面に、前記容量絶縁膜を構成する金属又は
金属酸化物を含む中間層を形成する第2の工程と、前記
中間金属層の上に、前記第1の金属膜を構成する金属と
同質の金属よりなる柱状結晶を有し該柱状結晶の粒界が
前記第1の金属膜の柱状結晶の粒界と不連続である第2
の金属膜を形成する第3の工程とを有していることを特
徴とする容量素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25042897A JP3447922B2 (ja) | 1997-09-16 | 1997-09-16 | 容量素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25042897A JP3447922B2 (ja) | 1997-09-16 | 1997-09-16 | 容量素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1197634A JPH1197634A (ja) | 1999-04-09 |
JP3447922B2 true JP3447922B2 (ja) | 2003-09-16 |
Family
ID=17207745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25042897A Expired - Fee Related JP3447922B2 (ja) | 1997-09-16 | 1997-09-16 | 容量素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3447922B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW456027B (en) | 1999-08-18 | 2001-09-21 | Matsushita Electronics Corp | Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory |
JP2004296923A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
JP4913994B2 (ja) * | 2004-08-09 | 2012-04-11 | セイコーエプソン株式会社 | 強誘電体キャパシタ、強誘電体メモリ、強誘電体キャパシタの製造方法及び強誘電体メモリの製造方法 |
JP2007184623A (ja) * | 2007-01-22 | 2007-07-19 | Rohm Co Ltd | 誘電体キャパシタ |
-
1997
- 1997-09-16 JP JP25042897A patent/JP3447922B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1197634A (ja) | 1999-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7023014B2 (en) | Non-volatile memory and fabrication method thereof | |
JPH10209375A (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
JP3975292B2 (ja) | 強誘電体記憶素子の製造方法 | |
JPS6072261A (ja) | 半導体装置 | |
KR100391987B1 (ko) | 강유전체 캐퍼시터를 갖는 반도체 장치 및 그 제조방법 | |
JP3447922B2 (ja) | 容量素子及びその製造方法 | |
US6459137B1 (en) | Method for constructing ferroelectric capacitors on integrated circuit substrates | |
JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
JP3621162B2 (ja) | 容量素子及びその製造方法、並びに半導体装置 | |
JP3837712B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
US6579753B2 (en) | Method of fabricating a semiconductor storage device having a transistor unit and a ferroelectric capacitor | |
JP3276351B2 (ja) | 半導体装置の製造方法 | |
JP3519581B2 (ja) | 容量素子の製造方法 | |
JP2926050B2 (ja) | 半導体装置及びその製造方法 | |
JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
JP3738229B2 (ja) | 半導体記憶装置及びその製造方法 | |
JPH08236625A (ja) | 半導体装置の層間接続構造およびその製造方法 | |
JP2002151654A (ja) | 誘電体キャパシタ素子及びその製造方法 | |
KR100474589B1 (ko) | 캐패시터제조방법 | |
JP2826717B2 (ja) | 半導体素子のキャパシターの製造方法 | |
KR100321699B1 (ko) | 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법 | |
JP4156074B2 (ja) | 半導体集積回路用キャパシタ及びその製造方法 | |
JPH11168193A (ja) | 強誘電体記憶装置及びその製造方法 | |
KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ | |
JP3480866B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |