JP3447922B2 - 容量素子及びその製造方法 - Google Patents
容量素子及びその製造方法Info
- Publication number
- JP3447922B2 JP3447922B2 JP25042897A JP25042897A JP3447922B2 JP 3447922 B2 JP3447922 B2 JP 3447922B2 JP 25042897 A JP25042897 A JP 25042897A JP 25042897 A JP25042897 A JP 25042897A JP 3447922 B2 JP3447922 B2 JP 3447922B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- forming
- metal film
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、容量素子、特に半導体
集積回路装置の不揮発性メモリとして用いられる容量素
子及びその製造方法に関する。
集積回路装置の不揮発性メモリとして用いられる容量素
子及びその製造方法に関する。
【０００２】
【従来の技術】半導体集積回路装置の高集積化、低電圧
化及び高速動作化の要望により、薄膜化を図ることがで
きると共に、書き込み及び読み出しの動作を低電圧で且
つ高速にできる不揮発性メモリとして、強誘電体メモリ
が注目されている。
化及び高速動作化の要望により、薄膜化を図ることがで
きると共に、書き込み及び読み出しの動作を低電圧で且
つ高速にできる不揮発性メモリとして、強誘電体メモリ
が注目されている。
【０００３】強誘電体メモリは、容量絶縁膜として用い
る強誘電体薄膜の自発分極状態を反転させるか否かによ
って、データ線に対して流出入する電荷量が異なる現象
を利用している。
る強誘電体薄膜の自発分極状態を反転させるか否かによ
って、データ線に対して流出入する電荷量が異なる現象
を利用している。
【０００４】図６は、強誘電体メモリに用いられる従来
の容量素子の断面構造を示しており、図６に示すよう
に、１００ｎｍの膜厚のＴｉＯx （酸化チタン）膜１ａ
と３００ｎｍの膜厚のＰｔ（白金）膜１ｂとの積層構造
よりなる下部電極１の上に、２５０ｎｍの膜厚を持つビ
スマス（Ｂｉ）の層状構造を有する強誘電体薄膜よりな
る容量絶縁膜２が形成され、該容量絶縁膜２の上にＰｔ
膜よりなる上部電極３が形成されている。上部電極３の
上を含む容量絶縁膜２の上には２０ｎｍの膜厚を有する
第１のＴｉ（チタン）膜４を介してコンタクトホールを
有する層間絶縁膜としてのＳｉＯ2 （酸化シリコン）膜
５が形成されており、該ＳｉＯ2 膜５の上には、２５ｎ
ｍの膜厚を有する第２のＴｉ膜６、１５０ｎｍの膜厚を
有する第１のＴｉＮ（窒化チタン）膜７、８００ｎｍの
膜厚を有するＡｌ（アルミニウム）配線膜８及び３０ｎ
ｍの膜厚を有する第２のＴｉＮ膜９が形成されている。
の容量素子の断面構造を示しており、図６に示すよう
に、１００ｎｍの膜厚のＴｉＯx （酸化チタン）膜１ａ
と３００ｎｍの膜厚のＰｔ（白金）膜１ｂとの積層構造
よりなる下部電極１の上に、２５０ｎｍの膜厚を持つビ
スマス（Ｂｉ）の層状構造を有する強誘電体薄膜よりな
る容量絶縁膜２が形成され、該容量絶縁膜２の上にＰｔ
膜よりなる上部電極３が形成されている。上部電極３の
上を含む容量絶縁膜２の上には２０ｎｍの膜厚を有する
第１のＴｉ（チタン）膜４を介してコンタクトホールを
有する層間絶縁膜としてのＳｉＯ2 （酸化シリコン）膜
５が形成されており、該ＳｉＯ2 膜５の上には、２５ｎ
ｍの膜厚を有する第２のＴｉ膜６、１５０ｎｍの膜厚を
有する第１のＴｉＮ（窒化チタン）膜７、８００ｎｍの
膜厚を有するＡｌ（アルミニウム）配線膜８及び３０ｎ
ｍの膜厚を有する第２のＴｉＮ膜９が形成されている。
【０００５】尚、第１のＴｉ膜４はＳｉＯ2 膜５に対し
てエッチングを行なう際の反射防止膜となり、第２のＴ
ｉ膜６はＡｌ配線層８と上部電極３との密着性を向上さ
せるために形成されており、第１のＴｉＮ膜７はＡｌ配
線膜８のバリア層となり、第２のＴｉＮ膜９は反射防止
膜となる。
てエッチングを行なう際の反射防止膜となり、第２のＴ
ｉ膜６はＡｌ配線層８と上部電極３との密着性を向上さ
せるために形成されており、第１のＴｉＮ膜７はＡｌ配
線膜８のバリア層となり、第２のＴｉＮ膜９は反射防止
膜となる。
【０００６】また、容量絶縁膜２を構成する強誘電体薄
膜は酸化力が強いため、下部電極１及び上部電極３を構
成する材料としてＡｕ、Ｓｉ又はＴｉＮ等を用いると、
下部電極１及び上部電極３は容量絶縁膜２により容易に
酸化されてしまうので、下部電極１及び上部電極３を構
成する材料としてＰｔを用いている。
膜は酸化力が強いため、下部電極１及び上部電極３を構
成する材料としてＡｕ、Ｓｉ又はＴｉＮ等を用いると、
下部電極１及び上部電極３は容量絶縁膜２により容易に
酸化されてしまうので、下部電極１及び上部電極３を構
成する材料としてＰｔを用いている。
【０００７】
【発明が解決しようとする課題】ところが、図７に示す
ように、上部電極３を構成するＰｔ膜は柱状の結晶構造
を有しているため、第１のＴｉ膜４及び第２のＴｉ膜６
を堆積した後の工程における熱処理により、容量絶縁膜
２を構成するビスマス層状構造を有する強誘電体薄膜の
成分であるＢｉ原子（白丸で示す）及び第１のＴｉ膜４
及び第２のＴｉ膜６を構成するＴｉ原子（黒丸で示す）
はＰｔ膜の結晶粒界に沿って容易に拡散してしまう。こ
のため、容量絶縁膜を構成する強誘電体薄膜の組成が変
化するので、容量素子の電気特性が劣化してしまうとい
う問題がある。
ように、上部電極３を構成するＰｔ膜は柱状の結晶構造
を有しているため、第１のＴｉ膜４及び第２のＴｉ膜６
を堆積した後の工程における熱処理により、容量絶縁膜
２を構成するビスマス層状構造を有する強誘電体薄膜の
成分であるＢｉ原子（白丸で示す）及び第１のＴｉ膜４
及び第２のＴｉ膜６を構成するＴｉ原子（黒丸で示す）
はＰｔ膜の結晶粒界に沿って容易に拡散してしまう。こ
のため、容量絶縁膜を構成する強誘電体薄膜の組成が変
化するので、容量素子の電気特性が劣化してしまうとい
う問題がある。
【０００８】このような問題は、上部電極３がＰｔ膜に
より構成される場合に限られず、下部電極２がＰｔ膜に
より構成される場合にも発生し、また、上部電極又は下
部電極がＰｔ膜により形成される場合に限られず、柱状
の結晶を有している場合に広く発生する。
より構成される場合に限られず、下部電極２がＰｔ膜に
より構成される場合にも発生し、また、上部電極又は下
部電極がＰｔ膜により形成される場合に限られず、柱状
の結晶を有している場合に広く発生する。
【０００９】前記に鑑み、本発明は、柱状結晶を有する
下部電極及び上部電極と、これら下部電極と上部電極と
の間に形成された容量絶縁膜とからなる容量素子におい
て、容量絶縁膜を構成する成分又は下部電極若しくは上
部電極と接する他の金属膜を構成する成分が下部電極又
は上部電極の柱状結晶の粒界を通って拡散し、容量絶縁
膜の組成が変化して、容量素子の電気特性が劣化するこ
とを防止することを目的とする。
下部電極及び上部電極と、これら下部電極と上部電極と
の間に形成された容量絶縁膜とからなる容量素子におい
て、容量絶縁膜を構成する成分又は下部電極若しくは上
部電極と接する他の金属膜を構成する成分が下部電極又
は上部電極の柱状結晶の粒界を通って拡散し、容量絶縁
膜の組成が変化して、容量素子の電気特性が劣化するこ
とを防止することを目的とする。
【００１０】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、下部電極又は上部電極を少なくとも２つ
の金属膜から構成し、これら２つの金属膜の柱状結晶の
粒界を互いに不連続にするものである。
め、本発明は、下部電極又は上部電極を少なくとも２つ
の金属膜から構成し、これら２つの金属膜の柱状結晶の
粒界を互いに不連続にするものである。
【００１１】具体的には、本発明に係る容量素子は、下
部電極と、該下部電極の上に形成された容量絶縁膜と、
該容量絶縁膜の上に形成された上部電極とを備えた容量
素子を対象とし、下部電極及び上部電極のうちの少なく
とも１つの電極は、互いに同質の金属の柱状結晶よりな
る第１の金属膜及び第２の金属膜を有しており、第１の
金属膜を構成する柱状結晶の粒界と第２の金属膜を構成
する柱状結晶の粒界とは互いに不連続である。
部電極と、該下部電極の上に形成された容量絶縁膜と、
該容量絶縁膜の上に形成された上部電極とを備えた容量
素子を対象とし、下部電極及び上部電極のうちの少なく
とも１つの電極は、互いに同質の金属の柱状結晶よりな
る第１の金属膜及び第２の金属膜を有しており、第１の
金属膜を構成する柱状結晶の粒界と第２の金属膜を構成
する柱状結晶の粒界とは互いに不連続である。
【００１２】本発明の容量素子によると、容量絶縁膜を
構成する成分又は柱状結晶の粒界同士が互いに不連続で
ある電極に隣接する金属膜を構成する成分は、第１の金
属膜を構成する柱状結晶の粒界と第２の金属膜を構成す
る柱状結晶の粒界とが互いに不連続であるため、第１の
金属膜と第２の金属膜との間で拡散を阻止される。
構成する成分又は柱状結晶の粒界同士が互いに不連続で
ある電極に隣接する金属膜を構成する成分は、第１の金
属膜を構成する柱状結晶の粒界と第２の金属膜を構成す
る柱状結晶の粒界とが互いに不連続であるため、第１の
金属膜と第２の金属膜との間で拡散を阻止される。
【００１３】本発明の容量素子は、第１の金属膜と第２
の金属膜との間に、第１の金属膜又は第２の金属膜を構
成する金属の金属酸化層を有していることが好ましい。
の金属膜との間に、第１の金属膜又は第２の金属膜を構
成する金属の金属酸化層を有していることが好ましい。
【００１４】また、本発明の容量素子は、第１の金属膜
と第２の金属膜との間に、第１の金属膜又は第２の金属
膜を構成する金属よりなる非晶質層を有していることが
好ましい。
と第２の金属膜との間に、第１の金属膜又は第２の金属
膜を構成する金属よりなる非晶質層を有していることが
好ましい。
【００１５】また、本発明の容量素子は、第１の金属膜
と第２の金属膜との間に、容量絶縁膜を構成する金属の
金属酸化層を有していることが好ましい。
と第２の金属膜との間に、容量絶縁膜を構成する金属の
金属酸化層を有していることが好ましい。
【００１６】また、本発明の容量素子は、第１の金属膜
と第２の金属膜との間に、容量絶縁膜を構成する金属を
含む金属層を有していることが好ましい。
と第２の金属膜との間に、容量絶縁膜を構成する金属を
含む金属層を有していることが好ましい。
【００１７】また、本発明の容量素子において、容量絶
縁膜をＢｉ系の強誘電体薄膜により構成することができ
る。
縁膜をＢｉ系の強誘電体薄膜により構成することができ
る。
【００１８】また、本発明の容量素子において、第１の
金属膜及び第２の金属膜を構成する金属をＰｔにより構
成することができる。
金属膜及び第２の金属膜を構成する金属をＰｔにより構
成することができる。
【００１９】本発明に係る第１の容量素子の製造方法
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
１つの工程は、金属の柱状結晶を有する第１の金属膜を
形成する第１の工程と、第１の金属膜を大気中に曝す第
２の工程と、大気中に曝された第１の金属膜の上に、第
１の金属膜を構成する金属と同質の金属よりなる柱状結
晶を有し該柱状結晶の粒界が第１の金属膜の柱状結晶の
粒界と不連続である第２の金属膜を形成する第３の工程
とを有している。
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
１つの工程は、金属の柱状結晶を有する第１の金属膜を
形成する第１の工程と、第１の金属膜を大気中に曝す第
２の工程と、大気中に曝された第１の金属膜の上に、第
１の金属膜を構成する金属と同質の金属よりなる柱状結
晶を有し該柱状結晶の粒界が第１の金属膜の柱状結晶の
粒界と不連続である第２の金属膜を形成する第３の工程
とを有している。
【００２０】第１の容量素子の製造方法によると、第１
の金属膜を大気中に曝した後、大気中に曝された第１の
金属膜の上に、第１の金属膜を構成する金属と同質の金
属よりなる柱状結晶を有する第２の金属膜を形成するた
め、第１の金属膜を構成する柱状結晶の粒界と第２の金
属膜を構成する柱状結晶の粒界とを互いに不連続にする
ことができる。
の金属膜を大気中に曝した後、大気中に曝された第１の
金属膜の上に、第１の金属膜を構成する金属と同質の金
属よりなる柱状結晶を有する第２の金属膜を形成するた
め、第１の金属膜を構成する柱状結晶の粒界と第２の金
属膜を構成する柱状結晶の粒界とを互いに不連続にする
ことができる。
【００２１】本発明に係る第２の容量素子の製造方法
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
１つの工程は、金属の柱状結晶を有する第１の金属膜を
形成する第１の工程と、第１の金属膜を酸素プラズマに
曝して第１の金属膜の表面に該第１の金属膜を構成する
金属の金属酸化層を形成する第２の工程と、金属酸化層
の上に、第１の金属膜を構成する金属と同質の金属より
なる柱状結晶を有し該柱状結晶の粒界が第１の金属膜の
柱状結晶の粒界と不連続である第２の金属膜を形成する
第３の工程とを有している。
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
１つの工程は、金属の柱状結晶を有する第１の金属膜を
形成する第１の工程と、第１の金属膜を酸素プラズマに
曝して第１の金属膜の表面に該第１の金属膜を構成する
金属の金属酸化層を形成する第２の工程と、金属酸化層
の上に、第１の金属膜を構成する金属と同質の金属より
なる柱状結晶を有し該柱状結晶の粒界が第１の金属膜の
柱状結晶の粒界と不連続である第２の金属膜を形成する
第３の工程とを有している。
【００２２】第２の容量素子の製造方法によると、第１
の金属膜を酸素プラズマに曝して該第１の金属膜を構成
する金属の金属酸化層を形成した後、該金属酸化層の上
に、第１の金属膜を構成する金属と同質の金属よりなる
柱状結晶を有する第２の金属膜を形成するため、第１の
金属膜を構成する柱状結晶の粒界と第２の金属膜を構成
する柱状結晶の粒界とを互いに不連続にすることができ
る。
の金属膜を酸素プラズマに曝して該第１の金属膜を構成
する金属の金属酸化層を形成した後、該金属酸化層の上
に、第１の金属膜を構成する金属と同質の金属よりなる
柱状結晶を有する第２の金属膜を形成するため、第１の
金属膜を構成する柱状結晶の粒界と第２の金属膜を構成
する柱状結晶の粒界とを互いに不連続にすることができ
る。
【００２３】本発明に係る第３の容量素子の製造方法
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
１つの工程は、金属の柱状結晶を有する第１の金属膜を
形成する第１の工程と、第１の金属膜にレーザ光を照射
して第１の金属膜の表面に該第１の金属膜を構成する金
属よりなる非晶質層を形成する第２の工程と、非晶質層
の上に、第１の金属膜を構成する金属と同質の金属より
なる柱状結晶を有し該柱状結晶の粒界が第１の金属膜の
柱状結晶の粒界と不連続である第２の金属膜を形成する
第３の工程とを有している。
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、下部
電極形成工程及び上部電極形成工程のうちの少なくとも
１つの工程は、金属の柱状結晶を有する第１の金属膜を
形成する第１の工程と、第１の金属膜にレーザ光を照射
して第１の金属膜の表面に該第１の金属膜を構成する金
属よりなる非晶質層を形成する第２の工程と、非晶質層
の上に、第１の金属膜を構成する金属と同質の金属より
なる柱状結晶を有し該柱状結晶の粒界が第１の金属膜の
柱状結晶の粒界と不連続である第２の金属膜を形成する
第３の工程とを有している。
【００２４】第３の容量素子の製造方法によると、第１
の金属膜にレーザ光を照射して該第１の金属膜を構成す
る金属の非晶質層を形成した後、該非晶質層の上に、第
１の金属膜を構成する金属と同質の金属よりなる柱状結
晶を有する第２の金属膜を形成するため、第１の金属膜
を構成する柱状結晶の粒界と第２の金属膜を構成する柱
状結晶の粒界とを互いに不連続にすることができる。
の金属膜にレーザ光を照射して該第１の金属膜を構成す
る金属の非晶質層を形成した後、該非晶質層の上に、第
１の金属膜を構成する金属と同質の金属よりなる柱状結
晶を有する第２の金属膜を形成するため、第１の金属膜
を構成する柱状結晶の粒界と第２の金属膜を構成する柱
状結晶の粒界とを互いに不連続にすることができる。
【００２５】本発明に係る第４の容量素子の製造方法
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、上部
電極形成工程は、容量絶縁膜の上に金属の柱状結晶を有
する第１の金属膜を形成する第１の工程と、容量絶縁膜
に対して熱処理を施して、第１の金属膜の表面に、容量
絶縁膜を構成する金属を含む中間金属層を形成する第２
の工程と、中間金属層の上に、第１の金属膜を構成する
金属と同質の金属よりなる柱状結晶を有し該柱状結晶の
粒界が第１の金属膜の柱状結晶の粒界と不連続である第
２の金属膜を形成する第３の工程とを有している。
は、基板上に下部電極を形成する下部電極形成工程と、
下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工
程と、容量絶縁膜の上に上部電極を形成する上部電極形
成工程とを備えた容量素子の製造方法を対象とし、上部
電極形成工程は、容量絶縁膜の上に金属の柱状結晶を有
する第１の金属膜を形成する第１の工程と、容量絶縁膜
に対して熱処理を施して、第１の金属膜の表面に、容量
絶縁膜を構成する金属を含む中間金属層を形成する第２
の工程と、中間金属層の上に、第１の金属膜を構成する
金属と同質の金属よりなる柱状結晶を有し該柱状結晶の
粒界が第１の金属膜の柱状結晶の粒界と不連続である第
２の金属膜を形成する第３の工程とを有している。
【００２６】第４の容量素子の製造方法によると、容量
絶縁膜の上に第１の金属膜を形成した後、容量絶縁膜に
対して熱処理を施して、第１の金属膜の表面に容量絶縁
膜を構成する金属を含む中間金属層を形成した後、該中
間金属層の上に、第１の金属膜を構成する金属と同質の
金属よりなる柱状結晶を有する第２の金属膜を形成する
ため、第１の金属膜を構成する柱状結晶の粒界と第２の
金属膜を構成する柱状結晶の粒界とを互いに不連続にす
ることができる。
絶縁膜の上に第１の金属膜を形成した後、容量絶縁膜に
対して熱処理を施して、第１の金属膜の表面に容量絶縁
膜を構成する金属を含む中間金属層を形成した後、該中
間金属層の上に、第１の金属膜を構成する金属と同質の
金属よりなる柱状結晶を有する第２の金属膜を形成する
ため、第１の金属膜を構成する柱状結晶の粒界と第２の
金属膜を構成する柱状結晶の粒界とを互いに不連続にす
ることができる。
【００２７】
（第１の実施形態）以下、第１の実施形態に係る容量素
子及びその製造方法について図１（ａ）〜（ｃ）及び図
２（ａ）〜（ｃ）を参照しながら説明する。
子及びその製造方法について図１（ａ）〜（ｃ）及び図
２（ａ）〜（ｃ）を参照しながら説明する。
【００２８】まず、図１（ａ）に示すように、下部電極
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜２に、例えばスパッタリング
法によりＰｔを堆積して、Ｐｔの結晶層よりなる１００
ｎｍの膜厚を有する第１のＰｔ膜１１を形成した後、該
第１のＰｔ膜１１を酸素プラズマに曝して、図１（ｂ）
に示すように、第１のＰｔ膜１１の表面部に第１のＰｔ
Ｏx 層１２を形成する。
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜２に、例えばスパッタリング
法によりＰｔを堆積して、Ｐｔの結晶層よりなる１００
ｎｍの膜厚を有する第１のＰｔ膜１１を形成した後、該
第１のＰｔ膜１１を酸素プラズマに曝して、図１（ｂ）
に示すように、第１のＰｔ膜１１の表面部に第１のＰｔ
Ｏx 層１２を形成する。
【００２９】次に、図１（ｃ）に示すように、第１のＰ
ｔＯx 層１２の上に、例えばスパッタリング法によりＰ
ｔを堆積して、Ｐｔの結晶層よりなる１００ｎｍの膜厚
を有する第２のＰｔ膜１３を形成する。このようにする
と、第１のＰｔ膜１１と第２のＰｔ膜１３との間に第１
のＰｔＯx 層１２が介在するため、第１のＰｔ膜１１の
結晶粒界と第２のＰｔ膜１３の結晶粒界とが互いにずれ
た状態で、第２のＰｔ膜１３は堆積される。
ｔＯx 層１２の上に、例えばスパッタリング法によりＰ
ｔを堆積して、Ｐｔの結晶層よりなる１００ｎｍの膜厚
を有する第２のＰｔ膜１３を形成する。このようにする
と、第１のＰｔ膜１１と第２のＰｔ膜１３との間に第１
のＰｔＯx 層１２が介在するため、第１のＰｔ膜１１の
結晶粒界と第２のＰｔ膜１３の結晶粒界とが互いにずれ
た状態で、第２のＰｔ膜１３は堆積される。
【００３０】次に、第２のＰｔ膜１３を酸素プラズマに
曝して、図２（ａ）に示すように、第２のＰｔ膜１３の
表面部に第２のＰｔＯx 層１４を形成する。
曝して、図２（ａ）に示すように、第２のＰｔ膜１３の
表面部に第２のＰｔＯx 層１４を形成する。
【００３１】尚、第１のＰｔ膜１１及び第２のＰｔ膜１
３に対する酸素プラズマの処理条件は、特に問わない
が、一例を挙げると次の通りである。すなわち、マイク
ロ波放電により発生させた高密度酸素プラズマを用い
て、高周波電力の周波数：２．４５ＧＨｚ、高周波電
力：１００Ｗ、チャンバー内の圧力：１．４Ｔｏｒｒ、
ガス流量：２００ｓｃｃｍ、基板温度：１５０℃、プラ
ズマ処理時間：１５０秒の条件で行なうことができる。
３に対する酸素プラズマの処理条件は、特に問わない
が、一例を挙げると次の通りである。すなわち、マイク
ロ波放電により発生させた高密度酸素プラズマを用い
て、高周波電力の周波数：２．４５ＧＨｚ、高周波電
力：１００Ｗ、チャンバー内の圧力：１．４Ｔｏｒｒ、
ガス流量：２００ｓｃｃｍ、基板温度：１５０℃、プラ
ズマ処理時間：１５０秒の条件で行なうことができる。
【００３２】次に、図２（ａ）に示すように、第２のＰ
ｔＯx 層１４の上に、例えばスパッタリング法によりＰ
ｔを堆積して、Ｐｔの結晶層よりなる１００ｎｍの膜厚
を有する第３のＰｔ膜１５を形成する。このようにする
と、第２のＰｔ膜１３と第３のＰｔ膜１５との間に第２
のＰｔＯx 層１４が介在するため、第２のＰｔ膜１３の
結晶粒界と第３のＰｔ膜１５の結晶粒界とが互いにずれ
た状態で、第３のＰｔ膜１５は堆積される。
ｔＯx 層１４の上に、例えばスパッタリング法によりＰ
ｔを堆積して、Ｐｔの結晶層よりなる１００ｎｍの膜厚
を有する第３のＰｔ膜１５を形成する。このようにする
と、第２のＰｔ膜１３と第３のＰｔ膜１５との間に第２
のＰｔＯx 層１４が介在するため、第２のＰｔ膜１３の
結晶粒界と第３のＰｔ膜１５の結晶粒界とが互いにずれ
た状態で、第３のＰｔ膜１５は堆積される。
【００３３】尚、第１のＰｔ膜１１、第２のＰｔ膜１３
及び第３のＰｔ膜１５の製膜条件は、特に限定されない
が、５〜８ｍＴｏｒｒ程度に減圧されたスパッタリング
装置内に例えばアルゴンガスを導入すると共に、電極間
に１〜２ｋＷ程度の電圧を印加して行なうことが好まし
い。
及び第３のＰｔ膜１５の製膜条件は、特に限定されない
が、５〜８ｍＴｏｒｒ程度に減圧されたスパッタリング
装置内に例えばアルゴンガスを導入すると共に、電極間
に１〜２ｋＷ程度の電圧を印加して行なうことが好まし
い。
【００３４】次に、第３のＰｔ膜１５の上に第１のＴｉ
膜４を堆積を堆積した後、第１のＰｔ膜１１、第１のＰ
ｔＯx 層１２、第２のＰｔ膜１３、第２のＰｔＯx 層１
４及び第３のＰｔ膜１５よりなる積層体、並びに第１の
Ｔｉ膜４をパターニングすると、前記の積層体よりなる
上部電極３が形成される。
膜４を堆積を堆積した後、第１のＰｔ膜１１、第１のＰ
ｔＯx 層１２、第２のＰｔ膜１３、第２のＰｔＯx 層１
４及び第３のＰｔ膜１５よりなる積層体、並びに第１の
Ｔｉ膜４をパターニングすると、前記の積層体よりなる
上部電極３が形成される。
【００３５】次に、図６に示すように、第１のＴｉ膜４
の上に全面に亘って層間絶縁膜としてのＳｉＯ2 膜５を
堆積した後、ＳｉＯ2 膜５及び第１のＴｉ膜４に対して
エッチングを行なって、ＳｉＯ2 膜５及び第１のＴｉ膜
４にコンタクトホールを形成する。その後、ＳｉＯ2 膜
５の上に、２５ｎｍの膜厚を有する第２のＴｉ膜６、１
５０ｎｍの膜厚を有する第１のＴｉＮ膜７、８００ｎｍ
の膜厚を有するＡｌ配線膜８及び３０ｎｍの膜厚を有す
る第２のＴｉＮ膜９を順次堆積する。
の上に全面に亘って層間絶縁膜としてのＳｉＯ2 膜５を
堆積した後、ＳｉＯ2 膜５及び第１のＴｉ膜４に対して
エッチングを行なって、ＳｉＯ2 膜５及び第１のＴｉ膜
４にコンタクトホールを形成する。その後、ＳｉＯ2 膜
５の上に、２５ｎｍの膜厚を有する第２のＴｉ膜６、１
５０ｎｍの膜厚を有する第１のＴｉＮ膜７、８００ｎｍ
の膜厚を有するＡｌ配線膜８及び３０ｎｍの膜厚を有す
る第２のＴｉＮ膜９を順次堆積する。
【００３６】第１の実施形態によると、第１のＰｔ膜１
１の結晶粒界と第２のＰｔ膜１３の結晶粒界とが互いに
ずれていると共に、第２のＰｔ膜１３の結晶粒界と第３
のＰｔ膜１５の結晶粒界とが互いにずれているため、後
工程において熱処理を施しても、容量絶縁膜２を構成す
る強誘電体薄膜の成分であるＢｉ原子は第１のＰｔ膜１
１の結晶と第２のＰｔ膜１３との間で拡散が阻止される
ので、第１のＴｉ膜４及び第２のＴｉ膜６に拡散せず、
また、第１のＴｉ膜４及び第２のＴｉ膜６を構成するＴ
ｉ原子は第２のＰｔ膜１３と第３のＰｔ膜１５との間で
拡散が阻止されるので、容量絶縁膜２を構成する強誘電
体薄膜に拡散しない。このため、容量絶縁膜２を構成す
る強誘電体薄膜の組成が殆ど変化しないので、容量素子
の電気特性が劣化しない。
１の結晶粒界と第２のＰｔ膜１３の結晶粒界とが互いに
ずれていると共に、第２のＰｔ膜１３の結晶粒界と第３
のＰｔ膜１５の結晶粒界とが互いにずれているため、後
工程において熱処理を施しても、容量絶縁膜２を構成す
る強誘電体薄膜の成分であるＢｉ原子は第１のＰｔ膜１
１の結晶と第２のＰｔ膜１３との間で拡散が阻止される
ので、第１のＴｉ膜４及び第２のＴｉ膜６に拡散せず、
また、第１のＴｉ膜４及び第２のＴｉ膜６を構成するＴ
ｉ原子は第２のＰｔ膜１３と第３のＰｔ膜１５との間で
拡散が阻止されるので、容量絶縁膜２を構成する強誘電
体薄膜に拡散しない。このため、容量絶縁膜２を構成す
る強誘電体薄膜の組成が殆ど変化しないので、容量素子
の電気特性が劣化しない。
【００３７】尚、第１の実施形態においては、第１のＰ
ｔ膜１１及び第２のＰｔ膜１３の表面部にＯ2 プラズマ
を照射して第１のＰｔＯx 層１２及び第２のＰｔＯx 層
１４を形成し、これにより、第１のＰｔ膜１１の結晶粒
界と第２のＰｔ膜１３の結晶粒界とを互いにずらしたと
共に、第２のＰｔ膜１３の結晶粒界と第３のＰｔ膜１５
の結晶粒界とを互いにずらしたが、これに代えて、第１
のＰｔ膜１１及び第２のＰｔ膜１３を大気中に暴露して
もよい。このようにすると、第１のＰｔ膜１１及び第２
のＰｔ膜１３の表面に、極めて薄いＰｔＯx 層及びＨ2
Ｏの吸着層が形成されるために、第１のＰｔ膜１１の結
晶粒界と第２のＰｔ膜１３の結晶粒界とを互いにずれる
と共に、第２のＰｔ膜１３の結晶粒界と第３のＰｔ膜１
５の結晶粒界とが互いにずれる。
ｔ膜１１及び第２のＰｔ膜１３の表面部にＯ2 プラズマ
を照射して第１のＰｔＯx 層１２及び第２のＰｔＯx 層
１４を形成し、これにより、第１のＰｔ膜１１の結晶粒
界と第２のＰｔ膜１３の結晶粒界とを互いにずらしたと
共に、第２のＰｔ膜１３の結晶粒界と第３のＰｔ膜１５
の結晶粒界とを互いにずらしたが、これに代えて、第１
のＰｔ膜１１及び第２のＰｔ膜１３を大気中に暴露して
もよい。このようにすると、第１のＰｔ膜１１及び第２
のＰｔ膜１３の表面に、極めて薄いＰｔＯx 層及びＨ2
Ｏの吸着層が形成されるために、第１のＰｔ膜１１の結
晶粒界と第２のＰｔ膜１３の結晶粒界とを互いにずれる
と共に、第２のＰｔ膜１３の結晶粒界と第３のＰｔ膜１
５の結晶粒界とが互いにずれる。
【００３８】（第２の実施形態）以下、第２の実施形態
に係る容量素子及びその製造方法について図３（ａ）〜
（ｃ）及び図４（ａ）〜（ｃ）を参照しながら説明す
る。
に係る容量素子及びその製造方法について図３（ａ）〜
（ｃ）及び図４（ａ）〜（ｃ）を参照しながら説明す
る。
【００３９】まず、図３（ａ）に示すように、下部電極
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜２に、例えばスパッタリング
法によりＰｔを堆積して、Ｐｔの結晶層よりなる第１の
Ｐｔ膜２１を形成した後、該第１のＰｔ膜２１に対して
エキシマレーザを照射して、図３（ｂ）に示すように、
第１のＰｔ膜２１の表面部にＰｔよりなる第１の非晶質
層２２を形成する。
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜２に、例えばスパッタリング
法によりＰｔを堆積して、Ｐｔの結晶層よりなる第１の
Ｐｔ膜２１を形成した後、該第１のＰｔ膜２１に対して
エキシマレーザを照射して、図３（ｂ）に示すように、
第１のＰｔ膜２１の表面部にＰｔよりなる第１の非晶質
層２２を形成する。
【００４０】次に、図３（ｃ）に示すように、第１の非
晶質層２２の上に、例えばスパッタリング法によりＰｔ
を堆積して、Ｐｔの結晶層よりなる第２のＰｔ膜２３を
形成する。このようにすると、第１のＰｔ膜２１と第２
のＰｔ膜２３との間に第１の非晶質層２２が介在するた
め、第１のＰｔ膜２１の結晶粒界と第２のＰｔ膜２３の
結晶粒界とが互いにずれた状態で、第２のＰｔ膜２３は
堆積される。
晶質層２２の上に、例えばスパッタリング法によりＰｔ
を堆積して、Ｐｔの結晶層よりなる第２のＰｔ膜２３を
形成する。このようにすると、第１のＰｔ膜２１と第２
のＰｔ膜２３との間に第１の非晶質層２２が介在するた
め、第１のＰｔ膜２１の結晶粒界と第２のＰｔ膜２３の
結晶粒界とが互いにずれた状態で、第２のＰｔ膜２３は
堆積される。
【００４１】次に、第２のＰｔ膜２３に対してエキシマ
レーザを照射して、図４（ａ）に示すように、第２のＰ
ｔ膜２３の表面部にＰｔよりなる第２の非晶質層２４を
形成する。
レーザを照射して、図４（ａ）に示すように、第２のＰ
ｔ膜２３の表面部にＰｔよりなる第２の非晶質層２４を
形成する。
【００４２】尚、第１のＰｔ膜２１及び第２のＰｔ膜２
３に対するエキシマレーザの照射条件は、特に問わない
が、一例を挙げると次の通りである。すなわち、真空
中、酸素雰囲気中又は大気中において、波長：２４９ｎ
ｍのエキシマレーザを、照射エネルギー：１００〜５０
０ｍＪ／ｃｍ2 （照射エネルギーが強すぎると、第１の
Ｐｔ膜２１又は第２のＰｔ膜２３が蒸発する恐れがある
ので、３００ｍＪ程度が好ましい。）で照射する。
３に対するエキシマレーザの照射条件は、特に問わない
が、一例を挙げると次の通りである。すなわち、真空
中、酸素雰囲気中又は大気中において、波長：２４９ｎ
ｍのエキシマレーザを、照射エネルギー：１００〜５０
０ｍＪ／ｃｍ2 （照射エネルギーが強すぎると、第１の
Ｐｔ膜２１又は第２のＰｔ膜２３が蒸発する恐れがある
ので、３００ｍＪ程度が好ましい。）で照射する。
【００４３】次に、図４（ｂ）に示すように、第２の非
晶質層２４の上に、例えばスパッタリング法によりＰｔ
を堆積して、Ｐｔの結晶層よりなる第３のＰｔ膜２５を
形成する。このようにすると、第２のＰｔ膜２３と第３
のＰｔ膜２５との間に第２の非晶質層２４が介在するた
め、第２のＰｔ膜２３の結晶粒界と第３のＰｔ膜２５の
結晶粒界とが互いにずれた状態で、第３のＰｔ膜２５は
堆積される。
晶質層２４の上に、例えばスパッタリング法によりＰｔ
を堆積して、Ｐｔの結晶層よりなる第３のＰｔ膜２５を
形成する。このようにすると、第２のＰｔ膜２３と第３
のＰｔ膜２５との間に第２の非晶質層２４が介在するた
め、第２のＰｔ膜２３の結晶粒界と第３のＰｔ膜２５の
結晶粒界とが互いにずれた状態で、第３のＰｔ膜２５は
堆積される。
【００４４】次に、第３のＰｔ膜２５の上に第１のＴｉ
膜４を堆積を堆積した後、第１のＰｔ膜２１、第１の非
晶質層２２、第２のＰｔ膜２３、第２の非晶質層２４及
び第３のＰｔ膜２５よりなる積層体、並びに第１のＴｉ
膜４をパターニングすると、前記の積層体よりなる上部
電極３が形成される。
膜４を堆積を堆積した後、第１のＰｔ膜２１、第１の非
晶質層２２、第２のＰｔ膜２３、第２の非晶質層２４及
び第３のＰｔ膜２５よりなる積層体、並びに第１のＴｉ
膜４をパターニングすると、前記の積層体よりなる上部
電極３が形成される。
【００４５】次に、第１の実施形態と同様に、第１のＴ
ｉ膜４の上に、ＳｉＯ2 膜５、第２のＴｉ膜６、第１の
ＴｉＮ膜７、Ａｌ配線膜８及び第２のＴｉＮ膜９を順次
堆積する。
ｉ膜４の上に、ＳｉＯ2 膜５、第２のＴｉ膜６、第１の
ＴｉＮ膜７、Ａｌ配線膜８及び第２のＴｉＮ膜９を順次
堆積する。
【００４６】第２の実施形態によると、第１の実施形態
と同様に、第１のＰｔ膜２１の結晶粒界と第２のＰｔ膜
２３の結晶粒界とが互いにずれていると共に、第２のＰ
ｔ膜２３の結晶粒界と第３のＰｔ膜２５の結晶粒界とが
互いにずれているため、後工程において熱処理を施して
も、容量絶縁膜２を構成する強誘電体薄膜の成分である
Ｂｉ原子は第１のＴｉ膜４及び第２のＴｉ膜６に拡散せ
ず、また、第１のＴｉ膜４及び第２のＴｉ膜６を構成す
るＴｉ原子は容量絶縁膜２を構成する強誘電体薄膜に拡
散しない。このため、容量絶縁膜２を構成する強誘電体
薄膜の組成が殆ど変化しないので、容量素子の電気特性
が劣化しない。
と同様に、第１のＰｔ膜２１の結晶粒界と第２のＰｔ膜
２３の結晶粒界とが互いにずれていると共に、第２のＰ
ｔ膜２３の結晶粒界と第３のＰｔ膜２５の結晶粒界とが
互いにずれているため、後工程において熱処理を施して
も、容量絶縁膜２を構成する強誘電体薄膜の成分である
Ｂｉ原子は第１のＴｉ膜４及び第２のＴｉ膜６に拡散せ
ず、また、第１のＴｉ膜４及び第２のＴｉ膜６を構成す
るＴｉ原子は容量絶縁膜２を構成する強誘電体薄膜に拡
散しない。このため、容量絶縁膜２を構成する強誘電体
薄膜の組成が殆ど変化しないので、容量素子の電気特性
が劣化しない。
【００４７】（第３の実施形態）以下、第３の実施形態
に係る容量素子及びその製造方法について図５（ａ）〜
（ｄ）を参照しながら説明する。
に係る容量素子及びその製造方法について図５（ａ）〜
（ｄ）を参照しながら説明する。
【００４８】まず、図５（ａ）に示すように、下部電極
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜２の上に、例えばスパッタリ
ング法によりＰｔを堆積して、Ｐｔの結晶層よりなる第
１のＰｔ膜３１を形成した後、該第１のＰｔ膜３１に対
して、Ｏ2 ガス雰囲気中又は不活性ガス例えばＮ2 ガス
雰囲気中において熱処理を施すことにより、図５（ｂ）
に示すように、第１のＰｔ膜３１の表面に強誘電体薄膜
の成分であるＢｉを析出させて、第１のＰｔ膜３１の上
にＢｉ含有層３２を形成する。熱処理の温度としては、
強誘電体薄膜の成分であるＢｉが第１のＰｔ膜３１の表
面に析出する一方、第１のＰｔ膜３１にヒロックが発生
しない温度である４５０℃±１００℃が好ましい。ま
た、強誘電体薄膜の成分であるＢｉが第１のＰｔ膜３１
の表面に析出し、強誘電体薄膜の組成が変化しても差し
支えがないように、強誘電体薄膜におけるＢｉの成分を
予め多くしておく必要がある。
の上に堆積されているビスマス層状構造を有する強誘電
体薄膜よりなる容量絶縁膜２の上に、例えばスパッタリ
ング法によりＰｔを堆積して、Ｐｔの結晶層よりなる第
１のＰｔ膜３１を形成した後、該第１のＰｔ膜３１に対
して、Ｏ2 ガス雰囲気中又は不活性ガス例えばＮ2 ガス
雰囲気中において熱処理を施すことにより、図５（ｂ）
に示すように、第１のＰｔ膜３１の表面に強誘電体薄膜
の成分であるＢｉを析出させて、第１のＰｔ膜３１の上
にＢｉ含有層３２を形成する。熱処理の温度としては、
強誘電体薄膜の成分であるＢｉが第１のＰｔ膜３１の表
面に析出する一方、第１のＰｔ膜３１にヒロックが発生
しない温度である４５０℃±１００℃が好ましい。ま
た、強誘電体薄膜の成分であるＢｉが第１のＰｔ膜３１
の表面に析出し、強誘電体薄膜の組成が変化しても差し
支えがないように、強誘電体薄膜におけるＢｉの成分を
予め多くしておく必要がある。
【００４９】次に、図５（ｃ）に示すように、Ｂｉ含有
層３２の上に、例えばスパッタリング法によりＰｔを堆
積して、Ｐｔの結晶層よりなる第２のＰｔ膜３３を形成
した後、第２のＰｔ膜３３の上に第１のＴｉ膜４を全面
に亘って堆積する。
層３２の上に、例えばスパッタリング法によりＰｔを堆
積して、Ｐｔの結晶層よりなる第２のＰｔ膜３３を形成
した後、第２のＰｔ膜３３の上に第１のＴｉ膜４を全面
に亘って堆積する。
【００５０】次に、図５（ｄ）に示すように、第１のＰ
ｔ層３１、Ｂｉ含有層３２及び第２のＰｔ層３３よりな
る積層体、並びに第１のＴｉ膜４をパターニングする
と、前記の積層体よりなる上部電極３が形成される。
ｔ層３１、Ｂｉ含有層３２及び第２のＰｔ層３３よりな
る積層体、並びに第１のＴｉ膜４をパターニングする
と、前記の積層体よりなる上部電極３が形成される。
【００５１】次に、第１の実施形態と同様に、第１のＴ
ｉ膜４の上に、ＳｉＯ2 膜５、第２のＴｉ膜６、第１の
ＴｉＮ膜７、Ａｌ配線膜８及び第２のＴｉＮ膜９を順次
堆積する。
ｉ膜４の上に、ＳｉＯ2 膜５、第２のＴｉ膜６、第１の
ＴｉＮ膜７、Ａｌ配線膜８及び第２のＴｉＮ膜９を順次
堆積する。
【００５２】第３の実施形態によると、第１のＰｔ膜３
１と第２のＰｔ層３３との間にＢｉ含有層３２が介在し
ているため、後工程において熱処理を施しても、第１の
Ｔｉ膜４及び第２のＴｉ膜６を構成するＴｉ原子は、Ｂ
ｉ含有層３２にゲッティングされるので、容量絶縁膜２
を構成する強誘電体薄膜に拡散しない。また、容量絶縁
膜２を構成する強誘電体薄膜の成分であるＢｉ原子は、
Ｂｉ含有層３２に拡散を阻止されるので、第１のＴｉ膜
４及び第２のＴｉ膜６に拡散しない。このため、容量絶
縁膜２を構成する強誘電体薄膜の組成が殆ど変化しない
ので、容量素子の電気特性が劣化しない。
１と第２のＰｔ層３３との間にＢｉ含有層３２が介在し
ているため、後工程において熱処理を施しても、第１の
Ｔｉ膜４及び第２のＴｉ膜６を構成するＴｉ原子は、Ｂ
ｉ含有層３２にゲッティングされるので、容量絶縁膜２
を構成する強誘電体薄膜に拡散しない。また、容量絶縁
膜２を構成する強誘電体薄膜の成分であるＢｉ原子は、
Ｂｉ含有層３２に拡散を阻止されるので、第１のＴｉ膜
４及び第２のＴｉ膜６に拡散しない。このため、容量絶
縁膜２を構成する強誘電体薄膜の組成が殆ど変化しない
ので、容量素子の電気特性が劣化しない。
【００５３】尚、第１及び第２の実施形態においては、
３層のＰｔ膜により上部電極３を構成し、第３の実施形
態においては、２層のＰｔ膜により上部電極３を構成し
たが、上部電極３を構成するＰｔ膜の数は複数であれば
特に問わない。
３層のＰｔ膜により上部電極３を構成し、第３の実施形
態においては、２層のＰｔ膜により上部電極３を構成し
たが、上部電極３を構成するＰｔ膜の数は複数であれば
特に問わない。
【００５４】また、第１〜第３の実施形態においては、
上部電極３を複数のＰｔ膜により構成したが、本発明は
上部電極３に限られず、下部電極１に適用できると共
に、下部電極１及び上部電極３の両方に適用してもよ
い。
上部電極３を複数のＰｔ膜により構成したが、本発明は
上部電極３に限られず、下部電極１に適用できると共
に、下部電極１及び上部電極３の両方に適用してもよ
い。
【００５５】また、下部電極１又は上部電極３を構成す
る複数の膜は、Ｐｔ膜に限られず、柱状の結晶構造を有
する他の金属膜、例えば、周期表におけるＸIII 族に属
する元素のうち、４ｄ、５ｄの遷移金属である、Ｒｕ
（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウ
ム）、Ｏｓ（オスミニウム）、Ｉｒ（イリジウム）等の
白金族（又はパラジウム族と称されることもある。）の
金属よりなる膜であってもよい。その理由は、白金族金
属の酸化物は導電性を持っているからである。
る複数の膜は、Ｐｔ膜に限られず、柱状の結晶構造を有
する他の金属膜、例えば、周期表におけるＸIII 族に属
する元素のうち、４ｄ、５ｄの遷移金属である、Ｒｕ
（ルテニウム）、Ｒｈ（ロジウム）、Ｐｄ（パラジウ
ム）、Ｏｓ（オスミニウム）、Ｉｒ（イリジウム）等の
白金族（又はパラジウム族と称されることもある。）の
金属よりなる膜であってもよい。その理由は、白金族金
属の酸化物は導電性を持っているからである。
【００５６】また、容量絶縁膜２としては、強誘電体薄
膜に限られず、高誘電体薄膜でもよいと共に、他の金属
酸化物よりなる絶縁膜でもよい。
膜に限られず、高誘電体薄膜でもよいと共に、他の金属
酸化物よりなる絶縁膜でもよい。
【００５７】また、下部電極１又は上部電極３と接する
金属膜としては、Ｔｉ膜に限られず、Ｗ（タングステ
ン）膜やＴａ（タンタル）膜等のように、Ａｌ配線膜８
の密着層として用いられ、容量絶縁膜２に拡散して該容
量絶縁膜２の組成を変化させる金属よりなる膜を広く用
いることができる。
金属膜としては、Ｔｉ膜に限られず、Ｗ（タングステ
ン）膜やＴａ（タンタル）膜等のように、Ａｌ配線膜８
の密着層として用いられ、容量絶縁膜２に拡散して該容
量絶縁膜２の組成を変化させる金属よりなる膜を広く用
いることができる。
【００５８】
【発明の効果】本発明の容量素子によると、容量絶縁膜
を構成する成分又は柱状結晶の粒界同士が互いに不連続
である電極に隣接する金属膜を構成する成分は、第１の
金属膜と第２の金属膜との間で拡散を阻止されるため、
容量絶縁膜の組成が変化し難いので、容量素子の電気特
性の劣化を防止することができる。
を構成する成分又は柱状結晶の粒界同士が互いに不連続
である電極に隣接する金属膜を構成する成分は、第１の
金属膜と第２の金属膜との間で拡散を阻止されるため、
容量絶縁膜の組成が変化し難いので、容量素子の電気特
性の劣化を防止することができる。
【００５９】本発明の容量素子が、第１の金属膜と第２
の金属膜との間に、第１の金属膜又は第２の金属膜を構
成する金属の金属酸化層を有していると、第１の金属膜
を構成する柱状結晶の粒界と第２の金属膜を構成する柱
状結晶の粒界とを、確実に互いに不連続にすることがで
きるので、容量絶縁膜の組成の変化を確実に防止でき
る。
の金属膜との間に、第１の金属膜又は第２の金属膜を構
成する金属の金属酸化層を有していると、第１の金属膜
を構成する柱状結晶の粒界と第２の金属膜を構成する柱
状結晶の粒界とを、確実に互いに不連続にすることがで
きるので、容量絶縁膜の組成の変化を確実に防止でき
る。
【００６０】本発明の容量素子が、第１の金属膜と第２
の金属膜との間に、第１の金属膜又は第２の金属膜を構
成する金属よりなる非晶質層を有していると、第１の金
属膜を構成する柱状結晶の粒界と第２の金属膜を構成す
る柱状結晶の粒界とを、確実に互いに不連続にすること
ができるので、容量絶縁膜の組成の変化を確実に防止で
きる。
の金属膜との間に、第１の金属膜又は第２の金属膜を構
成する金属よりなる非晶質層を有していると、第１の金
属膜を構成する柱状結晶の粒界と第２の金属膜を構成す
る柱状結晶の粒界とを、確実に互いに不連続にすること
ができるので、容量絶縁膜の組成の変化を確実に防止で
きる。
【００６１】本発明の容量素子が、第１の金属膜と第２
の金属膜との間に、容量絶縁膜を構成する金属の金属酸
化層を有していると、第１の金属膜を構成する柱状結晶
の粒界と第２の金属膜を構成する柱状結晶の粒界とを、
確実に互いに不連続にすることができるので、容量絶縁
膜の組成の変化を確実に防止できる。
の金属膜との間に、容量絶縁膜を構成する金属の金属酸
化層を有していると、第１の金属膜を構成する柱状結晶
の粒界と第２の金属膜を構成する柱状結晶の粒界とを、
確実に互いに不連続にすることができるので、容量絶縁
膜の組成の変化を確実に防止できる。
【００６２】本発明の容量素子が、第１の金属膜と第２
の金属膜との間に、容量絶縁膜を構成する金属を含む金
属層を有していると、第１の金属膜を構成する柱状結晶
の粒界と第２の金属膜を構成する柱状結晶の粒界とを、
確実に互いに不連続にすることができるので、容量絶縁
膜の組成の変化を確実に防止できる。
の金属膜との間に、容量絶縁膜を構成する金属を含む金
属層を有していると、第１の金属膜を構成する柱状結晶
の粒界と第２の金属膜を構成する柱状結晶の粒界とを、
確実に互いに不連続にすることができるので、容量絶縁
膜の組成の変化を確実に防止できる。
【００６３】ことが好ましい。
【００６４】本発明の容量素子において、容量絶縁膜が
Ｂｉ系の強誘電体薄膜であると、熱拡散により組成が変
化し易いＢｉ系の強誘電体薄膜の組成の変化を防止する
ことができる。
Ｂｉ系の強誘電体薄膜であると、熱拡散により組成が変
化し易いＢｉ系の強誘電体薄膜の組成の変化を防止する
ことができる。
【００６５】本発明の容量素子において、第１の金属膜
及び第２の金属膜を構成する金属がＰｔであると、容量
絶縁膜を構成する成分又は柱状結晶の粒界同士が互いに
不連続である電極に隣接する金属膜を構成する成分がＰ
ｔよりなる柱状結晶の粒界を通って拡散して、容量絶縁
膜の組成が変化する事態を防止することができる。
及び第２の金属膜を構成する金属がＰｔであると、容量
絶縁膜を構成する成分又は柱状結晶の粒界同士が互いに
不連続である電極に隣接する金属膜を構成する成分がＰ
ｔよりなる柱状結晶の粒界を通って拡散して、容量絶縁
膜の組成が変化する事態を防止することができる。
【００６６】第１〜第４の容量素子の製造方法による
と、第１の金属膜を構成する柱状結晶の粒界と第２の金
属膜を構成する柱状結晶の粒界とを互いに不連続にする
ことができるので、容量絶縁膜の組成が変化し難く、容
量素子の電気特性が劣化し難い本発明に係る容量素子を
確実に製造することができる。
と、第１の金属膜を構成する柱状結晶の粒界と第２の金
属膜を構成する柱状結晶の粒界とを互いに不連続にする
ことができるので、容量絶縁膜の組成が変化し難く、容
量素子の電気特性が劣化し難い本発明に係る容量素子を
確実に製造することができる。
【図１】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｄ）は本発明の第３の実施形態に係
る容量素子の製造方法の各工程を示す断面図である。
る容量素子の製造方法の各工程を示す断面図である。
【図６】従来及び本発明の第１〜第３の実施形態に係る
容量素子を示す断面図である。
容量素子を示す断面図である。
【図７】従来の容量素子の問題点を説明する断面図であ
る。
る。
１ 下部電極
１ａ ＴｉＯx 膜
１ｂ Ｐｔ膜
２ 容量絶縁膜
３ 上部電極
４ 第１のＴｉ膜
５ ＳｉＯ2 膜
６ 第２のＴｉ膜
７ 第１のＴｉＮ膜
８ Ａｌ配線膜
９ 第２のＴｉＮ膜
１１ 第１のＰｔ膜
１２ 第１のＰｔＯx 層
１３ 第２のＰｔ膜
１４ 第２のＰｔＯx 層
１５ 第３のＰｔ膜
２１ 第１のＰｔ膜
２２ 第１の非晶質層
２３ 第２のＰｔ膜
２４ 第２の非晶質層
２５ 第３のＰｔ膜
３１ 第１のＰｔ膜
３２ Ｂｉ含有層
３３ 第２のＰｔ膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 三河 巧
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(56)参考文献 特開 平10−173149（ＪＰ，Ａ)
特開 平８−167702（ＪＰ，Ａ)
特開 平８−17939（ＪＰ，Ａ)
特開 平８−97382（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/105
H01L 21/822
H01L 21/8242
H01L 27/04
H01L 27/108
Claims (9)
- 【請求項１】 下部電極と、該下部電極の上に形成され
た容量絶縁膜と、該容量絶縁膜の上に形成された上部電
極とを備えた容量素子であって、 前記下部電極及び上部電極のうちの少なくとも１つの電
極は、互いに同質の金属の柱状結晶よりなる第１の金属
膜及び第２の金属膜と、 前記第１の金属膜と前記第２の
金属膜との間に設けられ、前記第１の金属膜又は前記第
２の金属膜を構成する金属の金属酸化層とを有してお
り、前記第１の金属膜を構成する柱状結晶の粒界と前記
第２の金属膜を構成する柱状結晶の粒界とは互いに不連
続であることを特徴とする容量素子。 - 【請求項２】 下部電極と、該下部電極の上に形成され
た容量絶縁膜と、該容量絶縁膜の上に形成された上部電
極とを備えた容量素子であって、 前記下部電極及び上部電極のうちの少なくとも１つの電
極は、互いに同質の金属の柱状結晶よりなる第１の金属
膜及び第２の金属膜と、 前記第１の金属膜と前記第２の
金属膜との間に設けられ、前記第１の金属膜又は前記第
２の金属膜を構成する金属よりなる非晶質層とを有して
おり、前記第１の金属膜を構成する柱状結晶の粒界と前
記第２の金属膜を構成する柱状結晶の粒界とは互いに不
連続であることを特徴とする容量素子。 - 【請求項３】 下部電極と、該下部電極の上に形成され
た容量絶縁膜と、該容量絶縁膜の上に形成された上部電
極とを備えた容量素子であって、 前記下部電極及び上部電極のうちの少なくとも１つの電
極は、互いに同質の金属の柱状結晶よりなる第１の金属
膜及び第２の金属膜と、 前記第１の金属膜と前記第２の
金属膜との間に設けられ、前記容量絶縁膜を構成する金
属の金属酸化層とを有しており、前記第１の金属膜を構
成する柱状結晶の粒界と前記第２の金属膜を構成する柱
状結晶の粒界とは互いに不連続であることを特徴とする
容量素子。 - 【請求項４】 下部電極と、該下部電極の上に形成され
た容量絶縁膜と、該容量絶縁膜の上に形成された上部電
極とを備えた容量素子であって、 前記下部電極及び上部電極のうちの少なくとも１つの電
極は、互いに同質の金属の柱状結晶よりなる第１の金属
膜及び第２の金属膜と、 前記第１の金属膜と前記第２の
金属膜との間に設けられ、前記容量絶縁膜を構成する金
属を含む金属層とを有しており、前記第１の金属膜を構
成する柱状結晶の粒界と前記第２の金属膜を構成する柱
状結晶の粒界とは互いに不連続であることを特徴とする
容量素子。 - 【請求項５】 前記容量絶縁膜はＢｉ系の強誘電体薄膜
よりなることを特徴とする請求項１〜４のいずれか１項
に記載の容量素子。 - 【請求項６】 前記第１の金属膜及び第２の金属膜を構
成する金属はＰｔであることを特徴とする請求項１〜４
のいずれか１項に記載の容量素子。 - 【請求項７】 基板上に下部電極を形成する下部電極形
成工程と、前記下部電極の上に容量絶縁膜を形成する容
量絶縁膜形成工程と、前記容量絶縁膜の上に上部電極を
形成する上部電極形成工程とを備えた容量素子の製造方
法であって、 前記下部電極形成工程及び上部電極形成工程のうちの少
なくとも１つの工程は、金属の柱状結晶を有する第１の
金属膜を形成する第１の工程と、前記第１の金属膜を酸
素プラズマに曝して前記第１の金属膜の表面に該第１の
金属膜を構成する金属の金属酸化層を形成する第２の工
程と、前記金属酸化層の上に、前記第１の金属膜を構成
する金属と同質の金属よりなる柱状結晶を有し該柱状結
晶の粒界が前記第１の金属膜の柱状結晶の粒界と不連続
である第２の金属膜を形成する第３の工程とを有してい
ることを特徴とする容量素子の製造方法。 - 【請求項８】 基板上に下部電極を形成する下部電極形
成工程と、前記下部電極の上に容量絶縁膜を形成する容
量絶縁膜形成工程と、前記容量絶縁膜の上に上部電極を
形成する上部電極形成工程とを備えた容量素子の製造方
法であって、 前記下部電極形成工程及び上部電極形成工程のうちの少
なくとも１つの工程は、金属の柱状結晶を有する第１の
金属膜を形成する第１の工程と、前記第１の金属膜にレ
ーザ光を照射して前記第１の金属膜の表面に該第１の金
属膜を構成する金属よりなる非晶質層を形成する第２の
工程と、前記非晶質層の上に、前記第１の金属膜を構成
する金属と同質の金属よりなる柱状結晶を有し該柱状結
晶の粒界が前記第１の金属膜の柱状結晶の粒界と不連続
である第２の金属膜を形成する第３の工程とを有してい
ることを特徴とする容量素子の製造方法。 - 【請求項９】 基板上に下部電極を形成する下部電極形
成工程と、前記下部電極の上に容量絶縁膜を形成する容
量絶縁膜形成工程と、前記容量絶縁膜の上に上部電極を
形成する上部電極形成工程とを備えた容量素子の製造方
法であって、 前記上部電極形成工程は、前記容量絶縁膜の上に金属の
柱状結晶を有する第１の金属膜を形成する第１の工程
と、前記容量絶縁膜に対して熱処理を施して、前記第１
の金属膜の表面に、前記容量絶縁膜を構成する金属又は
金属酸化物を含む中間層を形成する第２の工程と、前記
中間金属層の上に、前記第１の金属膜を構成する金属と
同質の金属よりなる柱状結晶を有し該柱状結晶の粒界が
前記第１の金属膜の柱状結晶の粒界と不連続である第２
の金属膜を形成する第３の工程とを有していることを特
徴とする容量素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25042897A JP3447922B2 (ja) | 1997-09-16 | 1997-09-16 | 容量素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25042897A JP3447922B2 (ja) | 1997-09-16 | 1997-09-16 | 容量素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197634A JPH1197634A (ja) | 1999-04-09 |
| JP3447922B2 true JP3447922B2 (ja) | 2003-09-16 |
Family
ID=17207745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25042897A Expired - Fee Related JP3447922B2 (ja) | 1997-09-16 | 1997-09-16 | 容量素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447922B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW456027B (en) | 1999-08-18 | 2001-09-21 | Matsushita Electronics Corp | Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory |
| JP2004296923A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP4913994B2 (ja) * | 2004-08-09 | 2012-04-11 | セイコーエプソン株式会社 | 強誘電体キャパシタ、強誘電体メモリ、強誘電体キャパシタの製造方法及び強誘電体メモリの製造方法 |
| JP2007184623A (ja) * | 2007-01-22 | 2007-07-19 | Rohm Co Ltd | 誘電体キャパシタ |
-
1997
- 1997-09-16 JP JP25042897A patent/JP3447922B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197634A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7023014B2 (en) | Non-volatile memory and fabrication method thereof | |
| JPH10209375A (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
| JP3975292B2 (ja) | 強誘電体記憶素子の製造方法 | |
| JPS6072261A (ja) | 半導体装置 | |
| KR100391987B1 (ko) | 강유전체 캐퍼시터를 갖는 반도체 장치 및 그 제조방법 | |
| JP3447922B2 (ja) | 容量素子及びその製造方法 | |
| US6459137B1 (en) | Method for constructing ferroelectric capacitors on integrated circuit substrates | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JP3621162B2 (ja) | 容量素子及びその製造方法、並びに半導体装置 | |
| JP3837712B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| US6579753B2 (en) | Method of fabricating a semiconductor storage device having a transistor unit and a ferroelectric capacitor | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| JP3519581B2 (ja) | 容量素子の製造方法 | |
| JP2926050B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| JP3738229B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH08236625A (ja) | 半導体装置の層間接続構造およびその製造方法 | |
| JP2002151654A (ja) | 誘電体キャパシタ素子及びその製造方法 | |
| KR100474589B1 (ko) | 캐패시터제조방법 | |
| JP2826717B2 (ja) | 半導体素子のキャパシターの製造方法 | |
| KR100321699B1 (ko) | 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법 | |
| JP4156074B2 (ja) | 半導体集積回路用キャパシタ及びその製造方法 | |
| JPH11168193A (ja) | 強誘電体記憶装置及びその製造方法 | |
| KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ | |
| JP3480866B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |