JP3738229B2 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP3738229B2 JP3738229B2 JP2002104692A JP2002104692A JP3738229B2 JP 3738229 B2 JP3738229 B2 JP 3738229B2 JP 2002104692 A JP2002104692 A JP 2002104692A JP 2002104692 A JP2002104692 A JP 2002104692A JP 3738229 B2 JP3738229 B2 JP 3738229B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- iridium oxide
- memory device
- semiconductor memory
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、酸化イリジウム膜、特にスタック型強誘電体メモリセルの電極として用いられる酸化イリジウム膜およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、動作電圧が低いと共に高速で書き込み及び読み出しが可能な不揮発性ＲＡＭの実用化を目指し、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。
【０００３】
これら高誘電体膜又は強誘電体膜を容量絶縁膜として用いる半導体メモリにおいて、メガビット級の高集積メモリを実現する場合には、従来のプレーナ型メモリセルに代えて、スタック型のメモリセルが用いられる。
【０００４】
このスタック型のメモリセルにおける課題は、電界効果型トランジスタを覆う層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成された容量素子の下部電極との接触面が、強誘電体膜又は高誘電体膜を構成する絶縁性金属酸化物を結晶化する際に必要な酸素雰囲気での高温の熱処理時に酸化される事態を防止することである。
【０００５】
そこで、通常、コンタクトプラグと下部電極との間に、酸素バリア膜として、導電性酸化物である酸化イリジウム膜が設けられる。
【０００６】
酸化イリジウム膜を形成する方法としては、イリジウムよりなる金属ターゲットをスパッタリングし、スパッタリングされたイリジウムを基板近傍で酸化させる反応性スパッタリング法が提案されている（日本写真学会（1988）、Vol.51, No.1, P.3）。
【０００７】
【発明が解決しようとする課題】
しかしながら、前述の文献においては、反応性スパッタリング法により形成される酸化イリジウム膜の酸素バリア性を向上させるための具体的な条件については検討されていない。
【０００８】
このため、従来においては、酸化イリジウム膜の酸素バリア性を確実に向上させることができないという問題がある。
【０００９】
前記に鑑み、本発明は、容量素子の電極が酸素バリア膜として有している酸化イリジウム膜のバリア性を確実に向上させることを目的とする。
【００１０】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体記憶装置は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成され、電極がコンタクトプラグと接続された容量素子とを備え、電極は酸素バリア膜として酸化イリジウム膜を有し、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は酸化イリジウム膜の厚さの１／２以下である。
【００１１】
本発明に係る第１の半導体記憶装置によると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は該酸化イリジウム膜の厚さの１／２以下であるから、酸化イリジウム膜における酸素原子の拡散パスは屈曲しており、酸素原子は結晶粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は確実に向上する。
【００１２】
第１の半導体記憶装置において、酸化イリジウム膜の膜厚は２００ｎｍ以下であることが好ましい。
【００１３】
このようにすると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径を、酸化イリジウム膜の厚さの１／２以下に確実にすることができる。
【００１４】
本発明に係る第２の半導体記憶装置は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成され、電極がコンタクトプラグと接続された容量素子とを備え、電極は酸素バリア膜として酸化イリジウム膜を有し、該酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層を有している。
【００１５】
本発明に係る第２の半導体記憶装置によると、酸素バリア膜となる酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層を有しているため、酸素原子は、平均結晶粒径が小さい方の層を構成する結晶の粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は向上する。一方、平均結晶粒径が大きい方の層は、酸素バリア膜と接する膜との密着性を向上させる。
【００１６】
第２の半導体記憶装置において、複数の層を構成する下層の平均結晶粒径は相対的に大きく、且つ複数の層を構成する上層の平均結晶粒径は相対的に小さいことが好ましい。
【００１７】
このようにすると、酸素バリア膜の上方から接近してくる酸素原子の拡散を上層が阻止すると共に、酸素バリア膜の下側に形成される膜との密着性を下層が向上させることができる。
【００１８】
この場合、下層の膜厚は３０ｎｍ以下であり、且つ上層の膜厚は２００ｎｍ以下であることが好ましい。
【００１９】
このようにすると、上層が酸素原子の拡散を確実に阻止すると共に、下層が酸素バリア膜の下側に形成される膜との密着性を確実に向上させることができる。
【００２０】
本発明に係る第３の半導体記憶装置は、半導体基板上に形成された電界効果型トランジスタと、電界効果型トランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜に形成され、電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、層間絶縁膜の上に形成され、下部電極がコンタクトプラグと接続された容量素子とを備え、下部電極は酸素バリア膜として酸化イリジウム膜を有し、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は酸化イリジウム膜の厚さの１／２以下である。
【００２１】
本発明に係る第３の半導体記憶装置によると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は該酸化イリジウム膜の厚さの１／２以下であるから、酸化イリジウム膜における酸素原子の拡散パスは屈曲しており、酸素原子は結晶粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は確実に向上する。
【００２２】
第３の半導体記憶装置において、酸化イリジウム膜の膜厚は２００ｎｍ以下であることが好ましい。
【００２３】
このようにすると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径を、酸化イリジウム膜の厚さの１／２以下に確実にすることができる。
【００２４】
本発明に係る第４の半導体記憶装置は、半導体基板上に形成された電界効果型トランジスタと、電界効果型トランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜に形成され、電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、層間絶縁膜の上に形成され、下部電極がコンタクトプラグと接続された容量素子とを備え、下部電極は酸素バリア膜として酸化イリジウム膜を有し、該酸化イリジウム膜は平均結晶粒径が互いに異なる複数の層を有している。
【００２５】
本発明に係る第４の半導体記憶装置によると、酸素バリア膜となる酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層を有しているため、酸素原子は、平均結晶粒径が小さい方の層を構成する結晶の粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は向上する。一方、平均結晶粒径が大きい方の層は、酸素バリア膜と接する膜との密着性を向上させる。
【００２６】
第４の半導体記憶装置において、複数の層を構成する下層の平均結晶粒径は相対的に大きく、且つ複数の層を構成する上層の平均結晶粒径は相対的に小さいことが好ましい。
【００２７】
このようにすると、酸素バリア膜の上方から接近してくる酸素原子の拡散を上層が阻止すると共に、酸素バリア膜の下側に形成される膜との密着性を下層が向上させることができる。
【００２８】
この場合、下層の膜厚は３０ｎｍ以下であり、且つ上層の膜厚は２００ｎｍ以下であることが好ましい。
【００２９】
このようにすると、上層が酸素原子の拡散を確実に阻止すると共に、下層が酸素バリア膜の下側に形成される膜との密着性を確実に向上させることができる。
【００３０】
本発明に係る第１の半導体記憶装置の製造方法は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成され、電極がコンタクトプラグと接続された容量素子とを備え、電極は酸素バリア膜として酸化イリジウム膜を有する半導体記憶装置の製造方法を対象とし、イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により酸化イリジウム膜を成膜する工程を備え、反応性スパッタリング法は、反応室内の酸素ガスの実際の分圧をｘとし、反応室内のアルゴンガスの実際の分圧をｙとしたときにｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれる。
【００３１】
本発明に係る第２の半導体記憶装置の製造方法は、半導体基板上に形成された電界効果型トランジスタと、電界効果型トランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜に形成され、電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、層間絶縁膜の上に形成され、下部電極がコンタクトプラグと接続された容量素子とを備え、下部電極は酸素バリア膜として酸化イリジウム膜を有する半導体記憶装置の製造方法を対象とし、イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により酸化イリジウム膜を成膜する工程を備え、反応性スパッタリング法は、反応室内の酸素ガスの実際の分圧をｘとし、反応室内のアルゴンガスの実際の分圧をｙとしたときにｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれる。
【００３２】
本発明に係る第１又は第２の半導体記憶装置の製造方法によると、反応室内に導入されるガスにおける、アルゴン原子に対する酸素ガスの割合が大きくなるため、ターゲットに衝突してスパッタリングを起こす原子がアルゴン原子から酸素原子に変わるので、スパッタリングされた粒子の運動エネルギーが小さくなり、これに伴って、酸化イリジウム膜を構成する粒子の平均結晶粒径が小さくなる。
【００３３】
従って、第１又は第２の半導体記憶装置の製造方法によると、酸化イリジウム膜における酸素原子の拡散パスは屈曲するため、酸素原子は結晶粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は確実に向上する。
【００３４】
また、基板を室温以上の温度に保った状態で酸化イリジウム膜を成膜できるので、コンタクトプラグと容量素子の下部電極との密着性が向上する。
【００３５】
本発明に係る第３の半導体装置の製造方法は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成され、電極がコンタクトプラグと接続された容量素子とを備え、電極は、酸素バリア膜として平均結晶粒径が互いに異なる多層からなる酸化イリジウム膜を有する半導体記憶装置の製造方法を対象とし、イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により酸化イリジウム膜を成膜する工程を備え、反応性スパッタリング法は、反応室内の酸素ガスの実際の分圧をｘとし、反応室内のアルゴンガスの実際の分圧をｙとしたときに、第１段階は、ｘ／（ｘ＋ｙ）＜０．５の関係が成り立つ条件で行なわれ、その後に行なわれる第２段階は、ｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれる。
【００３６】
本発明に係る第４の半導体記憶装置の製造方法は、半導体基板上に形成された電界効果型トランジスタと、電界効果型トランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜に形成され、電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、層間絶縁膜の上に形成され、下部電極がコンタクトプラグと接続された容量素子とを備え、下部電極は酸素バリア膜として平均結晶粒径が互いに異なる多層からなる酸化イリジウム膜を有する半導体記憶装置の製造方法を対象とし、イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により酸化イリジウム膜を成膜する工程を備え、反応性スパッタリング法は、反応室内の酸素ガスの実際の分圧をｘとし、反応室内のアルゴンガスの実際の分圧をｙとしたときに、第１段階は、ｘ／（ｘ＋ｙ）＜０．５の関係が成り立つ条件で行なわれ、その後に行なわれる第２段階は、ｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれる。
【００３７】
本発明に係る第３又は第４の半導体記憶装置の製造方法によると、反応性スパッタリング工程の第１段階においては、ｘ／（ｘ＋ｙ）＜０．５の関係が成り立つ条件で行なうため、スパッタリングされる粒子の運動エネルギーが大きくなるので、コンタクトプラグと下部電極との密着性が向上し、反応性スパッタリング工程の第２段階においては、ｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なうため、スパッタリングされる粒子の運動エネルギーが小さくなるので、酸化イリジウム膜を構成する粒子の平均結晶粒径が小さくなる。
【００３８】
従って、第３又は第４の半導体記憶装置の製造方法によると、コンタクトプラグと容量素子の電極との密着性が向上すると共に、酸化イリジウム膜の酸素バリア性が向上する。
【００３９】
本発明に係る第１〜第４の半導体記憶装置の製造方法において、酸化イリジウム膜に対して、窒素雰囲気中における５００℃〜６００℃の温度下で熱処理を施す工程をさらに備えていることが好ましい。
【００４０】
このようにすると、熱処理により酸化イリジウム膜の緻密性が向上するので、酸化イリジウム膜の酸素バリア性が一層向上する。
【００４１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体記憶装置及びその製造方法について、図１〜図６を参照しながら説明する。
【００４２】
図１に示すように、半導体基板１０の表面部にはソース領域１１及びドレイン領域１２が形成されていると共に、半導体基板１０の上にはゲート電極１３が形成されており、これらソース領域１１、ドレイン領域１２及びゲート電極１３によって電界効果型トランジスタが構成されている。
【００４３】
半導体基板１０の上には、電界効果型トランジスタを覆うように層間絶縁膜１４が形成されており、該層間絶縁膜１４にはドレイン領域１２と接続されるように、ポリシリコンよりなるコンタクトプラグ１５が形成されている。
【００４４】
層間絶縁膜１４の上にはコンタクトプラグ１５と接続されるように、容量素子の下部電極１６が形成されており、該下部電極１６は、下から順に形成された第１の導電性バリア膜１６ａ、第２の導電性バリア膜１６ｂ及び金属膜１６ｃから構成されている。
【００４５】
第１の導電性バリア膜１６ａは、下から順に堆積された、例えば２０ｎｍの厚さを有するチタン膜、例えば４０ｎｍの厚さを有する窒化チタンアルミニウム膜及び例えば１００ｎｍの厚さを有するイリジウム膜よりなり、コンタクトプラグ１５を構成するポリシリコンの拡散を防止する機能を有する。
【００４６】
第２の導電性バリア膜１６ｂは、例えば１６０ｎｍの厚さを有する酸化イリジウム膜よりなり、第１の導電性バリア膜１６ａの側面及び上面を覆っている。第２の導電性バリア膜１６ｂは、後述する容量絶縁膜１７を構成する絶縁性金属酸化物を結晶化するための酸素雰囲気での高温の熱処理時に第１の導電性バリア膜１６ａが酸化することを防止する機能を有する。
【００４７】
金属膜１６ｃは、例えば５０ｎｍの厚さを有する白金膜よりなる。
【００４８】
層間絶縁膜１４の上には、下部電極１６を覆うように例えば１６０ｎｍの厚さを有する容量絶縁膜１７が形成されており、該容量絶縁膜１７は例えばビスマス層状ペロブスカイト構造を有するＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9（但し、０≦ｘ≦１）よりなる。
【００４９】
容量絶縁膜１７の上には、例えば１００ｎｍの厚さを有する白金膜よりなる容量素子の上部電極１８が形成されている。
【００５０】
以下、本実施形態の特徴として、酸素バリア膜としての第２の導電性バリア膜１６ｂの構成について説明する。
【００５１】
ところで、酸素は酸素バリア膜を構成する結晶の粒界を通じて拡散するので、酸素バリア膜のバリア性を向上させるためには、(1) 酸素バリア膜を配向性が強い大きな柱状結晶により構成して、酸素原子の拡散パスとなる結晶粒界の緻密度を向上させる方法と、(2) 酸素バリア膜を構成する結晶の粒径を小さくして、酸素原子の拡散パスを屈曲させる方法とが考えられる。
【００５２】
ところが、酸化イリジウム膜をスパッタリング法により堆積する場合には、配向性の悪い膜しか得られないので、酸化イリジウムの酸素バリア性を向上させるためには、(1) の方法は適当ではなく(2) の方法が適している。
【００５３】
(2) の方法を採用する場合において、酸素原子の拡散パスを屈曲させるためには、平均結晶粒径が膜厚の１／２以下であることが必要になる。
【００５４】
図２（ａ）は、本実施形態に係る第２の導電性バリア膜１６ｂの断面構造を示し、図２（ｂ）は、従来の酸素バリア膜（本実施形態に係る第２の導電性バリア膜１６ｂに相当する）の断面構造を示している。尚、第２の導電性バリア膜１６ｂの膜厚及び従来の酸素バリア膜の膜厚はいずれも、２００ｎｍ以下である。
【００５５】
図２（ｂ）に示す従来の酸素バリア膜においては、平均結晶粒径と酸素バリア膜の膜厚が等しいので、酸素原子の拡散パスは直線状である。これに対して、本実施形態に係る第２の導電性バリア膜１６ｂにおいては、平均結晶粒径が酸素バリア膜の膜厚の１／２であるから、酸素原子の拡散パスは屈曲している。このため、酸素原子は結晶粒界を拡散し難いので、第２の導電性バリア膜１６ｂの酸素バリア性は向上する。
【００５６】
図３は、第２の導電性バリア膜１６ｂにおける（平均結晶粒径／膜厚）と、コンタクト抵抗との関係を示している。コンタクト抵抗の測定は、図１に示す半導体記憶装置を複数個用いて、ドレイン領域１２、コンタクトプラグ１５及び下部電極１６によりコンタクトチェーンを形成し、このコンタクトチェーンにおけるコンタクト抵抗を評価することにより行なった。尚、図３の縦軸は、コンタクトチェーンにおける１つのコンタクト抵抗の値を示している。
【００５７】
図３から分かるように、（平均結晶粒径／膜厚）が５０％以下であると、コンタクト抵抗は、デバイスの動作上で問題にならない２ｋΩ以下になると共にばらつきも少ない。これに対して、（平均結晶粒径／膜厚）が５０％を超えると、コンタクト抵抗のばらつきが大きくなり、（平均結晶粒径／膜厚）が６０％を超えると、コンタクト抵抗のばらつきは極めて大きくなる。
【００５８】
以下、本発明の第１の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸化イリジウム膜）１６ｂの製造方法について説明する。
【００５９】
（第１の実施形態に係る半導体記憶装置の第１の製造方法）
第１の製造方法は、平行平板型ＤＣマグネトロンスパッタ装置を用いて反応性スパッタリングにより酸化イリジウム膜を成膜する方法であって、基板上に、粒状結晶よりなり、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を堆積する。この場合、反応室に導入するガスとしては、不活性ガスとしてアルゴンガスを用い、活性ガスとして酸素を用いる。
【００６０】
結晶の粒径を小さくするためには、基板上に到達した後、基板表面で動き回る粒子の運動エネルギーを小さくすることが好ましい。
【００６１】
そこで、第１の製造方法は、基板温度を室温よりも低くするものである。具体的には、基板を液体窒素等で例えば１０℃程度に冷却すると、基板上に到達した粒子の運動エネルギーが確実に小さくなるため、平均結晶粒径が８０ｎｍ以下になるので、平均結晶粒径を膜厚の１／２以下にすることができる。
【００６２】
ところが、基板を室温よりも低い温度に保った状態で、反応性スパッタリング法により成膜された酸化イリジウム膜は剥がれやすいという問題がある。
【００６３】
（第１の実施形態に係る半導体記憶装置の第２の製造方法）
第２の製造方法も、平行平板型ＤＣマグネトロンスパッタ装置を用いて反応性スパッタリングにより形成するものであって、基板上に、粒状結晶よりなり、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を堆積する。この場合、反応室に導入するガスとしては、不活性ガスとしてアルゴンガスを用い、活性ガスとして酸素を用いる。
【００６４】
第２の製造方法は、基板上に到達した粒子の運動エネルギーを小さくするために、アルゴンガスに対する酸素ガスの割合を多くして、イリジウム原子を質量が小さい酸素原子よりスパッタリングするものである。この方法では、装置の種類、反応室の圧力及びスパッタリング電力の大きさ等の条件により、アルゴンガスに対する酸素ガスの導入割合を調整する必要がある。その理由は、スパッタリングされて飛行しているイリジウムが酸素原子と結びつく現象（いわゆるゲッター効果）が起きるからである。
【００６５】
図４は、基板温度が４００℃に設定され、圧力が０．６７Ｐａに設定され、スパッタリング電力が１ｋＷに設定された反応室に、Ｏ2 ガス及びＡｒガスを導入して行なう反応性スパッタリングにより酸化イリジウム膜（膜厚＝１６０ｎｍ）を成膜したときにおける、Ｏ2 ガスの流量／（Ｏ2 ガスの流量＋Ａｒガスの流量）（以下、単に酸素ガス比と称する）と、酸化イリジウム膜のシート抵抗との関係、つまり、シート抵抗の酸素ガス比依存性を示している。この場合、膜厚が１６０ｎｍである酸化イリジウム膜を構成する粒状結晶の平均結晶粒径が膜厚の１／２以下になるためのシート抵抗は９Ω／□以上である。
【００６６】
図４において、領域Ａでは、酸素原子がゲッター効果により消費されてしまうので、第２の導電性バリア膜１６ｂは、実質的にイリジウム膜になり、シート抵抗は低い。
【００６７】
領域Ｂでは、ゲッター効果が飽和するため、反応室内の酸素原子が増加していくので、ターゲットの表面が酸化され、これにより、Ｏ2 ガスの増加に伴って第２の導電性バリア膜１６ｂのシート抵抗が急激に高くなる。
【００６８】
領域Ｃでは、ターゲットの表面が完全に酸化されるため、第２の導電性バリア膜１６ｂは完全に酸化イリジウム膜になるので、Ｏ2 ガスが増加しても第２の導電性バリア膜１６ｂのシート抵抗は殆ど変化しない。
【００６９】
領域Ｄでは、反応室内におけるＡｒ原子に対するＯ2 原子の割合が大きくなるため、ターゲットに衝突してスパッタリングを起こす原子がＡｒ原子からＯ2 原子に変わる。Ｏ2 原子はＡｒ原子に比べて、質量が小さく運動量が小さいため、スパッタリングされる粒子の割合が低くなるので、堆積レートが小さくなる。また、スパッタリングされた粒子の運動エネルギーも小さくなるため、第２の導電性バリア膜１６ｂを構成する粒子の粒径が小さくなると共にシート抵抗が増大する。
【００７０】
領域Ｅでは、Ａｒガスの流量が極めて少なくなるので放電が起こらなくなる。
【００７１】
従って、領域Ｄの条件でスパッタリングを行なうと、小さい粒径を持つ粒状結晶よりなる酸化イリジウム膜を確実に得ることができる。
【００７２】
ところで、スパッタリングの条件の１つであるスパッタリング電力を大きくすると、スパッタリングの電流密度が増加するので、ゲッター効果が顕著に現われる。
【００７３】
図５は、圧力が０．６７Ｐａに設定された反応室にＯ2 ガス及びＡｒガスを導入して行なう反応性スパッタリングにより酸化イリジウム膜を成膜したときにおける、スパッタリング電力と酸素ガス比との関係、つまり酸素ガス比の電力依存性を示している。
【００７４】
図５から分かるように、スパッタリング電力が大きくなると、領域Ａつまりゲッター効果により酸素原子が消費されてしまう領域が大きくなるため、領域Ａから領域Ｂに変化する酸素ガス比が大きくなり、これに伴って、領域Ｂから領域Ｃに変化する酸素ガス比及び領域Ｃから領域Ｄに変化する酸素ガス比も大きくなる。
【００７５】
図６は、スパッタリング電力が１ｋＷに設定された反応室にＯ2 ガス及びＡｒガスを導入して行なう反応性スパッタリングにより酸化イリジウム膜を成膜したときにおける、反応室の圧力と酸素ガス比との関係、つまり酸素ガス比の圧力依存性を示している。
【００７６】
図６から分かるように、スパッタリングの条件の１つである反応室の圧力を高くすると、ゲッター効果の影響が小さくなるので、領域Ａから領域Ｂに変化する酸素ガス比が小さくなり、これに伴って、領域Ｂから領域Ｃに変化する酸素ガス比及び領域Ｃから領域Ｄに変化する酸素ガス比も小さくなる。
【００７７】
ここで、領域Ｄ、つまり小さい粒径を持つ粒状結晶よりなる酸化イリジウム膜を確実に得ることができる領域を規定する。
【００７８】
まず、酸化イリジウムを形成するために用いられる酸素ガスの量は、反応室に導入されたＯ2 ガスの量から領域ＡのＯ2 ガスの量を減じた値であるから、図４におけるｘに相当し、Ａｒガスの量は図４におけるｙに相当する。
【００７９】
従って、領域Ｄはｘ／（ｘ＋ｙ）＞０．５を満たす領域であると言えるから、この関係式を満たす範囲内で反応性スパッタリングを行なうと、小さい粒径を持つ粒状結晶よりなり酸素バリア性の高い酸化イリジウム膜を確実に成膜することができる。
【００８０】
また、基板を室温以上の温度に保った状態で酸化イリジウム膜を成膜できるので、酸化イリジウム膜の密着性も向上する。
【００８１】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体記憶装置及びその製造方法について、図１及び図７を参照しながら説明する。
【００８２】
第２の実施形態に係る半導体記憶装置の基本構造は、第１の実施形態に係る半導体記憶装置と同様であって、図１に示すように、半導体基板１０の表面部にはソース領域１１及びドレイン領域１２が形成されていると共に、半導体基板１０の上にはゲート電極１３が形成されており、これらソース領域１１、ドレイン領域１２及びゲート電極１３によって電界効果型トランジスタが構成されている。
【００８３】
半導体基板１０の上には、電界効果型トランジスタを覆うように層間絶縁膜１４が形成されており、該層間絶縁膜１４にはドレイン領域１２と接続されるように、ポリシリコンよりなるコンタクトプラグ１５が形成されている。
【００８４】
層間絶縁膜１４の上にはコンタクトプラグ１５と接続されるように、容量素子の下部電極１６が形成されており、該下部電極１６は、下から順に形成された第１の導電性バリア膜１６ａ、第２の導電性バリア膜１６ｂ及び金属膜１６ｃから構成されている。
【００８５】
図７は、第２の導電性バリア膜１６ｂの断面構造を示しており、第２の導電性バリア膜１６ｂは、酸素バリア層として機能する上層１６ｂａと、第１の導電性バリア膜１６ａとの密着性を向上させる下層１６ｂｂとの積層構造を有している。
【００８６】
上層１６ｂａの結晶構造は粒状結晶である。下層１６ｂｂの結晶構造は粒状結晶でも柱状結晶でもよいが、下層１６ｂｂの平均結晶粒径Ｄ2 は、上層１６ｂａの平均結晶粒径Ｄ1 よりも大きいという特徴を有している。尚、図７に示すように、下層１６ｂｂの厚さが結晶粒径よりも小さくなる場合があるので、ここでいう平均結晶粒径Ｄ1、Ｄ2とは、第２の導電性バリア膜１６ｂの平面方向の値を用いる。
【００８７】
また、上層１６ｂａの平均結晶粒径Ｄ1 は、上層１６ｂａの膜厚の１／２以下である。
【００８８】
ところで、下層１６ｂｂは、密着層として働くが酸素バリア性は乏しい。従って、下層１６ｂｂの膜厚は、密着性を確保できる範囲内においてできるだけ小さいことが好ましい。下層１６ｂｂの膜厚は、具体的には５ｎｍ〜３０ｎｍ程度で、好ましくは１０ｎｍ程度である。
【００８９】
上層１６ｂａの膜厚は、酸素バリア層として働くため、成膜が可能な範囲内においてできるだけ大きいことが好ましい。上層１６ｂａの膜厚は、具体的には、上層１６ｂａの平均結晶粒径Ｄ1 の２倍以上で且つ２００ｎｍ以下であることが好ましい。
【００９０】
（第２の実施形態に係る半導体記憶装置の製造方法）
以下、本発明の第２の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸化イリジウム膜）１６ｂの製造方法について説明する。
【００９１】
第２の実施形態における第２の導電性バリア膜１６ｂの製造方法も、平行平板型ＤＣマグネトロンスパッタ装置を用いて反応性スパッタリングにより形成するものであって、基板上に、粒状結晶よりなり、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を堆積する。この場合、反応室に導入するガスとしては、不活性ガスとしてアルゴンガスを用い、活性ガスとして酸素を用いる。
【００９２】
ところで、基板の到達した粒子の運動エネルギーを小さくすると、結晶粒径を小さくできるが、このようにすると、スパッタリングされた粒子が基板に打ち込れ難くなるため、酸化イリジウム膜と基板との間に密着層が形成されず、これによって酸化イリジウム膜の密着性が悪くなるという問題がある。
【００９３】
そこで、スパッタリング工程の第１段階では、スパッタリングされる粒子の運動エネルギーが大きくなるような条件でスパッタリングを行なって密着層を形成し、スパッタリング工程の第２段階では、スパッタリングされる粒子の運動エネルギーが小さくなるような条件でスパッタリングを行なって結晶粒径を小さくすることが好ましい。
【００９４】
具体的には、第１段階では、ｘ／（ｘ＋ｙ）＜０．５の条件でスパッタリングを行ない、その後、第２段階では、ｘ／（ｘ＋ｙ）＞０．５の条件でスパッタリングを行なうことが好ましい。この場合、第１段階で成膜される酸化イリジウム膜は酸素バリア性が良くないため、できるだけ薄い方が好ましい。具体的には、第１段階で成膜される酸化イリジウム膜の厚さは、３０ｎｍ以下が好ましく、２０ｎｍ程度がより好ましい。
【００９５】
尚、第１〜第３の製造方法によると、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を成膜できるが、スパッタリングにより形成された酸化イリジウム膜に対して、５００℃〜６００℃の温度下、例えば５５０℃の温度下で熱処理を施して、酸化イリジウム膜を緻密化することが好ましい。この場合、５００℃以上の温度が好ましい理由は、充分な焼き締めを行なって膜質を緻密化するためであり、６００℃以下の温度が好ましい理由は、未反応のイリジウムの酸化による表面モフォロジー荒れを防ぐためである。
【００９６】
従って、スパッタリング後に、酸化イリジウム膜に対して５００℃〜６００℃の温度の熱処理を施すと、酸素原子の拡散パスとなる結晶粒界の緻密度が向上するので、酸化イリジウム膜の酸素バリア性が一層向上する。
【００９７】
【発明の効果】
本発明に係る第１又は第３の半導体記憶装置によると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径が膜厚の１／２以下であるから、酸化イリジウム膜における酸素原子の拡散パスが屈曲するため、酸素原子は結晶粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は確実に向上する。
【００９８】
本発明に係る第２又は第４の半導体記憶装置によると、酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層を有するため、酸素原子は、平均結晶粒径が小さい方の層を構成する結晶の粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は向上すると共に、平均結晶粒径が大きい方の層は、酸素バリア膜と接する膜との密着性を向上させる。
【００９９】
本発明に係る第１又は第３の半導体記憶装置の製造方法によると、反応室内に導入されるガスにおける、アルゴン原子に対する酸素ガスの割合が大きくなるため、スパッタリングされた粒子の運動エネルギーが小さくなり、これに伴って、酸化イリジウム膜を構成する粒子の平均結晶粒径が小さくなると共に、基板を室温以上の温度に保った状態で酸化イリジウム膜を成膜することができる。このため、酸化イリジウム膜の酸素バリア性が確実に向上すると共にコンタクトプラグと下部電極との密着性も向上する。
【０１００】
本発明に係る第２又は第４の半導体記憶装置の製造方法によると、反応性スパッタリング工程の第１段階においては、スパッタリングされる粒子の運動エネルギーが大きくなるため、コンタクトプラグと下部電極との密着性が向上し、反応性スパッタリング工程の第２段階においては、スパッタリングされる粒子の運動エネルギーが小さくなるので、酸化イリジウム膜を構成する粒子の平均結晶粒径が小さくなる。このため、酸化イリジウム膜の酸素バリア性が確実に向上すると共にコンタクトプラグと下部電極との密着性も向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体記憶装置の断面図である。
【図２】（ａ）は、本発明の第１の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸素バリア膜）の断面図であり、（ｂ）は、従来の半導体記憶装置における酸素バリア膜の断面図である。
【図３】本発明の第１の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸素バリア膜）における（平均結晶粒径／膜厚）とコンタクト抵抗との関係を示す図である。
【図４】本発明の第１の実施形態に係る半導体記憶装置の製造方法により酸化イリジウム膜を成膜したときにおける、Ｏ2 ガスの流量／（Ｏ2 ガスの流量＋Ａｒガスの流量）と、酸化イリジウム膜のシート抵抗との関係を示す図である。
【図５】本発明の第１の実施形態に係る半導体記憶装置の製造方法により酸化イリジウム膜を成膜したときにおける、スパッタリング電力と酸素ガス比との関係を示す図である。
【図６】本発明の第１の実施形態に係る半導体記憶装置の製造方法により酸化イリジウム膜を成膜したときにおける、反応室の圧力と酸素ガス比との関係を示す図である。
【図７】本発明の第２の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸素バリア膜）の断面図である。
【符号の説明】
１０ 半導体基板
１１ ソース領域
１２ ドレイン領域
１３ ゲート電極
１４ 層間絶縁膜
１５ コンタクトプラグ
１６ 下部電極
１６ａ 第１の導電性バリア膜
１６ｂ 第２の導電性バリア膜（酸素バリア膜）
１６ｂａ 第２の導電性バリア膜の上層（酸素バリア膜）
１６ｂｂ 第２の導電性バリア膜の下層（密着層）
１６ｃ 金属膜
１７ 容量絶縁膜
１８ 上部電極
【発明の属する技術分野】
本発明は、酸化イリジウム膜、特にスタック型強誘電体メモリセルの電極として用いられる酸化イリジウム膜およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、動作電圧が低いと共に高速で書き込み及び読み出しが可能な不揮発性ＲＡＭの実用化を目指し、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。
【０００３】
これら高誘電体膜又は強誘電体膜を容量絶縁膜として用いる半導体メモリにおいて、メガビット級の高集積メモリを実現する場合には、従来のプレーナ型メモリセルに代えて、スタック型のメモリセルが用いられる。
【０００４】
このスタック型のメモリセルにおける課題は、電界効果型トランジスタを覆う層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成された容量素子の下部電極との接触面が、強誘電体膜又は高誘電体膜を構成する絶縁性金属酸化物を結晶化する際に必要な酸素雰囲気での高温の熱処理時に酸化される事態を防止することである。
【０００５】
そこで、通常、コンタクトプラグと下部電極との間に、酸素バリア膜として、導電性酸化物である酸化イリジウム膜が設けられる。
【０００６】
酸化イリジウム膜を形成する方法としては、イリジウムよりなる金属ターゲットをスパッタリングし、スパッタリングされたイリジウムを基板近傍で酸化させる反応性スパッタリング法が提案されている（日本写真学会（1988）、Vol.51, No.1, P.3）。
【０００７】
【発明が解決しようとする課題】
しかしながら、前述の文献においては、反応性スパッタリング法により形成される酸化イリジウム膜の酸素バリア性を向上させるための具体的な条件については検討されていない。
【０００８】
このため、従来においては、酸化イリジウム膜の酸素バリア性を確実に向上させることができないという問題がある。
【０００９】
前記に鑑み、本発明は、容量素子の電極が酸素バリア膜として有している酸化イリジウム膜のバリア性を確実に向上させることを目的とする。
【００１０】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体記憶装置は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成され、電極がコンタクトプラグと接続された容量素子とを備え、電極は酸素バリア膜として酸化イリジウム膜を有し、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は酸化イリジウム膜の厚さの１／２以下である。
【００１１】
本発明に係る第１の半導体記憶装置によると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は該酸化イリジウム膜の厚さの１／２以下であるから、酸化イリジウム膜における酸素原子の拡散パスは屈曲しており、酸素原子は結晶粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は確実に向上する。
【００１２】
第１の半導体記憶装置において、酸化イリジウム膜の膜厚は２００ｎｍ以下であることが好ましい。
【００１３】
このようにすると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径を、酸化イリジウム膜の厚さの１／２以下に確実にすることができる。
【００１４】
本発明に係る第２の半導体記憶装置は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成され、電極がコンタクトプラグと接続された容量素子とを備え、電極は酸素バリア膜として酸化イリジウム膜を有し、該酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層を有している。
【００１５】
本発明に係る第２の半導体記憶装置によると、酸素バリア膜となる酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層を有しているため、酸素原子は、平均結晶粒径が小さい方の層を構成する結晶の粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は向上する。一方、平均結晶粒径が大きい方の層は、酸素バリア膜と接する膜との密着性を向上させる。
【００１６】
第２の半導体記憶装置において、複数の層を構成する下層の平均結晶粒径は相対的に大きく、且つ複数の層を構成する上層の平均結晶粒径は相対的に小さいことが好ましい。
【００１７】
このようにすると、酸素バリア膜の上方から接近してくる酸素原子の拡散を上層が阻止すると共に、酸素バリア膜の下側に形成される膜との密着性を下層が向上させることができる。
【００１８】
この場合、下層の膜厚は３０ｎｍ以下であり、且つ上層の膜厚は２００ｎｍ以下であることが好ましい。
【００１９】
このようにすると、上層が酸素原子の拡散を確実に阻止すると共に、下層が酸素バリア膜の下側に形成される膜との密着性を確実に向上させることができる。
【００２０】
本発明に係る第３の半導体記憶装置は、半導体基板上に形成された電界効果型トランジスタと、電界効果型トランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜に形成され、電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、層間絶縁膜の上に形成され、下部電極がコンタクトプラグと接続された容量素子とを備え、下部電極は酸素バリア膜として酸化イリジウム膜を有し、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は酸化イリジウム膜の厚さの１／２以下である。
【００２１】
本発明に係る第３の半導体記憶装置によると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は該酸化イリジウム膜の厚さの１／２以下であるから、酸化イリジウム膜における酸素原子の拡散パスは屈曲しており、酸素原子は結晶粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は確実に向上する。
【００２２】
第３の半導体記憶装置において、酸化イリジウム膜の膜厚は２００ｎｍ以下であることが好ましい。
【００２３】
このようにすると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径を、酸化イリジウム膜の厚さの１／２以下に確実にすることができる。
【００２４】
本発明に係る第４の半導体記憶装置は、半導体基板上に形成された電界効果型トランジスタと、電界効果型トランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜に形成され、電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、層間絶縁膜の上に形成され、下部電極がコンタクトプラグと接続された容量素子とを備え、下部電極は酸素バリア膜として酸化イリジウム膜を有し、該酸化イリジウム膜は平均結晶粒径が互いに異なる複数の層を有している。
【００２５】
本発明に係る第４の半導体記憶装置によると、酸素バリア膜となる酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層を有しているため、酸素原子は、平均結晶粒径が小さい方の層を構成する結晶の粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は向上する。一方、平均結晶粒径が大きい方の層は、酸素バリア膜と接する膜との密着性を向上させる。
【００２６】
第４の半導体記憶装置において、複数の層を構成する下層の平均結晶粒径は相対的に大きく、且つ複数の層を構成する上層の平均結晶粒径は相対的に小さいことが好ましい。
【００２７】
このようにすると、酸素バリア膜の上方から接近してくる酸素原子の拡散を上層が阻止すると共に、酸素バリア膜の下側に形成される膜との密着性を下層が向上させることができる。
【００２８】
この場合、下層の膜厚は３０ｎｍ以下であり、且つ上層の膜厚は２００ｎｍ以下であることが好ましい。
【００２９】
このようにすると、上層が酸素原子の拡散を確実に阻止すると共に、下層が酸素バリア膜の下側に形成される膜との密着性を確実に向上させることができる。
【００３０】
本発明に係る第１の半導体記憶装置の製造方法は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成され、電極がコンタクトプラグと接続された容量素子とを備え、電極は酸素バリア膜として酸化イリジウム膜を有する半導体記憶装置の製造方法を対象とし、イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により酸化イリジウム膜を成膜する工程を備え、反応性スパッタリング法は、反応室内の酸素ガスの実際の分圧をｘとし、反応室内のアルゴンガスの実際の分圧をｙとしたときにｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれる。
【００３１】
本発明に係る第２の半導体記憶装置の製造方法は、半導体基板上に形成された電界効果型トランジスタと、電界効果型トランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜に形成され、電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、層間絶縁膜の上に形成され、下部電極がコンタクトプラグと接続された容量素子とを備え、下部電極は酸素バリア膜として酸化イリジウム膜を有する半導体記憶装置の製造方法を対象とし、イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により酸化イリジウム膜を成膜する工程を備え、反応性スパッタリング法は、反応室内の酸素ガスの実際の分圧をｘとし、反応室内のアルゴンガスの実際の分圧をｙとしたときにｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれる。
【００３２】
本発明に係る第１又は第２の半導体記憶装置の製造方法によると、反応室内に導入されるガスにおける、アルゴン原子に対する酸素ガスの割合が大きくなるため、ターゲットに衝突してスパッタリングを起こす原子がアルゴン原子から酸素原子に変わるので、スパッタリングされた粒子の運動エネルギーが小さくなり、これに伴って、酸化イリジウム膜を構成する粒子の平均結晶粒径が小さくなる。
【００３３】
従って、第１又は第２の半導体記憶装置の製造方法によると、酸化イリジウム膜における酸素原子の拡散パスは屈曲するため、酸素原子は結晶粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は確実に向上する。
【００３４】
また、基板を室温以上の温度に保った状態で酸化イリジウム膜を成膜できるので、コンタクトプラグと容量素子の下部電極との密着性が向上する。
【００３５】
本発明に係る第３の半導体装置の製造方法は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜に形成されたコンタクトプラグと、層間絶縁膜の上に形成され、電極がコンタクトプラグと接続された容量素子とを備え、電極は、酸素バリア膜として平均結晶粒径が互いに異なる多層からなる酸化イリジウム膜を有する半導体記憶装置の製造方法を対象とし、イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により酸化イリジウム膜を成膜する工程を備え、反応性スパッタリング法は、反応室内の酸素ガスの実際の分圧をｘとし、反応室内のアルゴンガスの実際の分圧をｙとしたときに、第１段階は、ｘ／（ｘ＋ｙ）＜０．５の関係が成り立つ条件で行なわれ、その後に行なわれる第２段階は、ｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれる。
【００３６】
本発明に係る第４の半導体記憶装置の製造方法は、半導体基板上に形成された電界効果型トランジスタと、電界効果型トランジスタを覆うように形成された層間絶縁膜と、層間絶縁膜に形成され、電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、層間絶縁膜の上に形成され、下部電極がコンタクトプラグと接続された容量素子とを備え、下部電極は酸素バリア膜として平均結晶粒径が互いに異なる多層からなる酸化イリジウム膜を有する半導体記憶装置の製造方法を対象とし、イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により酸化イリジウム膜を成膜する工程を備え、反応性スパッタリング法は、反応室内の酸素ガスの実際の分圧をｘとし、反応室内のアルゴンガスの実際の分圧をｙとしたときに、第１段階は、ｘ／（ｘ＋ｙ）＜０．５の関係が成り立つ条件で行なわれ、その後に行なわれる第２段階は、ｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれる。
【００３７】
本発明に係る第３又は第４の半導体記憶装置の製造方法によると、反応性スパッタリング工程の第１段階においては、ｘ／（ｘ＋ｙ）＜０．５の関係が成り立つ条件で行なうため、スパッタリングされる粒子の運動エネルギーが大きくなるので、コンタクトプラグと下部電極との密着性が向上し、反応性スパッタリング工程の第２段階においては、ｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なうため、スパッタリングされる粒子の運動エネルギーが小さくなるので、酸化イリジウム膜を構成する粒子の平均結晶粒径が小さくなる。
【００３８】
従って、第３又は第４の半導体記憶装置の製造方法によると、コンタクトプラグと容量素子の電極との密着性が向上すると共に、酸化イリジウム膜の酸素バリア性が向上する。
【００３９】
本発明に係る第１〜第４の半導体記憶装置の製造方法において、酸化イリジウム膜に対して、窒素雰囲気中における５００℃〜６００℃の温度下で熱処理を施す工程をさらに備えていることが好ましい。
【００４０】
このようにすると、熱処理により酸化イリジウム膜の緻密性が向上するので、酸化イリジウム膜の酸素バリア性が一層向上する。
【００４１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体記憶装置及びその製造方法について、図１〜図６を参照しながら説明する。
【００４２】
図１に示すように、半導体基板１０の表面部にはソース領域１１及びドレイン領域１２が形成されていると共に、半導体基板１０の上にはゲート電極１３が形成されており、これらソース領域１１、ドレイン領域１２及びゲート電極１３によって電界効果型トランジスタが構成されている。
【００４３】
半導体基板１０の上には、電界効果型トランジスタを覆うように層間絶縁膜１４が形成されており、該層間絶縁膜１４にはドレイン領域１２と接続されるように、ポリシリコンよりなるコンタクトプラグ１５が形成されている。
【００４４】
層間絶縁膜１４の上にはコンタクトプラグ１５と接続されるように、容量素子の下部電極１６が形成されており、該下部電極１６は、下から順に形成された第１の導電性バリア膜１６ａ、第２の導電性バリア膜１６ｂ及び金属膜１６ｃから構成されている。
【００４５】
第１の導電性バリア膜１６ａは、下から順に堆積された、例えば２０ｎｍの厚さを有するチタン膜、例えば４０ｎｍの厚さを有する窒化チタンアルミニウム膜及び例えば１００ｎｍの厚さを有するイリジウム膜よりなり、コンタクトプラグ１５を構成するポリシリコンの拡散を防止する機能を有する。
【００４６】
第２の導電性バリア膜１６ｂは、例えば１６０ｎｍの厚さを有する酸化イリジウム膜よりなり、第１の導電性バリア膜１６ａの側面及び上面を覆っている。第２の導電性バリア膜１６ｂは、後述する容量絶縁膜１７を構成する絶縁性金属酸化物を結晶化するための酸素雰囲気での高温の熱処理時に第１の導電性バリア膜１６ａが酸化することを防止する機能を有する。
【００４７】
金属膜１６ｃは、例えば５０ｎｍの厚さを有する白金膜よりなる。
【００４８】
層間絶縁膜１４の上には、下部電極１６を覆うように例えば１６０ｎｍの厚さを有する容量絶縁膜１７が形成されており、該容量絶縁膜１７は例えばビスマス層状ペロブスカイト構造を有するＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9（但し、０≦ｘ≦１）よりなる。
【００４９】
容量絶縁膜１７の上には、例えば１００ｎｍの厚さを有する白金膜よりなる容量素子の上部電極１８が形成されている。
【００５０】
以下、本実施形態の特徴として、酸素バリア膜としての第２の導電性バリア膜１６ｂの構成について説明する。
【００５１】
ところで、酸素は酸素バリア膜を構成する結晶の粒界を通じて拡散するので、酸素バリア膜のバリア性を向上させるためには、(1) 酸素バリア膜を配向性が強い大きな柱状結晶により構成して、酸素原子の拡散パスとなる結晶粒界の緻密度を向上させる方法と、(2) 酸素バリア膜を構成する結晶の粒径を小さくして、酸素原子の拡散パスを屈曲させる方法とが考えられる。
【００５２】
ところが、酸化イリジウム膜をスパッタリング法により堆積する場合には、配向性の悪い膜しか得られないので、酸化イリジウムの酸素バリア性を向上させるためには、(1) の方法は適当ではなく(2) の方法が適している。
【００５３】
(2) の方法を採用する場合において、酸素原子の拡散パスを屈曲させるためには、平均結晶粒径が膜厚の１／２以下であることが必要になる。
【００５４】
図２（ａ）は、本実施形態に係る第２の導電性バリア膜１６ｂの断面構造を示し、図２（ｂ）は、従来の酸素バリア膜（本実施形態に係る第２の導電性バリア膜１６ｂに相当する）の断面構造を示している。尚、第２の導電性バリア膜１６ｂの膜厚及び従来の酸素バリア膜の膜厚はいずれも、２００ｎｍ以下である。
【００５５】
図２（ｂ）に示す従来の酸素バリア膜においては、平均結晶粒径と酸素バリア膜の膜厚が等しいので、酸素原子の拡散パスは直線状である。これに対して、本実施形態に係る第２の導電性バリア膜１６ｂにおいては、平均結晶粒径が酸素バリア膜の膜厚の１／２であるから、酸素原子の拡散パスは屈曲している。このため、酸素原子は結晶粒界を拡散し難いので、第２の導電性バリア膜１６ｂの酸素バリア性は向上する。
【００５６】
図３は、第２の導電性バリア膜１６ｂにおける（平均結晶粒径／膜厚）と、コンタクト抵抗との関係を示している。コンタクト抵抗の測定は、図１に示す半導体記憶装置を複数個用いて、ドレイン領域１２、コンタクトプラグ１５及び下部電極１６によりコンタクトチェーンを形成し、このコンタクトチェーンにおけるコンタクト抵抗を評価することにより行なった。尚、図３の縦軸は、コンタクトチェーンにおける１つのコンタクト抵抗の値を示している。
【００５７】
図３から分かるように、（平均結晶粒径／膜厚）が５０％以下であると、コンタクト抵抗は、デバイスの動作上で問題にならない２ｋΩ以下になると共にばらつきも少ない。これに対して、（平均結晶粒径／膜厚）が５０％を超えると、コンタクト抵抗のばらつきが大きくなり、（平均結晶粒径／膜厚）が６０％を超えると、コンタクト抵抗のばらつきは極めて大きくなる。
【００５８】
以下、本発明の第１の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸化イリジウム膜）１６ｂの製造方法について説明する。
【００５９】
（第１の実施形態に係る半導体記憶装置の第１の製造方法）
第１の製造方法は、平行平板型ＤＣマグネトロンスパッタ装置を用いて反応性スパッタリングにより酸化イリジウム膜を成膜する方法であって、基板上に、粒状結晶よりなり、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を堆積する。この場合、反応室に導入するガスとしては、不活性ガスとしてアルゴンガスを用い、活性ガスとして酸素を用いる。
【００６０】
結晶の粒径を小さくするためには、基板上に到達した後、基板表面で動き回る粒子の運動エネルギーを小さくすることが好ましい。
【００６１】
そこで、第１の製造方法は、基板温度を室温よりも低くするものである。具体的には、基板を液体窒素等で例えば１０℃程度に冷却すると、基板上に到達した粒子の運動エネルギーが確実に小さくなるため、平均結晶粒径が８０ｎｍ以下になるので、平均結晶粒径を膜厚の１／２以下にすることができる。
【００６２】
ところが、基板を室温よりも低い温度に保った状態で、反応性スパッタリング法により成膜された酸化イリジウム膜は剥がれやすいという問題がある。
【００６３】
（第１の実施形態に係る半導体記憶装置の第２の製造方法）
第２の製造方法も、平行平板型ＤＣマグネトロンスパッタ装置を用いて反応性スパッタリングにより形成するものであって、基板上に、粒状結晶よりなり、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を堆積する。この場合、反応室に導入するガスとしては、不活性ガスとしてアルゴンガスを用い、活性ガスとして酸素を用いる。
【００６４】
第２の製造方法は、基板上に到達した粒子の運動エネルギーを小さくするために、アルゴンガスに対する酸素ガスの割合を多くして、イリジウム原子を質量が小さい酸素原子よりスパッタリングするものである。この方法では、装置の種類、反応室の圧力及びスパッタリング電力の大きさ等の条件により、アルゴンガスに対する酸素ガスの導入割合を調整する必要がある。その理由は、スパッタリングされて飛行しているイリジウムが酸素原子と結びつく現象（いわゆるゲッター効果）が起きるからである。
【００６５】
図４は、基板温度が４００℃に設定され、圧力が０．６７Ｐａに設定され、スパッタリング電力が１ｋＷに設定された反応室に、Ｏ2 ガス及びＡｒガスを導入して行なう反応性スパッタリングにより酸化イリジウム膜（膜厚＝１６０ｎｍ）を成膜したときにおける、Ｏ2 ガスの流量／（Ｏ2 ガスの流量＋Ａｒガスの流量）（以下、単に酸素ガス比と称する）と、酸化イリジウム膜のシート抵抗との関係、つまり、シート抵抗の酸素ガス比依存性を示している。この場合、膜厚が１６０ｎｍである酸化イリジウム膜を構成する粒状結晶の平均結晶粒径が膜厚の１／２以下になるためのシート抵抗は９Ω／□以上である。
【００６６】
図４において、領域Ａでは、酸素原子がゲッター効果により消費されてしまうので、第２の導電性バリア膜１６ｂは、実質的にイリジウム膜になり、シート抵抗は低い。
【００６７】
領域Ｂでは、ゲッター効果が飽和するため、反応室内の酸素原子が増加していくので、ターゲットの表面が酸化され、これにより、Ｏ2 ガスの増加に伴って第２の導電性バリア膜１６ｂのシート抵抗が急激に高くなる。
【００６８】
領域Ｃでは、ターゲットの表面が完全に酸化されるため、第２の導電性バリア膜１６ｂは完全に酸化イリジウム膜になるので、Ｏ2 ガスが増加しても第２の導電性バリア膜１６ｂのシート抵抗は殆ど変化しない。
【００６９】
領域Ｄでは、反応室内におけるＡｒ原子に対するＯ2 原子の割合が大きくなるため、ターゲットに衝突してスパッタリングを起こす原子がＡｒ原子からＯ2 原子に変わる。Ｏ2 原子はＡｒ原子に比べて、質量が小さく運動量が小さいため、スパッタリングされる粒子の割合が低くなるので、堆積レートが小さくなる。また、スパッタリングされた粒子の運動エネルギーも小さくなるため、第２の導電性バリア膜１６ｂを構成する粒子の粒径が小さくなると共にシート抵抗が増大する。
【００７０】
領域Ｅでは、Ａｒガスの流量が極めて少なくなるので放電が起こらなくなる。
【００７１】
従って、領域Ｄの条件でスパッタリングを行なうと、小さい粒径を持つ粒状結晶よりなる酸化イリジウム膜を確実に得ることができる。
【００７２】
ところで、スパッタリングの条件の１つであるスパッタリング電力を大きくすると、スパッタリングの電流密度が増加するので、ゲッター効果が顕著に現われる。
【００７３】
図５は、圧力が０．６７Ｐａに設定された反応室にＯ2 ガス及びＡｒガスを導入して行なう反応性スパッタリングにより酸化イリジウム膜を成膜したときにおける、スパッタリング電力と酸素ガス比との関係、つまり酸素ガス比の電力依存性を示している。
【００７４】
図５から分かるように、スパッタリング電力が大きくなると、領域Ａつまりゲッター効果により酸素原子が消費されてしまう領域が大きくなるため、領域Ａから領域Ｂに変化する酸素ガス比が大きくなり、これに伴って、領域Ｂから領域Ｃに変化する酸素ガス比及び領域Ｃから領域Ｄに変化する酸素ガス比も大きくなる。
【００７５】
図６は、スパッタリング電力が１ｋＷに設定された反応室にＯ2 ガス及びＡｒガスを導入して行なう反応性スパッタリングにより酸化イリジウム膜を成膜したときにおける、反応室の圧力と酸素ガス比との関係、つまり酸素ガス比の圧力依存性を示している。
【００７６】
図６から分かるように、スパッタリングの条件の１つである反応室の圧力を高くすると、ゲッター効果の影響が小さくなるので、領域Ａから領域Ｂに変化する酸素ガス比が小さくなり、これに伴って、領域Ｂから領域Ｃに変化する酸素ガス比及び領域Ｃから領域Ｄに変化する酸素ガス比も小さくなる。
【００７７】
ここで、領域Ｄ、つまり小さい粒径を持つ粒状結晶よりなる酸化イリジウム膜を確実に得ることができる領域を規定する。
【００７８】
まず、酸化イリジウムを形成するために用いられる酸素ガスの量は、反応室に導入されたＯ2 ガスの量から領域ＡのＯ2 ガスの量を減じた値であるから、図４におけるｘに相当し、Ａｒガスの量は図４におけるｙに相当する。
【００７９】
従って、領域Ｄはｘ／（ｘ＋ｙ）＞０．５を満たす領域であると言えるから、この関係式を満たす範囲内で反応性スパッタリングを行なうと、小さい粒径を持つ粒状結晶よりなり酸素バリア性の高い酸化イリジウム膜を確実に成膜することができる。
【００８０】
また、基板を室温以上の温度に保った状態で酸化イリジウム膜を成膜できるので、酸化イリジウム膜の密着性も向上する。
【００８１】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体記憶装置及びその製造方法について、図１及び図７を参照しながら説明する。
【００８２】
第２の実施形態に係る半導体記憶装置の基本構造は、第１の実施形態に係る半導体記憶装置と同様であって、図１に示すように、半導体基板１０の表面部にはソース領域１１及びドレイン領域１２が形成されていると共に、半導体基板１０の上にはゲート電極１３が形成されており、これらソース領域１１、ドレイン領域１２及びゲート電極１３によって電界効果型トランジスタが構成されている。
【００８３】
半導体基板１０の上には、電界効果型トランジスタを覆うように層間絶縁膜１４が形成されており、該層間絶縁膜１４にはドレイン領域１２と接続されるように、ポリシリコンよりなるコンタクトプラグ１５が形成されている。
【００８４】
層間絶縁膜１４の上にはコンタクトプラグ１５と接続されるように、容量素子の下部電極１６が形成されており、該下部電極１６は、下から順に形成された第１の導電性バリア膜１６ａ、第２の導電性バリア膜１６ｂ及び金属膜１６ｃから構成されている。
【００８５】
図７は、第２の導電性バリア膜１６ｂの断面構造を示しており、第２の導電性バリア膜１６ｂは、酸素バリア層として機能する上層１６ｂａと、第１の導電性バリア膜１６ａとの密着性を向上させる下層１６ｂｂとの積層構造を有している。
【００８６】
上層１６ｂａの結晶構造は粒状結晶である。下層１６ｂｂの結晶構造は粒状結晶でも柱状結晶でもよいが、下層１６ｂｂの平均結晶粒径Ｄ2 は、上層１６ｂａの平均結晶粒径Ｄ1 よりも大きいという特徴を有している。尚、図７に示すように、下層１６ｂｂの厚さが結晶粒径よりも小さくなる場合があるので、ここでいう平均結晶粒径Ｄ1、Ｄ2とは、第２の導電性バリア膜１６ｂの平面方向の値を用いる。
【００８７】
また、上層１６ｂａの平均結晶粒径Ｄ1 は、上層１６ｂａの膜厚の１／２以下である。
【００８８】
ところで、下層１６ｂｂは、密着層として働くが酸素バリア性は乏しい。従って、下層１６ｂｂの膜厚は、密着性を確保できる範囲内においてできるだけ小さいことが好ましい。下層１６ｂｂの膜厚は、具体的には５ｎｍ〜３０ｎｍ程度で、好ましくは１０ｎｍ程度である。
【００８９】
上層１６ｂａの膜厚は、酸素バリア層として働くため、成膜が可能な範囲内においてできるだけ大きいことが好ましい。上層１６ｂａの膜厚は、具体的には、上層１６ｂａの平均結晶粒径Ｄ1 の２倍以上で且つ２００ｎｍ以下であることが好ましい。
【００９０】
（第２の実施形態に係る半導体記憶装置の製造方法）
以下、本発明の第２の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸化イリジウム膜）１６ｂの製造方法について説明する。
【００９１】
第２の実施形態における第２の導電性バリア膜１６ｂの製造方法も、平行平板型ＤＣマグネトロンスパッタ装置を用いて反応性スパッタリングにより形成するものであって、基板上に、粒状結晶よりなり、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を堆積する。この場合、反応室に導入するガスとしては、不活性ガスとしてアルゴンガスを用い、活性ガスとして酸素を用いる。
【００９２】
ところで、基板の到達した粒子の運動エネルギーを小さくすると、結晶粒径を小さくできるが、このようにすると、スパッタリングされた粒子が基板に打ち込れ難くなるため、酸化イリジウム膜と基板との間に密着層が形成されず、これによって酸化イリジウム膜の密着性が悪くなるという問題がある。
【００９３】
そこで、スパッタリング工程の第１段階では、スパッタリングされる粒子の運動エネルギーが大きくなるような条件でスパッタリングを行なって密着層を形成し、スパッタリング工程の第２段階では、スパッタリングされる粒子の運動エネルギーが小さくなるような条件でスパッタリングを行なって結晶粒径を小さくすることが好ましい。
【００９４】
具体的には、第１段階では、ｘ／（ｘ＋ｙ）＜０．５の条件でスパッタリングを行ない、その後、第２段階では、ｘ／（ｘ＋ｙ）＞０．５の条件でスパッタリングを行なうことが好ましい。この場合、第１段階で成膜される酸化イリジウム膜は酸素バリア性が良くないため、できるだけ薄い方が好ましい。具体的には、第１段階で成膜される酸化イリジウム膜の厚さは、３０ｎｍ以下が好ましく、２０ｎｍ程度がより好ましい。
【００９５】
尚、第１〜第３の製造方法によると、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を成膜できるが、スパッタリングにより形成された酸化イリジウム膜に対して、５００℃〜６００℃の温度下、例えば５５０℃の温度下で熱処理を施して、酸化イリジウム膜を緻密化することが好ましい。この場合、５００℃以上の温度が好ましい理由は、充分な焼き締めを行なって膜質を緻密化するためであり、６００℃以下の温度が好ましい理由は、未反応のイリジウムの酸化による表面モフォロジー荒れを防ぐためである。
【００９６】
従って、スパッタリング後に、酸化イリジウム膜に対して５００℃〜６００℃の温度の熱処理を施すと、酸素原子の拡散パスとなる結晶粒界の緻密度が向上するので、酸化イリジウム膜の酸素バリア性が一層向上する。
【００９７】
【発明の効果】
本発明に係る第１又は第３の半導体記憶装置によると、酸化イリジウム膜を構成する粒状結晶の平均結晶粒径が膜厚の１／２以下であるから、酸化イリジウム膜における酸素原子の拡散パスが屈曲するため、酸素原子は結晶粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は確実に向上する。
【００９８】
本発明に係る第２又は第４の半導体記憶装置によると、酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層を有するため、酸素原子は、平均結晶粒径が小さい方の層を構成する結晶の粒界を拡散し難いので、酸化イリジウム膜の酸素バリア性は向上すると共に、平均結晶粒径が大きい方の層は、酸素バリア膜と接する膜との密着性を向上させる。
【００９９】
本発明に係る第１又は第３の半導体記憶装置の製造方法によると、反応室内に導入されるガスにおける、アルゴン原子に対する酸素ガスの割合が大きくなるため、スパッタリングされた粒子の運動エネルギーが小さくなり、これに伴って、酸化イリジウム膜を構成する粒子の平均結晶粒径が小さくなると共に、基板を室温以上の温度に保った状態で酸化イリジウム膜を成膜することができる。このため、酸化イリジウム膜の酸素バリア性が確実に向上すると共にコンタクトプラグと下部電極との密着性も向上する。
【０１００】
本発明に係る第２又は第４の半導体記憶装置の製造方法によると、反応性スパッタリング工程の第１段階においては、スパッタリングされる粒子の運動エネルギーが大きくなるため、コンタクトプラグと下部電極との密着性が向上し、反応性スパッタリング工程の第２段階においては、スパッタリングされる粒子の運動エネルギーが小さくなるので、酸化イリジウム膜を構成する粒子の平均結晶粒径が小さくなる。このため、酸化イリジウム膜の酸素バリア性が確実に向上すると共にコンタクトプラグと下部電極との密着性も向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体記憶装置の断面図である。
【図２】（ａ）は、本発明の第１の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸素バリア膜）の断面図であり、（ｂ）は、従来の半導体記憶装置における酸素バリア膜の断面図である。
【図３】本発明の第１の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸素バリア膜）における（平均結晶粒径／膜厚）とコンタクト抵抗との関係を示す図である。
【図４】本発明の第１の実施形態に係る半導体記憶装置の製造方法により酸化イリジウム膜を成膜したときにおける、Ｏ2 ガスの流量／（Ｏ2 ガスの流量＋Ａｒガスの流量）と、酸化イリジウム膜のシート抵抗との関係を示す図である。
【図５】本発明の第１の実施形態に係る半導体記憶装置の製造方法により酸化イリジウム膜を成膜したときにおける、スパッタリング電力と酸素ガス比との関係を示す図である。
【図６】本発明の第１の実施形態に係る半導体記憶装置の製造方法により酸化イリジウム膜を成膜したときにおける、反応室の圧力と酸素ガス比との関係を示す図である。
【図７】本発明の第２の実施形態に係る半導体記憶装置における第２の導電性バリア膜（酸素バリア膜）の断面図である。
【符号の説明】
１０ 半導体基板
１１ ソース領域
１２ ドレイン領域
１３ ゲート電極
１４ 層間絶縁膜
１５ コンタクトプラグ
１６ 下部電極
１６ａ 第１の導電性バリア膜
１６ｂ 第２の導電性バリア膜（酸素バリア膜）
１６ｂａ 第２の導電性バリア膜の上層（酸素バリア膜）
１６ｂｂ 第２の導電性バリア膜の下層（密着層）
１６ｃ 金属膜
１７ 容量絶縁膜
１８ 上部電極
Claims (10)
- 半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜に形成されたコンタクトプラグと、
前記層間絶縁膜の上に形成され、電極が前記コンタクトプラグと接続された容量素子とを備え、
前記電極は酸素バリア膜として酸化イリジウム膜を有し、
前記酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層から構成されており、
前記複数の層を構成する上層の平均結晶粒径は、前記上層の膜厚の１／２以下であり且つ前記複数の層を構成する下層の平均結晶粒径よりも小さいことを特徴とする半導体記憶装置。 - 半導体基板上に形成された電界効果型トランジスタと、
前記電界効果型トランジスタを覆うように形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、
前記層間絶縁膜の上に形成され、前記コンタクトプラグと接続する下部電極、前記下部電極上に形成された容量絶縁膜、及び上部電極から構成された容量素子とを備え、
前記下部電極は酸素バリア膜として酸化イリジウム膜を有し、
前記酸化イリジウム膜は、平均結晶粒径が互いに異なる複数の層から構成されており、
前記複数の層を構成する上層の平均結晶粒径は、前記上層の膜厚の１／２以下であり且つ前記複数の層を構成する下層の平均結晶粒径よりも小さいことを特徴とする半導体記憶装置。 - 前記下層の膜厚は３０ｎｍ以下であり、且つ前記上層の膜厚は２００ｎｍ以下であることを特徴とする請求項１又は２に記載の半導体記憶装置。
- 前記下部電極は、前記酸素バリア膜の下に、前記コンタクトプラグと接続する導電性バリア膜を有していることを特徴とする請求項２項に記載の半導体記憶装置。
- 前記導電性バリア膜は、下から順に形成された、チタン膜、窒化チタンアルミニウム膜及びイリジウム膜よりなる積層膜であることを特徴とする請求項４に記載の半導体記憶装置。
- 前記下部電極は、最上層に金属膜を有していることを特徴とする請求項２に記載の半導体記憶装置。
- 前記金属膜は、白金膜よりなることを特徴とする請求項６に記載の半導体記憶装置。
- 半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜に形成されたコンタクトプラグと、前記層間絶縁膜の上に形成され、電極が前記コンタクトプラグと接続された容量素子とを備え、前記電極は、酸素バリア膜として平均結晶粒径が互いに異なる複数の層からなる酸化イリジウム膜を有する半導体記憶装置の製造方法であって、
イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により前記酸化イリジウム膜を成膜する工程を備え、
前記反応性スパッタリング法は、前記反応室内の酸素ガスの実際の分圧をｘとし、前記反応室内のアルゴンガスの実際の分圧をｙとしたときに、第１段階は、ｘ／（ｘ＋ｙ）＜０．５の関係が成り立つ条件で行なわれ、その後に行なわれる第２段階は、ｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれることを特徴とする半導体記憶装置の製造方法。 - 半導体基板上に形成された電界効果型トランジスタと、前記電界効果型トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜に形成され、前記電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、前記層間絶縁膜の上に形成され、前記コンタクトプラグと接続する下部電極、前記下部電極上に形成された容量絶縁膜、及び上部電極から構成された容量素子とを備え、前記下部電極は酸素バリア膜として平均結晶粒径が互いに異なる複数の層からなる酸化イリジウム膜を有する半導体記憶装置の製造方法であって、
イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により前記酸化イリジウム膜を成膜する工程を備え、
前記反応性スパッタリング法は、前記反応室内の酸素ガスの実際の分圧をｘとし、前記反応室内のアルゴンガスの実際の分圧をｙとしたときに、第１段階は、ｘ／（ｘ＋ｙ）＜０．５の関係が成り立つ条件で行なわれ、その後に行なわれる第２段階は、ｘ／（ｘ＋ｙ）＞０．５の関係が成り立つ条件で行なわれることを特徴とする半導体記憶装置の製造方法。 - 前記酸化イリジウム膜に対して、５００℃〜６００℃の温度下で熱処理を施す工程をさらに備えていることを特徴とする請求項８又は９に記載の半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002104692A JP3738229B2 (ja) | 2001-05-30 | 2002-04-08 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162901 | 2001-05-30 | ||
| JP2001-162901 | 2001-05-30 | ||
| JP2002104692A JP3738229B2 (ja) | 2001-05-30 | 2002-04-08 | 半導体記憶装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005115889A Division JP3738269B2 (ja) | 2001-05-30 | 2005-04-13 | 半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051583A JP2003051583A (ja) | 2003-02-21 |
| JP3738229B2 true JP3738229B2 (ja) | 2006-01-25 |
Family
ID=26615993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002104692A Expired - Fee Related JP3738229B2 (ja) | 2001-05-30 | 2002-04-08 | 半導体記憶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3738229B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977402B2 (en) | 2003-03-25 | 2005-12-20 | Sanyo Electric Co., Ltd. | Memory device having storage part and thin-film part |
| US7892205B2 (en) | 2003-06-06 | 2011-02-22 | Boston Scientific Scimed, Inc. | Device and method for delivering micronized therapeutic agents in the body |
| JP2007221156A (ja) * | 2003-10-22 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005252069A (ja) * | 2004-03-05 | 2005-09-15 | Tdk Corp | 電子デバイス及びその製造方法 |
| JP4509868B2 (ja) * | 2005-06-07 | 2010-07-21 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5347381B2 (ja) | 2008-08-28 | 2013-11-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5819585B2 (ja) | 2009-12-15 | 2015-11-24 | セイコーエプソン株式会社 | 液滴噴射ヘッド及び液滴噴射装置 |
-
2002
- 2002-04-08 JP JP2002104692A patent/JP3738229B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003051583A (ja) | 2003-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6180974B1 (en) | Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide | |
| JP3661850B2 (ja) | 半導体装置およびその製造方法 | |
| JP4046588B2 (ja) | キャパシタの製造方法 | |
| JP4160638B2 (ja) | 半導体装置 | |
| JP3209175B2 (ja) | 薄膜キャパシタの製造方法 | |
| EP0821415A2 (en) | A capacitor and method of manufacture thereof | |
| JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| US6380580B1 (en) | Method of making a thin film capacitor with an improved top electrode | |
| JPH0936332A (ja) | キャパシタ及びその製造方法 | |
| JP3738229B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR100253866B1 (ko) | 다이나믹 랜덤 억세스 메모리장치 및 그 반도체장치의 제조방법 | |
| JP2785126B2 (ja) | 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法 | |
| US6781179B2 (en) | Semiconductor device having a capacitor comprising an electrode with an iridium oxide film as an oxygen barrier film | |
| JP3738269B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP3242732B2 (ja) | キャパシタ | |
| JPH0982915A (ja) | 半導体装置の製造方法 | |
| JP2000077629A (ja) | 拡散障壁が設けられた積層キャパシタ | |
| EP1077478B1 (en) | Method of making a ferroelectric thin film, a ferroelectric capacitor, and a ferroelectric memory | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| JP3874521B2 (ja) | 強誘電体メモリ用電極の形成方法 | |
| US9305998B2 (en) | Adhesion of ferroelectric material to underlying conductive capacitor plate | |
| JPH11354732A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP2001077326A (ja) | 半導体装置およびその製造方法 | |
| JPH11168200A (ja) | キャパシタを有する半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |