JP3738269B2 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP3738269B2 JP3738269B2 JP2005115889A JP2005115889A JP3738269B2 JP 3738269 B2 JP3738269 B2 JP 3738269B2 JP 2005115889 A JP2005115889 A JP 2005115889A JP 2005115889 A JP2005115889 A JP 2005115889A JP 3738269 B2 JP3738269 B2 JP 3738269B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- iridium oxide
- oxide film
- interlayer insulating
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
Description
日本写真学会(1988)、Vol.51, No.1, P.3
以下、本発明の第1の実施形態に係る半導体記憶装置及びその製造方法について、図1〜図6を参照しながら説明する。
第1の製造方法は、平行平板型DCマグネトロンスパッタ装置を用いて反応性スパッタリングにより酸化イリジウム膜を成膜する方法であって、基板上に、粒状結晶よりなり、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を堆積する。この場合、反応室に導入するガスとしては、不活性ガスとしてアルゴンガスを用い、活性ガスとして酸素を用いる。
第2の製造方法も、平行平板型DCマグネトロンスパッタ装置を用いて反応性スパッタリングにより形成するものであって、基板上に、粒状結晶よりなり、平均結晶粒径が膜厚の半分以下である酸化イリジウム膜を堆積する。この場合、反応室に導入するガスとしては、不活性ガスとしてアルゴンガスを用い、活性ガスとして酸素を用いる。
以下、本発明の第2の実施形態に係る半導体記憶装置及びその製造方法について、図1及び図7を参照しながら説明する。
以下、本発明の第2の実施形態に係る半導体記憶装置における第2の導電性バリア膜(酸化イリジウム膜)16bの製造方法について説明する。
11 ソース領域
12 ドレイン領域
13 ゲート電極
14 層間絶縁膜
15 コンタクトプラグ
16 下部電極
16a 第1の導電性バリア膜
16b 第2の導電性バリア膜(酸素バリア膜)
16ba 第2の導電性バリア膜の上層(酸素バリア膜)
16bb 第2の導電性バリア膜の下層(密着層)
16c 金属膜
17 容量絶縁膜
18 上部電極
Claims (6)
- 半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜に形成されたコンタクトプラグと、
前記層間絶縁膜の上に形成され、電極が前記コンタクトプラグと接続された容量素子とを備え、
前記電極は酸素バリア膜として酸化イリジウム膜を有し、
前記酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は前記酸化イリジウム膜の厚さの1/2以下であることを特徴とする半導体記憶装置。 - 半導体基板上に形成された電界効果型トランジスタと、
前記電界効果型トランジスタを覆うように形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、
前記層間絶縁膜の上に形成され、下部電極が前記コンタクトプラグと接続された容量素子とを備え、
前記下部電極は酸素バリア膜として酸化イリジウム膜を有し、
前記酸化イリジウム膜を構成する粒状結晶の平均結晶粒径は前記酸化イリジウム膜の厚さの1/2以下であることを特徴とする半導体記憶装置。 - 前記酸化イリジウム膜の膜厚は200nm以下であることを特徴とする請求項1又は2に記載の半導体記憶装置。
- 半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜に形成されたコンタクトプラグと、前記層間絶縁膜の上に形成され、電極が前記コンタクトプラグと接続された容量素子とを備え、前記電極は酸素バリア膜として酸化イリジウム膜を有する半導体記憶装置の製造方法であって、
イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により前記酸化イリジウム膜を成膜する工程を備え、
前記反応性スパッタリング法は、前記反応室内の酸素ガスの実際の分圧をxとし、前記反応室内のアルゴンガスの実際の分圧をyとしたときにx/(x+y)>0.5の関係が成り立つ条件で行なわれることを特徴とする半導体記憶装置の製造方法。 - 半導体基板上に形成された電界効果型トランジスタと、前記電界効果型トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜に形成され、前記電界効果型トランジスタのソース領域又はドレイン領域と接続されたコンタクトプラグと、前記層間絶縁膜の上に形成され、下部電極が前記コンタクトプラグと接続された容量素子とを備え、前記下部電極は酸素バリア膜として酸化イリジウム膜を有する半導体記憶装置の製造方法であって、
イリジウムを含むターゲットが配置された反応室に酸素ガス及びアルゴンガスを導入して行なう反応性スパッタリング法により前記酸化イリジウム膜を成膜する工程を備え、
前記反応性スパッタリング法は、前記反応室内の酸素ガスの実際の分圧をxとし、前記反応室内のアルゴンガスの実際の分圧をyとしたときにx/(x+y)>0.5の関係が成り立つ条件で行なわれることを特徴とする半導体記憶装置の製造方法。
- 前記酸化イリジウム膜に対して、500℃〜600℃の温度下で熱処理を施す工程をさらに備えていることを特徴とする請求項4又は5に記載の半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005115889A JP3738269B2 (ja) | 2001-05-30 | 2005-04-13 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001162901 | 2001-05-30 | ||
JP2005115889A JP3738269B2 (ja) | 2001-05-30 | 2005-04-13 | 半導体記憶装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002104692A Division JP3738229B2 (ja) | 2001-05-30 | 2002-04-08 | 半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223361A JP2005223361A (ja) | 2005-08-18 |
JP3738269B2 true JP3738269B2 (ja) | 2006-01-25 |
Family
ID=34998697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005115889A Expired - Fee Related JP3738269B2 (ja) | 2001-05-30 | 2005-04-13 | 半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3738269B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4805775B2 (ja) * | 2006-09-21 | 2011-11-02 | Okiセミコンダクタ株式会社 | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 |
-
2005
- 2005-04-13 JP JP2005115889A patent/JP3738269B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005223361A (ja) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8441060B2 (en) | Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element | |
JP4011334B2 (ja) | 強誘電体キャパシタの製造方法およびターゲット | |
JP3661850B2 (ja) | 半導体装置およびその製造方法 | |
JP2018536998A (ja) | 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法 | |
EP0821415A2 (en) | A capacitor and method of manufacture thereof | |
JP3209175B2 (ja) | 薄膜キャパシタの製造方法 | |
TW408470B (en) | Thin film capacitor and the manufacture method thereof | |
JP3847683B2 (ja) | 半導体装置の製造方法 | |
JP3738229B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2785126B2 (ja) | 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法 | |
US6781179B2 (en) | Semiconductor device having a capacitor comprising an electrode with an iridium oxide film as an oxygen barrier film | |
US20010032992A1 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
JP3738269B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2000022105A (ja) | 半導体装置の製造方法 | |
JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
JP4586956B2 (ja) | 電極膜の製造方法 | |
JP2000077629A (ja) | 拡散障壁が設けられた積層キャパシタ | |
JP3914171B2 (ja) | 半導体装置及びその製造方法 | |
JP3874521B2 (ja) | 強誘電体メモリ用電極の形成方法 | |
US9305998B2 (en) | Adhesion of ferroelectric material to underlying conductive capacitor plate | |
JP2004311868A (ja) | 半導体装置 | |
JPH11354732A (ja) | 薄膜キャパシタ及びその製造方法 | |
JP2001077326A (ja) | 半導体装置およびその製造方法 | |
JP2006261579A (ja) | 容量素子とその製造方法及び該容量素子を備える半導体記憶装置 | |
JP2004327770A (ja) | キャパシタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |