JP2005294308A - 強誘電体膜を含んだ電子素子とその製造方法 - Google Patents

強誘電体膜を含んだ電子素子とその製造方法 Download PDF

Info

Publication number
JP2005294308A
JP2005294308A JP2004102990A JP2004102990A JP2005294308A JP 2005294308 A JP2005294308 A JP 2005294308A JP 2004102990 A JP2004102990 A JP 2004102990A JP 2004102990 A JP2004102990 A JP 2004102990A JP 2005294308 A JP2005294308 A JP 2005294308A
Authority
JP
Japan
Prior art keywords
film
oxide
plane
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004102990A
Other languages
English (en)
Inventor
Masao Kondo
正雄 近藤
Kazuaki Kurihara
和明 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004102990A priority Critical patent/JP2005294308A/ja
Priority to US11/093,202 priority patent/US7427515B2/en
Publication of JP2005294308A publication Critical patent/JP2005294308A/ja
Priority to US12/149,962 priority patent/US7858959B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
    • G02F1/055—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect the active material being a ceramic
    • G02F1/0553—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect the active material being a ceramic specially adapted for gating or modulating in optical waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】 半導体基板の面方位を基準としたエピタキシャル成長を伴った強誘電体膜に関し、結晶性および配向性を高めて結晶軸方向に与える電界に効率よく分極する積層膜構造体と、その製造方法及びそれを用いて好ましい電子素子とを提供する。
【解決手段】 半導体基板上にイットリウム安定化ジルコニウム膜、岩塩構造を有する膜を順次エピタキシャル成長させた後、次いで単純ペロブスカイト構造を有する強誘電体膜をエピタキシャル成長させる。前記強誘電体膜は、前記イットリウム安定化ジルコニウムの結晶軸に対して４５度面内回転することで結晶性および配向性を高めることができる。
【選択図】 図１

Description

本発明は、不揮発性半導体メモリ素子、マイクロマシーンのアクチュエータ素子、物理的変位を計測できるセンサ素子、通信用のフィルタ素子、光スイッチ素子に用いて好ましい強誘電体膜を含んだ電子素子に関する。
結晶構造が単純ペロブスカイト構造となる酸化物の多くは、自発分極を生ずる強誘電体として、圧電性、誘電性、焦電性、半導性、電気伝導性、電歪効果、電気光学効果などを備えた材料となる。
このような性質を有する強誘電体は、半導体メモリ素子となってIC カードに適用することや、シリコン基板上に微細加工されて圧電ポンプ構造を有したアクチュエータ素子、表面弾性波（SAW）を検知する通信装置用のフィルタ素子へ適用される。さらに、このような強誘電体は酸化物なので光の透過性を有していて、電圧を印加して生ずる屈折率変化（電気光学効果）を利用した光スイッチ素子へも応用される。
強誘電体を１Ｔ／１Ｃ型メモリ素子（１つのトランジタに１つの容量素子が対応）に適用する場合は、半導体基板垂直方向に電圧を印加して分極が最大となるような強誘電体構造を備えることが望まれる。このために残留分極方向が（００１）方向となる正方晶の単純ペロブスカイト構造を有する酸化物を強誘電体構造に含むことが好ましい。
このような面方位（００１）に配向した単純ペロブスカイト構造を有する酸化物は、エピタキシャル成長法によって得ることができる。エピタキシャル成長した膜は、基板に垂直方向だけでなく、基板面内にも配向した膜となって強誘電体膜を含む電子素子に用いて好ましい。
さらに汎用性の高いシリコン単結晶基板上に所望の強誘電体膜をエピタキシャル成長させるためには、基板が加熱され原料ガスと接触してもシリコン酸化膜の生成が抑制されるようにすることが望まれる。このために、イットリウム安定化ジルコニア（Ｙｔｔｒｉａ-ＳｔａｂｉｌｉｚｅｄＺｉｒｃｏｎｉａ：以下ＹＳＺと記載）や酸化マグネシウム、マグネシアスピネルを下地層として前記シリコン単結晶基板上に設けることが行われる。（例えば、非特許文献１）
さらに、前記シリコン単結晶基板上に設けた前記下地層の上にＣｅＯ2などの希土類酸化物を設けて配向性を制御することも行われる。（例えば、特許文献１）
特許文献１：特開平９−１１０５９２号公報 Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６６（１９８９）５８２６
シリコン単結晶基板上に、（００１）方向にエピタキシャル成長した単純ペロブスカイト構造を有する酸化物を得ようとすると、下地層に用いるＹＳＺ膜と前記（００１）方向にエピタキシャル成長した単純ペロブスカイト構造を有する酸化物との結晶格子間に不整合が生じて、界面に発生する応力が安定した膜の形成を妨げる。
本発明は、単結晶シリコン基板上で、格子整合性を高めて（００１）方向にエピタキシャル成長した単純ペロブスカイト膜を有した電子素子を得ることを課題とする。
（００１）単結晶基板上に酸化ジルコニウムを主成分とするエピタキシャル膜を形成した後、さらに岩塩構造を有する中間層を形成し、その上に単純ペロブスカイト構造を有する酸化物を形成することにより、完全に（００１）方向にエピタキシャル成長し、かつ結晶性の高い単純ペロブスカイト構造を有した酸化物を形成できる。さらに、この岩塩構造をもつ中間層をおよそ１．５ｎｍ以上形成すれば（００１）配向効果を発現できるので、該岩塩構造をもつ中間層を、単純ペロブスカイト膜中に拡散させて消失させてしまうほど薄く形成できる。このようにして、前記酸化ジルコニウムを主成分とするエピタキシャル膜と実質的に接した形で単純ペロブスカイト構造を有した酸化物を形成することができる。
半導体基板の面方位を利用してエピタキシャル成長した酸化ジルコニウムを主成分とする膜上に、岩塩構造もつ薄膜を一旦形成した後、前記酸化ジルコニウムを主成分とする膜に対して（００１）面が４５度面内回転して（００１）方向にエピタキシャル成長して、尚且つ前記岩塩構造をもつ薄膜を自らの膜中へ拡散させた単純ペロブスカイト構造を有する強誘電体膜は、結晶性が高く、（００１）面内配向性も高くなる。
本発明の強誘電体膜構造を用いた電子デバイスは、分極量が増大したため、リーク電流が低減した容量素子やメモリ素子、変位量の大きいアクチュエータ素子や、光損失の少ないフィルタ素子及び光スイッチ素子をはじめとする強誘電体を含む各種電子素子の製作を可能とする。
本積層膜構造体を様々な電子素子に適用することにより、良好な結晶性を利用して、電気変換効率の高い素子を得てなお且つ、大型のシリコン単結晶基板上に素子を形成できるので安価な電子素子を提供できる。
以下に本発明の一実施形態に基づく説明を行う。
図１参照。
図１は、積層膜構造体において、単純ペロブスカイト構造を有した酸化膜が（００１）配向する動作原理を説明する図である。
図１中Ａは、強誘電体膜を含んだ積層膜構造体における各膜の面内配向を説明する模式図である。図が示すように（００１）シリコン単結晶基板（以下シリコン基板と略記する）１１上に、酸化ジルコニウム１２をエピタキシャル成長させた後には、岩塩構造を有する薄膜（図示せず）が形成される。次いで単純ペロブスカイト構造を有する酸化物１４をエピタキシャル成長させる。この単純ペロブスカイト構造を有する酸化物１４のエピタキシャル成長を通じて前記岩塩構造を有する薄膜は消失する。これと同時に単純ペロブスカイト構造を有する酸化物１４は、前記酸化ジルコニウム１２に対し（００１）面を面内回転して成長するようになる。
図１中Bは、強誘電体膜を含んだ他の積層膜構造体における各膜の面内配向を説明する模式図である。図１中Aと異なる点は、酸化ジルコニウム１２上に岩塩構造を有した膜１３を積層膜構造体中に残している点である。このようにしても前記酸化ジルコニウム１２に対し（００１）面を面内回転して成長した単純ペロブスカイト構造を有する酸化物１４が積層できる。
図２参照。
図１中Aで示した積層膜構造体の製造工程を図２を用いて説明する。
なお、図２は、本発明の一実施形態に基づく積層膜構造体に共通した製造工程（Ａ〜Ｄ）の説明図である。本積層膜構造体を個々の電子素子に適する場合の材料とその作製方法の詳細は、後述する各実施例を参照されたい。
シリコン基板２１上に酸化ジルコニウム膜２２をエピタキシャル成長させて図２中Ａの構造となる。
次いで岩塩構造を有する膜２３を例えば酸化ストロンチウム膜（以下ＳｒＯと記載）として、厚さ１.５nm 以上、数nm 程度エピタキシャル成長して図２中Ｂの構造となる。
次いで単純ペロブスカイト構造を有する酸化物膜２４を例えばチタン酸ストロンチウム（ＳｒＴｉＯ3：以下ＳＴＯと記載）膜としてエピタキシャル成長すると、成膜中の熱作用によって、岩塩構造を有する膜２３が、前記単純ペロブスカイト構造を有する酸化物膜２４の結晶格子中へ拡散する。（図２中C参照。）
このようにして、単純ペロブスカイト構造を有する酸化物膜２４が（００１）配向膜となって酸化ジルコニウム膜２２上に実質的に接する形で形成され、図２中Dの構造となる。
酸化ジルコニウム膜２２は高温で正方晶、室温で単斜晶であり、冷却時に相転移が伴う。この相転移に伴って膜の体積変化生じると密着力が低下する。安定化された立方晶となる酸化ジルコニウム膜を得るためにはスカンジウム、またはイットリウムを含む希土類酸化物やアルカリ土類金属酸化物を添加することができる。
図３参照。
図３は、本発明の一実施形態に基づく強誘電体膜の配向性と、公知の方法で作製した強誘電体膜の配向性とを示すＸ線回折パターンである。図は、３つの分析試料のＸ線回折パターン（Ａ，Ｂ，Ｃ）を横軸のスキャン角度を統一して表示し、各角度に出現するピークの位置関係を示している。
図３中Ａは、シリコン基板上にエピタキシャル成長法にてＹＳＺ膜を形成し、ＳＴＯ膜をエピタキシャル成長法にて形成した積層膜構造体のＸ線回折パターン（２θ−θスキャン）である。図３中Ｂは、Ａで用いた試料と比べて、ＹＳＺ膜上にエピタキシャル成長によって岩塩構造を有するＳｒＯ膜を３０ｎｍ挟んで、ＳＴＯ膜を形成した積層膜構造体のＸ線回折パターンである。図３中Ｃは、Ｂで用いた積層膜構造体と比較して、ＳｒＯ膜を２ｎｍ形成した後、該ＳｒＯ膜を上層のＳＴＯ膜へ拡散させたことが異なった積層膜構造体のＸ線回折パターンである。
図３中Ａは、ＳＴＯ膜が（０１１）配向のピークを有していることを示し、（００１）配向が全く見られない。図３中Ｂでは、シリコン基板の（００４）とＹＳＺ膜 の（００４）、及びＳＴＯ膜の（００２）と（００１）の各配向ピークしか見られない。このことは、他に（０４４）や（４４４）といった指数の回折を示すピークが観察されないことから全ての薄膜が（００１）配向していることを示す。なおＹＳＺ膜とＳｒＯ膜とは格子定数が共に約５．１ オングストロームに近接しているので、本分析において一本のピークとして観察される。図３中Ｃは、Ｂと同様な結果を得て（００１）配向したＳＴＯ膜が得られたことを示す。
図４参照。
図４は、本発明の一実施形態に基く積層膜構造体において、ＳｒＯ膜の膜厚に対するＳＴＯ膜の（００１）面配向率を示す図である。
図の縦軸を示す配向率の定義はI(００２)／（I(００２)＋Ｉ(０１１)）の百分率とした。但し、I（００２）はＳＴＯ膜のＸ線回折パターンによる (００２)ピークの積分強度、Ｉ（０１１）は同膜の（０１１）ピークの積分強度を示す。従って、縦軸の０%は、完全（０１１）配向、１００%は完全（００１）配向を表す。この図から、ＳｒＯ膜の膜厚が約１.５ｎｍを境にして急激に（００１）配向率を増していることが分かる。このようにＹＳＺ膜上にＳｒＯ膜のような岩塩構造を有する膜が介在すると、ＳＴＯ膜のような単純ペロブスカイト構造を有した酸化物は、（０１１）配向が抑制され、（００１）配向成分を増大する。
図５参照。
図５は、強誘電体を含んだ積層膜構造体のＸ線回折パターン（φスキャン）である。分析に用いた積層膜構造体は、シリコン基板上にＹＳＺ膜をエピタキシャルした後、岩塩構造を有したＳｒＯ膜をその後の工程にて上層へ拡散させるようにした中間層上に単純ペロブスカイト構造を有するＳＴＯ膜を形成したものである。
本積層膜構造体のＸ線回折パターンの各ピークにおいて、シリコン基板の（２０２）、ＹＳＺ膜の（２０２）、ＳＴＯ膜の（１０１）は、それぞれ4 本のピーク（ＳＴＯ膜は、基板面内角−４５°に１本のピーク有り）として得られていることから、４回対称をもっており、全ての薄膜は基板面内に対しても配向してエピタキシャル成長していることを示す。各ピークにおいて、ＳＴＯ膜の（１０１）はシリコン基板の（２０２）やＹＳＺ膜の（２０２）に対してピーク発現角度が４５°ずれている。これはＳＴＯの（００１）面が４５°面内回転して（００１）方向に成長していることを示している。
このように配向性を整える事例として下地層がＹＳＺ膜となるＳＴＯ膜の挙動を示したが、下地層が他の膜であっても結晶軸を任意の角度に回転させるように選ばれた構造を有した中間層を介して、単純ペロブスカイト構造を有する酸化物をエピタキシャル成長させることができる。
図６参照。
図６は、ＳＴＯ膜をＸ線回折分析して得た（００２）ピークにおけるθロッキングカーブを示す。本分析に用いた積層膜構造体は、図５の分析に用いたものと同じである。
Ｘ線強度のピークは、Ｘ線の入射角がおよそ２３．４°において最大となり、その角度におけるピークの半値幅（ＦＷＭＨ）は０.５３°であり、結晶性が非常に高いことを示している。この結果は、前記ＳＴＯ膜の（００１）面が、酸化ジルコニウムに対して面内で４５°回転して成長することで、格子整合性が向上したことによって得られた。
単純ペロブスカイト構造を有する酸化物の結晶性はＸ線回折ピークの半値幅を比較して評価される。すなわち、前記半値幅は、Ｘ線ピークの回折角（２θ）を固定し、入射角（θ）をスキャンさせて得られるロッキングカーブを参照して、ピークトップの半分の強度におけるピーク幅で与えられる。これは膜中の結晶の向きが、基板垂直方向からどの程度チルトしているのかを表わす指標となり、数値が小さいほうが理想的な単結晶に近く、該半値幅が１°以下になると実用的な結晶性と言える。
次に上述した積層膜構造体を電子素子に適用した実施例について説明する。
第１の実施例として容量素子について説明する。
図7参照。
図７中Ａは、容量素子の要部模式断面図である。
本容量素子は、シリコン基板７１上に、シリコン酸化膜７８（膜厚：１００ｎｍ）、ＹＳＺ膜７２（膜厚：２００ｎｍ）、ＳｒＯを拡散したルテニウム酸ストロンチウム（以下ＳｒＲｕＯ3と記載）７４（膜厚：１００ｎｍ）、ＰＺＴ膜７６（膜厚４００ｎｍ）を積層した積層膜構造体に、Ｐｔ電極７７を備えた構造を有する。
本容量素子を得るため次のような製造方法を適用できる。
シリコン基板７１の表面から、公知の洗浄手段を用いて有機物を取り除いた後、次いで９％の希ふっ酸に浸漬して、基板表面の自然酸化膜を除去する。
該基板を０．５ｍＴｏｒｒに減圧したチャンバ内で、６５０℃に加熱維持する。その後酸素ガス（１２ｃｃ／ｍｉｎ.）を導入しながら、ＹＳＺターゲットにＫｒＦエキシマレーザを１０分間照射（パルス発振）するようにして（以下パルスレーザ蒸着法と記載）ＹＳＺ膜７２をエピタキシャル成長させる。
次いで、酸素ガス（１０００ｃｃ／ｍｉｎ.）をキャリアガスにした水蒸気の雰囲気（大気圧）下で、電気炉を用いて熱処理（１０５０ ℃、２時間）し、ＹＳＺ膜７２とシリコン基板７１との間にシリコン酸化膜７８を形成し、結晶性を向上させたＹＳＺ膜７２を得る。
次いで、該基板を減圧（１０ｍＴｏｒｒ）したチャンバ内で、加熱（６５０℃）維持する。その後酸素ガス（６ｃｃ／ｍｉｎ.）を導入しながら、パルスレーザ蒸着法により、炭酸ストロンチウムターゲットにＫｒＦエキシマレーザを照射（１分間）するようにしてＳｒＯ膜（図示せず）をＹＳＺ膜７２上にエピタキシャル成長させる。
次いで該基板を減圧（２００ｍＴｏｒｒ）したチャンバ内で、加熱（６５０℃）維持する。その後酸素ガス（６ｃｃ／ｍｉｎ.）を導入しながら、パルスレーザ蒸着法により、ルテニウム酸ストロンチウムターゲットにＫｒＦエキシマレーザを照射（１０分間）するようにしてＳｒＲｕＯ3膜７４を前記ＳｒＯ膜にエピタキシャル成長させる。前記ＳｒＲｕＯ3膜７４は、ＹＳＺ膜７２に対して（００１）面が４５°回転していて、前記ＳｒＯ膜が拡散した膜となる。
次いで、該基板を減圧（２００ｍＴｏｒｒ）したチャンバ内で、６５０℃に加熱維持する。その後酸素ガス（６ｃｃ／ｍｉｎ.）を導入しながら、パルスレーザ蒸着法により、ＰＺＴ５２／４８ターゲット（Ｐｂ（Ｚｒ0.52Ｔｉ0.48）Ｏ3）にＫｒＦエキシマレーザを照射（１０分間）するようにしてＰＺＴ膜７６を前記ＳｒＲｕＯ3膜７４上にエピタキシャル成長させる。
次いで、例えば円形平面形状を有したメタルステンシルマスクで本積層膜構造体を覆うようにして、スパッタ法（温度：室温、圧力：７.５ｍＴｏｒｒ 、アルゴンガス流量３０ｃｃ／ｍｉｎ．）によりＰｔ電極７７（膜厚：１５０ｎｍ）を形成する。
次いで、大気圧下で酸素ガス（５０００ｃｃ／ｍｉｎ.）を導入し、熱処理（電気炉を用いて６００ ℃、１時間）を行う。この熱処理によってスパッタ法によって受けたＰＺＴ膜７６の結晶欠陥が回復する。
このようにして図７中Ａの容量素子を得る。
次に第２の実施例としてメモリ素子について説明する。
図７を再び参照。
図７中Ｂは、メモリ素子のセル構造を示す要部模式断面図である。
図は、不純物拡散層としてソース部６１／ドレイン部６２を備えたシリコン基板７１ａ上にトランジスタゲート酸化膜の代わりにＳＴＯ膜７４／ＹＳＺ膜７２を備え、更にその上部に強誘電体膜７６と上部電極７７aとを積層させて、絶縁膜７８ｂに覆われたＭＦＩＳ（Metal/Ferroelectric/Insulator/Semiconductor）型構造を示す。
この構造は、半導体ゲート電極構造に含まれる、ゲート酸化膜の一部または全部を強誘電体膜に変えることにより作製できる。
セルの読み出しは、ゲート電極７７ａと基板間７１ａに電圧を印加して強誘電体膜を分極反転させた結果、その分極方向によりトランジスタの閾値（ソース６１／ドレイン６２間を流れる電流のコンダクタンス）が変化することを利用する。すなわち、所定のゲート電圧を印加した時、分極方向に応じたドレイン電流の大小をセル情報として認識できる。
次に図１３（Ａ，Ｂ）および図１４（Ｃ，Ｄ）を参照して、図７中Ｂに示したメモリ素子の製造工程を説明する。
図１３Ａ参照。
ｎ型シリコン基板７１ａ上に、第１の実施例で示した方法と同様に、ＹＳＺ膜７２（膜厚：１００ｎｍ）及び、ＳｒＯ膜（膜厚：２ｎｍ、図示せず）を順次成膜して、次いでＳＴＯ膜７４（膜厚：１００ｎｍ）を、実施例１とターゲット材料をＳｒＴｉＯ3に変更した点を異ならせて、成膜する。
但し、シリコン基板７１ａは、図示されない素子分離領域を有している。
次いで第１の実施例と同様にしてＰＺＴ膜７６（膜厚：４００ｎｍ）を成膜し、次いで、ＣＶＤ法によりポリシリコン７７ａ（膜厚：２００ｎｍ）を成膜して図１３中の構造を得る。
尚、前記ＳＴＯ膜７４は、前記ＳｒＯ膜が拡散して（００１）配向した膜となる。
前記シリコン基板７１ａには、チャネル領域を閾値調整する不純物がドープされるが、該基板表面にプラズマＣＶＤ法によってＳｉＮ膜を設けて不純物拡散を防止して閾値変動を抑制することもできる。
図１３Ｂ参照。
次にゲート電極形状にパターニングされたレジスト（図示せず）をマスクとして、プラズマエッチングによってゲート電極構造を形成する。まず、エッチングガスにＢＣｌ3ガスおよびＣｌ2ガスを用いて、前記ゲート電極７７ａを反応性イオンエッチングし、次いでエッチングガスにＡｒを主体としたスパッタエッチング法にてＰＺＴ膜７６、ＳＴＯ膜７４とＹＳＺ膜７２とを順次エッチングする。次いで得られたゲート構造をマスクとして素子領域にイオン注入を行い、ソース６１／ドレイン６２領域を形成して図１３Ｂの構造とする。
尚、不純物イオンとしてＢ原子を注入（１×１０14／ｃｍ2）する。この際、前記ＹＳＺ膜７２を残した状態で加速電圧を適宜調整してイオン注入すると、前記シリコン基板７１ａ表面のカーボン汚染が防止されて好ましい。
さらにゲート構造が微細化してショートチャネル効果を伴う場合は、前記イオン注入を行う前に浅く不純物のイオン注入を行い、次いで前記ゲート構造側壁にＳｉＮ膜を公知の方法で被着させる工程を伴わせて、ゲート構造にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を有してもよい。
図１４Ｃ参照。
次いでプラズマＣＶＣ法によりシリコン酸化膜７８ｂを前記ゲート構造を覆って形成する。次いで前記ソース６１／ドレイン６２領域と前記ゲート電極が延在する配線（図示せず）上に金属プラグを埋め込むためのコンタクトホール７９を形成する。詳しくは、コンタクトホール形状にパターニングされたレジスト（図示せず）をマスクとして、シリコン酸化膜７８ｂをプラズマエッチングする。尚、エッチング反応には、Ａｒをガス主体としたスパッタリング作用を伴わせる。
前記絶縁膜７８ｂが前記ゲート電極構造の高さに影響されて前記コンタクトホール７９の寸法精度が劣化する場合は、ＣＭＰ（化学機械研磨）法によって該絶縁膜表面を平坦化する工程を追加することができる。
図１４Ｄ参照。
減圧ＣＶＤ法によってＷをコンタクトプラグ８０として前記ソース６１／ドレイン６２及びゲート電極から延在した配線（図示せず）へ導通するように埋め込む。
前記コンタクトプラグ８０は、あらかじめ前記絶縁膜上に被膜しておいたＳｉＮ膜をストッパーとして、ＣＭＰ工程を伴わせて選択的に前記コンタクトホール内へ埋め込むことができる。コンタクトプラグ材料の拡散を防止するためには、ＴｉやＴｉＮを前記コンタクトホールの内壁に設けることができる。
以上のようにして、図１４Ｄの構造を得る。
積層構造体に含まれる強誘電体材料には、ＰＺＴ 、（ＢａxＳｒ1-x）ＴｉＯ3（０≦ｘ≦１）、（Ｐｂ1-yＬａ3/2y）（Ｚｒ1-xＴｉx)O3 （０≦ｘ,ｙ≦１)などの種々の材料が利用可能である。さらにＰＺＴに添加物を加えて、（Ｐｂ1- yＬａ3/2y）（Ｚｒ1-xＴｉx)O3 (０≦ｘ,ｙ≦1)、Ｐｂ(Ｂ'1/3Ｂ"2/3)xＴｉyＺｒ1-x-yＯ3 （０≦ｘ,ｙ≦1、Ｂ'は2 価の遷移金属、Ｂ"は5 価の遷移金属)、Ｐｂ(Ｂ'1/2Ｂ"1/2)xＴｉyＺｒ1-x-yＯ3（０≦ｘ,ｙ≦1、Ｂ'は３価の遷移金属、B"は５価の遷移金属、Ｐｂ（Ｂ'1/3Ｂ"2/3）xＴｉyＺｒ1- x-yＯ3(0≦ｘ,y≦1、Ｂ'は６価の遷移金属、B"は３価の遷移金属)）などの組成を有して分極特性を向上できる。
ペロブスカイト膜上にはペロブスカイト膜が容易にエピタキシャル成長するので、これらの膜を多層化してもよい。
以上のように形成されたソース６１／ドレイン６２に導通したプラグとゲート電極に導通したプラグ（図示せず）と、シリコン基板７１ａとの電位をそれぞれ制御することによって、前記ゲート構造に含まれる強誘電体膜を分極させ、情報を記憶することができる。
まず、シリコン基板７１ａ側電位に電源電圧を印加し、且つ、ゲート電極７７ａを接地電位とし、ソース６１／ドレイン６２の電位をフローティングとすることによって、強誘電体膜７６を分極させてデータ“０”の状態とする（情報を消去）。
データ“１”の書き込みは、ソース６１／ドレイン６２の電位を電源電圧の約１／２とし、ゲート電極７６にソース６１／ドレイン６２の電圧よりさらに低い電圧を与えて分極させて行うことができる。
データの読み出しは、ドレイン６２の電圧を電源電圧の約１／２とし、ゲート電極を電源電圧とし、ソース６１の電圧を接地電位にしたときに電流が流れる場合をデータ“１”、電流が流れない場合をデータ“０”として認識することができる。
次に第３の実施例としてアクチュエータ素子について説明する。
図８参照。
図８中Ｄは、アクチュエータ素子の要部断面図である。
本アクチュエータ素子は、最終工程でフレーム状に加工されるシリコン基板７１ｂ上に、シリコン酸化膜７８（膜厚：１００ｎｍ）、ＹＳＺ膜７２（膜厚：２００ｎｍ）、ＳｒＯを拡散したＳＴＯ膜７４（膜厚：２００ｎｍ）、Ｐｔ膜７５（膜厚２００ｎｍ）、ＰＬＺＴ膜７６（膜厚：３００ｎｍ）を積層した基板上に、Ｐｔ電極７７を有した構造を有する。
本アクチュエータ素子を得るために、以下の製造方法が適用できる。
まず、フレーム状に加工されていないシリコン基板７１ｂ上に、実施例１と同じ工程を用いて、シリコン酸化膜７８（膜厚：１００ｎｍ）、ＹＳＺ膜７２（膜厚：２００ｎｍ）、及びその上層へＳｒＯ膜（膜厚：２ｎｍ）を成長させる。
次いで該基板を減圧（１０ｍＴｏｒｒ以下）したチャンバ内で、加熱維持（６５０℃）する。その後酸素ガス（６ｃｃ／ｍｉｎ.）を導入しながら、パルスレーザ蒸着法によりチタン酸ストロンチウムターゲットにＫｒＦエキシマレーザを照射（１０分間）するようにしてＳＴＯ膜７４を前記ＳｒＯ膜（図示せず）上にエピタキシャル成長させる。前記ＳＴＯ膜７４は、前記ＹＳＺ膜７２に対し（００１）面が４５°回転していて、前記ＳｒＯ膜が拡散した膜となる。
パルスレーザ蒸着法で酸化ストロンチウム膜のような、アルカリ土類金属酸化物の膜を成長させる場合、酸化物そのものをターゲットとして利用することもできるが、炭酸塩の形で用いると大気中で安定して好ましい。更に炭酸塩の分解を促進するために、酸素を流しながら加熱したターゲットを用いて成膜すると、更に高い結晶性を有する膜を得ることができる。
次いで、シリコン基板７１ｂを減圧（７．５ｍＴｏｒｒ）したチャンバ内で加熱（６００℃）維持する。その後アルゴンガス（３０ｃｃ／ｍｉｎ.）及び酸素ガス（１ｃｃ／ｍｉｎ.）とを導入しながら、白金ターゲットを用いたスパッタ法によりＰｔ膜７５を前記ＳＴＯ膜７４上にエピタキシャル成長させる。
次いで、ゾルゲル法にてＰＬＺＴ膜７６を形成する。まず、市販のＰＬＺＴゾルゲル液（組成：ＰＬＺＴ１１３／１．５／４５／５５）を滴下（０．３ｃｃ）してスピンコートする。その後ホットプレート上で加熱（３５０℃）し、溶媒を気化させ、その後室温まで冷却する。このスピンコート法を４回繰り返してＰＬＺＴ膜７６を形成する。
次いで、実施例１と同様にＰｔ電極７７を形成する。
次いで、シリコン基板７１ｂの裏面をフレーム状に加工するため、レジストでマスクした開口部へ加温（８０℃）した飽和水酸化カリウム溶液を塗布し、シリコン単結晶基板を異方性にウェットエッチングする。
次いで該基板を実施例１のようにアニーリングする。なお、このアニーリングは、前記ウェットエッチング工程の前に行ってもよく、フレームが歪まないように適宜工程を選択できる。
このようにして図８中Ｄのアクチュエータ素子を得る。
本発明の積層膜構造体に下部電極が必要となる場合は、その下部電極をＹＳＺ膜上にＳｒＲｕO3 、ＣａＲｕO3 、ＬａＮｉO3 、（ＬａxＳｒ1-x）ＣｏO3（０≦x≦１）、（ＬａxＳｒ1-x）ＭｎO3（0 ≦x≦1）などの電気伝導性酸化物を用いてもよいし、ＹＳＺ膜上にＳＴＯのような単純ペロブスカイト構造をもつ絶縁膜を形成して、更にその上部に白金、イリジウムといった白金族膜をエピタキシャル成長させてもよい。
次に第４の実施例として表面弾性波フィルタ素子を説明する。
図８を再び参照。
図８中Ｃは、表面弾性波フィルタ素子の要部模式断面図である。
本フィルタ素子は、シリコン基板７１上に、ＹＳＺ膜７２（膜厚：２００ｎｍ）、ＳｒＯを拡散したＳＴＯ膜７４（膜厚：２００ｎｍ）、ＰＬＺＴ膜７６（膜厚：２００ｎｍ）を積層した積層膜構造体上に、Ｐｔ電極７７ｂを有した構造を有する。但し、前記Ｐｔ電極７７ｂは、平面が櫛形となった電極構造となる。
図９参照。
図９は、フィルタ素子の電極構造を示した平面図である。
積層膜構造体からなる基板８１上には、Ｐｔからなる入力側インタディジタル・トランスジューサ８２と出力側インタディジタル・トランスジューサ８３とが共通配線接地され、その両側に反射器８６と８７とを備える。また入力側インタディジタル・トランスジューサ８２側には、タップ８４が設けられており、これに対応してインタディジタル・トランスジューサ８３側においてもタップ８５が設けている。そして、タップ８４はワイヤボンディングによって入力端子８８へ、タップ８５は同じように出力側端子８９へ接続される。櫛型電極の間隔は、８００ＭＨｚの周波数において５μｍとなる。
本フィルタ素子を得るために、以下の製造方法が適用できる。
再び図８Ｃ参照。
まず、実施例３と同様にシリコン基板７１上へＹＳＺ膜７２（膜厚：２００ｎｍ）、ＳｒＯ膜（膜厚：２ｎｍ、図示せず）を順次形成する。
次いで実施例１と同様な成膜方法を用いてＳＴＯ膜７４（膜厚２００ｎｍ）を成長させる。
次いで実施例３と同様な成膜方法を用いてＰＬＺＴ膜７６（膜厚２００ｎｍ）を成長させる。
次いで、櫛形平面形状を有したリフトオフ用マスク（図示せず）を形成して、スパッタ法によりＰｔ電極７７を被着した後、不要なマスク部分を除去する。
次いで該基板を実施例１のようにアニーリングする。
この様にして図８中Ｃのフィルタ素子を得た。
本フィルタ素子に含まれる圧電性を示す膜には、酸化ジルコニウムエピタキシャル膜上に、直接単純ペロブスカイト構造をもつ圧電膜を形成しても良いし、単純ペロブスカイト構造を有する絶縁膜（例えばＳＴＯ膜など）の上に、更に圧電膜を形成してもよい。ＳＴＯ膜７４の上に形成される圧電膜には特に制限はなく、単純ペロブスカイト構造を有する物質だけでなく、タングステンブロンズ構造、ビスマス層状構造等の物質も利用可能である。単純ペロブスカイト構造を有する膜上に更に圧電膜を形成する場合、これらの構造のエピタキシャル膜を用いれば、さらに精度の高いフィルタ素子を得ることができる。
次に、光スイッチ素子の実施例を説明する。
強誘電体を含む光スイッチ素子は、光を透過させるコア層と、該コア層の屈折率より小さく光の伝播がコア層との界面で全反射して進むクラッド層と、強誘電体層に電気光学効果を与える電極とからなる。コア層の一部が電気光学効果によって屈折率に変化を生じるとその界面で光の屈折が生じ、光の進行方法を変化させることができる。光スイッチ素子の実施形態は、クラッド層の一部を空気とする場合や、コア層に電気光学効果を与えず、クラッド層の屈折率が変化する場合など用途に応じて色々な形態をとり得る。
図１０参照。
図１０は、本発明による積層膜構造体を光スイッチ素子に適用した例である。
図１０中Ａに第５の実施例として光スイッチ素子（その１）の模式断面図を示す。
本光スイッチ素子は、コア層の端面（図示せず）が光学研磨されていて、シリコン基板９１上に、ＹＳＺ膜９２（膜厚：２０００ｎｍ）、ＳｒＯが拡散したＰＬＴ膜９４（膜厚：２０００ｎｍ）を積層した積層膜構造体上に、Ｐｔ電極９８を有する。但し、前記Ｐｔ電極９８は、平面図が三角形となった電極構造となる。
本光スイッチ素子を得るために、例えば以下の製造方法が適用される。
まず、実施例１とにシリコン基板９１上に、ＹＳＺ膜９２（膜厚：２０００ｎｍ）、ＳｒＯ膜（膜厚：２ｎｍ、図示せず）を順次成長させる。
次いで該基板を減圧（２００ｍＴｏｒｒ）したチャンバ内で、加熱（約６５０℃）維持する。その後酸素ガス（６ｃｃ／ｍｉｎ.）を導入しながら、パルスレーザ蒸着法により（Ｐｂ，Ｌａ）ＴｉＯ3ターゲットにＫｒＦエキシマレーザを照射（１００分間）するようにしてＰＬＴ膜９４を前記ＳｒＯ膜（図示せず）上にエピタキシャル成長させる。前記ＰＬＴ膜９４は、前記ＹＳＺ膜９２に対し（００１）面が４５°回転していて、前記ＳｒＯ膜が拡散した膜となる。
次いで、三角形平面形状を有したメタルステンシルマスクでシリコン基板を覆うようにして、スパッタ法によりＰｔ電極９８を形成する。
次いで、実施例１と同様にアニーリングしてスパッタ法によって受けたＰＬＴ膜の結晶欠陥を回復させる。
次いで、該基板を光スイッチ素子の形状にカッティングした後、光透過経路の端面（図示せず）をアルミナ微粒子砥粒によって光学研磨する。
この様にして図９中Ａの光スイッチ素子を得た。
光スイッチ素子には、本発明の単純ペロブスカイト構造酸化物/酸化ジルコニウム膜構造をそのまま導波路として利用するか、または多層化した構造を有した光導波路としてもよい。光導波路を構成するためには、二層以上の薄膜構造を形成し、光が導波する一方の膜（コア層）の屈折率が、少なくともその下部に存在する膜（クラッド）の屈折率より大きい必要がある。コア層に電気光学効果を有する膜を形成し、クラッド層の下部に下部電極、コア層の上部に上部電極を形成して、コア層に電界がかかるようにすることで、伝送光の光路を変えることができる。例えば、上部電極として三角形の形状の電極を形成すると、光の進行方向に対し、プリズム形状の電界を印加することができる。このように電界を印加すると、プリズム形状に屈折率変化を生じた端面部分においてプリズム効果のように光路を曲げることが可能になる。
ＹＳＺ上に岩塩構造の酸化物を介して形成された単純ペロブスカイト構造を有する酸化物膜（例えばＳＴＯ膜）をクラッド層とし、それより屈折率が大きく、電気光学効果を有するコア層（たとえばＰＬＺＴ）を形成した構造としてもよい。
ＹＳＺ膜の結晶性を上げるために、単純ペロブスカイト構造を有する酸化物膜を形成する前に、酸素ガスあるいは水蒸気を流しながら加熱することにより、シリコン基板とＹＳＺ基板の界面に、シリコン酸化膜を形成してもよい。配向を持たないシリコン酸化膜を界面に形成することにより、基板に拘束されていたＹＳＺ膜が、熱により自己再配列が可能となってＹＳＺ膜の結晶性が向上する。ＹＳＺ膜の結晶性が向上すると、ＹＳＺ膜の結晶性を引き継いで、その上部に形成される全てのエピタキシャル膜の結晶性が向上し、結晶中の欠陥が低減するので、光損失も低減する。
ＹＳＺ膜とシリコン基板の界面にシリコン熱酸化膜を形成した場合、シリコン基板を下部電極とすると、光導波路とシリコン熱酸化膜とが直列に繋がることになる。すると低誘電率のシリコン酸化膜に大部分の電圧がかかってしまい、コア層に電圧がかかりにくくなる。この問題は、導波路となる酸化物層の下部に導電性の金属あるいは酸化物を形成して回避できる。ＹＳＺ上に岩塩構造の酸化物を介して形成された単純ペロブスカイト構造を有するエピタキシャル膜に導電性酸化物、例えばＳｒＲｕＯ3を形成し、その上部にクラッド層とコア層を形成した構造としても良いし、ＹＳＺ上に岩塩構造の酸化物を介して形成された単純ペロブスカイト構造を有するエピタキシャル膜、例えばＳＴＯ膜の上層に導電性酸化物あるいは金属膜、例えば白金、イリジウム等をエピタキシャル成長させ、その上部に光導波路層を設けた構造としてもよい。
多くの酸化物は空気よりも大きい屈折率を有するため、最低限、クラッド層と コア層の二層を備えればコア層上層の空気がクラッド層の役割を果たし、光導波路として機能させることができる。その場合、上部電極層はコア層直上に形成されることになる。上部電極としてコア層より屈折率の大きい物質を形成すると、伝送光は上部電極の影響を受けて減衰する。この減衰を防ぐために、コア層の上層に、コア層より屈折率の小さいクラッド層を更に形成してもよい。なお、この上層クラッド層を有した構造は前述したいずれの光スイッチ素子構造にも適用できる。
シリコン基板上のエピタキシャルＹＳＺ膜に対し、（００１）面が４５°面内回転してエピタキシャル成長させた単純ペロブスカイト膜の構造を利用して、クラッド層- コア層- クラッド層の三層の光導波路構造を形成するためには、コア層の屈折率がクラッド層より大きいことが必要になる。クラッド層- コア層- クラッド層の三層構造全てを異なった結晶構造をもつ酸化物で形成しても良いが、三層とも同一の結晶構造を有する物質でヘテロエピタキシャル構造を形成する方が、結晶性の低下を防ぐ点で好ましい。コア層の材料としては電気光学効果の大きいＰＺＴや(Ｓｒ,Ｂａ)Ｎｂ2Ｏ6(ＳＢＮ)などを用いるのが好ましく、あるいは、例えばＰＺＴに添加物を加えて、（Ｐｂ1-yＬａ3/2y）（Ｚｒ1- xＴｉx）O3 （0≦x,y≦1）、Ｐｂ(Ｂ'1/3Ｂ"2/3)xＴｉyＺｒ1- x- yO3 (0≦x,y≦1 、Ｂ'は2 価の遷移金属、Ｂ"は5 価の遷移金属)、Ｐｂ（Ｂ'1/2Ｂ"1/2）xＴｉyＺｒ1- x- yO3 (0≦x,y≦1 、Ｂ'は3 価の遷移金属、Ｂ"は5価の遷移金属)、Ｐｂ（Ｂ'1/3Ｂ"2/3）xＴｉyＺｒ1-x-yO3 (0≦x,y≦1 、Ｂ'は6価の遷移金属、Ｂ"は3価の遷移金属)、等の組成をもつ膜を形成しても良い。ＰＺＴをコア層として用いる場合、クラッド層には、例えば同じ結晶構造を持ち、屈折率の小さい、(ＢａxＳｒ1-x)ＴｉＯ3 (0≦x≦1)、(Ｐｂ1-yＬａ3/2y)(Ｚｒ1-xＴｉx)O3 (0≦x,y≦1)などが利用できる。
次に第６の実施例として、本発明による積層膜構造体を用いた光スイッチ素子（その２）について説明する。
図１０を再び参照。
図１０中Ｂに光スイッチ素子（その２）の模式断面図を示す。
本光スイッチ素子（その２）は、端面が光学研磨されていて、シリコン基板９１上に、シリコン酸化膜９９（膜厚：１００ｎｍ）、ＹＳＺ膜９２（膜厚：２００ｎｍ）、ＳｒＯが拡散したＳｒＲｕＯ3膜９４（膜厚：１００ｎｍ）、チタン酸バリウムストロンチウム（以下（Ｂａ，Ｓｒ）ＴｉＯ3と記載）膜９６（膜厚：２０００ｎｍ）、ＰＺＴ膜９７（膜厚：２６００ｎｍ）を積層した積層膜構造体上に、Ｐｔ電極９８を有する。但し、前記Ｐｔ電極９８は、平面図形が三角形となった電極構造とする。
本光スイッチ素子（その２）を得るために、以下の製造方法が適用できる。
まず、実施例１と同様にシリコン基板９１上に、ＹＳＺ膜９２、シリコン酸化膜９９、ＳｒＲｕＯ3膜９４、前記ＳｒＯ膜（図示せず）を形成する。前記ＳｒＲｕＯ3膜９４は、前記ＹＳＺ膜９２に対して（００１）面が４５°面内回転して成長し、この成長間に、前記ＳｒＯ膜が取り込まれた膜となる。
次いで該基板を減圧（１０ｍＴｏｒｒ）したチャンバ内で、加熱（６５０℃）維持する。その後酸素ガス（６ｃｃ／ｍｉｎ.）を導入しながら、パルスレーザ蒸着法によりチタン酸バリウムストロンチウムターゲットにＫｒＦエキシマレーザを照射して、（Ｂａ，Ｓｒ）ＴｉＯ3膜９６を所定の膜厚を得るようにエピタキシャル成長する。
次いで化学溶液堆積法（Ｃｈｅｍｉｃａｌ Ｓｏｌｕｔｉｏｎ Ｄｅｐｏｓｉｔｉｏｎ：以下ＣＳＤ法と記載）によってＰＺＴ膜９７を形成する。まず、市販のＰＺＴ薄膜形成剤（組成：ＰＺＴ５２／４８、濃度１７ｗｔ％）を基板滴下してスピンコートする（３０００ｒｐｍ、２０秒）。その後ホットプレート（１４０℃に予熱）上で溶媒を気化（５分間）させた後、ホットプレート上（３５０℃に予熱）で溶液を熱分解（５分間）し、次いで室温まで冷却する。その後酸素ガス（５０００ｃｃ／ｍｉｎ．）の雰囲気下でラピッドサーマルアニーリング（以下ＲＴＡと記載）を（６５０℃、１０分間）行い、結晶化したＰＺＴ膜（膜厚：２００ｎｍ）を得る。このＰＺＴ膜の形成を１３回繰り返して最終膜厚が２６００ｎｍのＰＺＴ膜９７を得る。
次いで、実施例５と同じくＰｔ電極９８を形成し、アニーリングを施し、光素子の形状に加工、研磨して図１０中Ｂの光スイッチ素子（その２）を得た。
次に、第７の実施例として、本発明による積層膜構造体を用いた光スイッチ素子（その３）について説明する。
図１１参照。
図１１中Ｃは、光スイッチ素子（その３）の模式断面図である。
本光スイッチ素子（その３）は、光入射面（図示せず）及び出射面（図示せず）が光学研磨されていて、（００１）シリコン単結晶基板９１上に、ＹＳＺ膜９２（膜厚：２００ｎｍ）、ＳｒＯが拡散したＳｒＴｉＯ膜９４（膜厚：２００ｎｍ）、Ｐｔ膜９５（膜厚：２００ｎｍ）、ＰＬＺＴ膜９６（膜厚：２２００ｎｍ）、ＰＺＴ膜９７（膜厚：２６００ｎｍ）、ＰＬＺＴ膜１００（膜厚：２２００ｎｍ）を積層した基板上に、Ｐｔ電極９８を有した構造を有する。但し、前記Ｐｔ電極９８は、平面図形が三角形となった電極構造となる。
本光スイッチ素子（その３）を得るために、例えば以下の製造方法が適用される。
まず、実施例３と同様な基板と成膜方法を用いて、ＹＳＺ膜９２、ＳｒＯ膜（図示せず）、ＳｒＴｉＯ膜９４を所定の膜厚に形成する。前記ＳｒＴｉＯ膜９４は、前記ＹＳＺ膜９２に対し（００１）面が４５°面内回転していて、さらに面方位（００１）方向へエピタキシャル成長して、前記ＳｒＯ膜が取り込まれた膜となる。
次いで実施例３に例示した成膜方法を用いて、Ｐｔ膜９５（膜厚：２００ｎｍ）をエピタキシャル成長させる。
次いでＣＳＤ法によってＰＬＺＴ膜９６を形成する。まず、市販のＰＬＺＴ薄膜形成剤（組成：ＰＬＺＴ ９／６５／３５、濃度１７％）を用いること以外は、実施例３で例示したＰＺＴ膜９７形成工程と同様な熱処理を行って結晶化したＰＬＺＴ膜（膜厚：２００ｎｍ）を得る。このＰＬＺＴ膜形成工程を１１回繰り返して膜厚２２００ｎｍのＰＬＺＴ膜９６を得る。この層は、下部クラッド層となる。
次いでＣＳＤ法によってＰＺＴ膜９７を実施例６に例示した成膜法と同様に形成する。この層は、コア層となる。
次いでＣＳＤ法によってＰＬＺＴ膜１００を前記下部クラッド層に例示した成膜法と同様に形成する。この層は、上部クラッド層となる。
次いで、実施例４と同じくＰｔ電極９８を形成し、アニーリングを施し、光素子の形状に加工、端面（図示せず）を光学研磨して図１１中Ｃの光スイッチ素子（その３）を得た。
図１２参照。
図１２を参照して図１１に示した光スイッチ素子（その３）の動作原理を説明する。
図中、１０１は、シリコン基板、１０２は、ＹＳＺ膜、１０４は、ＳｒＯ膜が拡散したＳｒＴｉＯ膜、１０５は、Ｐｔ膜、１０６は、ＰＬＺＴ膜（クラッド層）、１０７は、ＰＬＴ膜（コア層）、１０８は、上部電極、１０９は、ＰＬＺＴ膜（クラッド層）、をそれぞれ示す。図中、光スイッチ素子の左側端面より入射した伝送光は、電界が印加されない場合は直進して右側端面へと出射して行くが、シリコン基板１０１側と上部電極１０８に電界を印加した場合は、屈折率変化が生じたコア層１０７において、前記上部電極形状が投影された屈折変化領域に従って伝送光の光路を変えることができる。
以上本発明の一実施形態に基づく電子素子を説明したが、本発明はこれらの実施例に限定されるものではなく、（００１）配向した単結晶シリコン基板を用いて、該基板面に対し垂直に電界をかけて変化する強誘電体積層膜構造体を有する各種電子素子に適用することができる。
以上の説明から以下の付記が導出される。
（付記１）
(００１)単結晶基板と、
前記（００１）単結晶基板表面上にエピタキシャル成長した第１の膜と、
前記第１の膜に接して、尚且つ前記第１の膜が固有に有している回転角度に応じて、（００１）面を面内回転して成長させる単純ペロブスカイト構造を有する第２の膜と
を含む電子素子。（１）
（付記２）
前記第２の膜には、さらにアルカリ土類金属酸化物を含むことを特徴とする付記１記載の電子素子。（２）
（付記３）
前記アルカリ土類金属酸化物に少なくともＳｒＯ 、ＣａＯのいずれかを含むことを特徴とする付記２記載の電子素子。（３）
（付記４）
前記第２の膜は、（００１）面を実質４５度面回転して成長することを特徴とする請求項１から３記載の電子素子。（４）
（付記５）
前記第１の膜に酸化ジルコニウムを含むことを特徴とする付記１から４記載の電子。
（付記６）
前記第１の膜に希土類元素を含むことを特徴とする付記１から４記載の電子素子。
（付記７）
前記希土類元素が少なくともＳｃ，Ｃｅ，Ｙ，Ｐｒ，Ｎｄ，Ｅｕ，Ｔｂ，Ｄｙ，Ｈｏ，Ｙｂ，Ｙ，Ｓｍ，Ｇｄ，Ｅｒ，Ｌａのいずれかであることを特徴とする付記６記載の電子素子。
（付記８）
前記第１の膜にアルカリ土類元素を含むことを特徴とする付記１から４記載の電子素子。
（付記９）
前記アルカリ土類元素が少なくともＭｇ，Ｃａ，Ｓｒ，Ｂａのいずれかであることを特徴とする付記８記載の電子素子。
（付記１０）
前記(００１)単結晶基板がシリコンからなることを特徴とする付記１から９記載の電子素子。
（付記１１）
前記第２の膜に、少なくともSrRuO3 、CaRuO3 、LaNiO3 、(LaxSr1-x)CoO3 (0≦x≦1)、(LaxSr1-x)MnO3 (0≦x≦1)、CaTiO3 、(BaxSr1-x)TiO3 (0≦x≦1)のいずれかを含むことを特徴とする付記１から１０記載の電子素子。
（付記１２）
(００１)単結晶基板と、
前記（００１）単結晶基板表面上にエピタキシャル成長した第１の膜と、
前記第１の膜に接して、尚且つ前記第１の膜が固有に有している回転角度に応じて、（００１）面を面内回転して成長させる単純ペロブスカイト構造を有する第２の膜と、
前記第２の膜上に白金族構造を有する第３の膜と
を含む光スイッチ素子。（５）
（付記１３）
前記第２の膜は、（００１）面を実質４５度面内回転して成長することを特徴とする付記１２記載の光スイッチ素子。
（付記１４）
前記第３の膜に少なくとも白金、イリジウムあるいはそれらの混合物のいずれかを含むことを特徴とする付記１２に記載の光スイッチ素子。（６）
（付記１５）
前記第３の膜上に互いに屈折率が異なった積層膜を有することを特徴とする付記１２から１４記載の光スイッチ素子。
（付記１６）
前記積層膜の少なくとも一層が単純ペロブスカイト構造を有することを特徴とする付記１５記載の光スイッチ素子。
（付記１７）
前記積層膜に少なくとも、Pb(Zr1-xTix )O3 (0≦x≦1)、(Pb1-yLa3/2y)(Zr1- xTix)O3 (0≦x,y≦1)、Pb(B'1/3B"2/3)xTiyZr1-x-yO3 (0≦x,y≦1、B'は2価の遷移金属、B"は5価の遷移金属)、Pb(B'1/2B"1/2)xTiyZr1- x- yO3 (0≦x,y≦1、B'は3価の遷移金属、B"は5価の遷移金属)、Pb(B'1/3B"2/3)xTiyZr1-x-yO3 (0≦x,y≦1、B'は6価の遷移金属、B"は3価の遷移金属)のいずれかを含む付記１６記載の光スイッチ素子。
（付記１８）
前記積層膜の少なくとも一層がタングステンブロンズ構造を有することを特徴とする付記１５記載の光スイッチ素子。
（付記１９）
前記積層膜に少なくとも、(Sr1- xBax)Nb206 (0 ≦x ≦1)、(Sr1- xBax)Ta206 (0 ≦x ≦1)、PbNb206 (0 ≦x ≦1)、Ba2NaNb5O15 のいずれかを含むことを特徴とする付記１８記載の光スイッチ素子。
（付記２０）
前記積層膜の少なくとも一層がビスマス層状構造を有することを特徴とする付記１５記載の光スイッチ素子。
（付記２１）
前記積層膜に少なくとも、（Ｂｉ1-xＲx）4Ｔｉ3Ｏ12（Ｒは希土類元素、0≦x≦1）、ＳｒＢｉ2Ｔａ2Ｏ9 、ＳｒＢｉ4Ｔｉ4Ｏ15 のいずれかを含むことを特徴とする付記２０記載の光スイッチ素子。
（付記２２）
（００１）単結晶基板表面上にエピタキシャル成長した第１の膜を形成する第１の工程と、
前記第１の膜上に、岩塩構造を有する中間層をエピタキシャル成長する第２の工程と、
前記岩塩構造を有する中間層上にエピタキシャル成長した単純ペロブスカイト構造を有する第２の膜を形成する第３の工程と
を含む電子素子の製造方法。（７）
（付記２３）
前記（００１）単結晶基板と前記第１の膜との界面に、酸化物を生成する工程をさらに含むことを特徴とする付記２２記載の電子素子の製造方法。（８）
（付記２４）
前記岩塩構造を有する膜に、アルカリ土類金属酸化物を含むことを特徴とする付記２２または２３記載の電子素子の製造方法。（９）
（付記２５）
前記岩塩構造を有する膜の形成方法が、アルカリ土類金属の炭酸塩ターゲットを用いたパルスレーザ蒸着法であることを特徴とする付記２４に記載の電子素子の製造方法。
（付記２６）
前記パルスレーザ蒸着法において、アルカリ土類金属の炭酸塩ターゲットを加熱しながら膜形成を行うことを特徴とする付記２５記載の積層膜構造体の製造方法。
（付記２７）
（００１）単結晶基板表面上にエピタキシャル成長した第１の膜を形成する第１の工程と、
前記第１の膜上に、岩塩構造を有する中間層をエピタキシャル成長する第２の工程と、
前記岩塩構造を有する中間層上にエピタキシャル成長した単純ペロブスカイト構造を有する第２の膜を形成する第３の工程と、
前記第２の膜上に白金族構造を有する第３の膜を形成する第４の工程と
を含む光スイッチ素子の製造方法。（１０）
本発明の一実施形態に基づく積層膜構造の配向関係を示す模式図。 本発明の一実施形態に基づく積層膜構造体を形成する工程を説明する模式断面図。 本発明の一実施形態に基づく積層膜構造体と従来の積層膜構造体とのＸ線回折パターン。 本発明の一実施形態に基づく単純ペロブスカイト膜の配向率と下地膜の膜厚との関係を示すＸ線回折パターン。 本発明の一実施形態に基づく積層構造体面内のＸ線回折パターン。 本発明の一実施形態に基づく積層構造体をＸ線回折分析して得られたロッキングカーブ。 本発明の一実施形態に基づく積層膜構造体を適用した電子素子の模式断面図。 本発明の一実施形態に基づく積層膜構造体を適用した電子素子の模式断面図。 本発明の一実施形態に基づく積層膜構造体を適用したフィルタ素子の電極形状模式平面図。 本発明の一実施形態に基づく積層膜構造体を適用した光スイッチ素子の模式断面図。 本発明の一実施形態に基づく積層膜構造体を適用した光スイッチ素子の模式断面図。 本発明の一実施形態に基づく積層膜構造体を適用した光スイッチ素子の模式断面図。 本発明の一実施形態に基づく積層膜構造体をメモリ素子へ適用する工程模式断面図。 本発明の一実施形態に基づく積層膜構造体をメモリ素子へ適用する工程模式断面図。
符号の説明
１１、２１ シリコン単結晶（００１）基板
１２ （００１）配向酸化ジルコニウム
１３、２３ （００１）配向岩塩構造エピタキシャル膜
１４ （００１）配向単純ペロブスカイト構造を有した酸化物
２２ （００１）配向イットリウム安定化ジルコニアエピタキシャル膜
２４ （００１）配向単純ペロブスカイト構造酸化物エピタキシャル膜
６１ ソース拡散層
６２ ドレイン拡散層
７１ シリコン単結晶（００１）基板
７１ａ 拡散層を形成したシリコン単結晶（００１）基板
７１ｂ ｎ型シリコン単結晶（００１）基板
７２ （００１）配向イットリウム安定化ジルコニアエピタキシャル膜
７４ （００１）配向単純ペロブスカイト構造酸化物エピタキシャル膜
７５ （００１）配向白金族金属エピタキシャル膜
７６ （００１）配向強誘電体酸化物エピタキシャル膜
７７、７７ａ、７７ｂ 上部電極膜
７８、７８ｂ シリコン酸化膜
７９ コンタクトホール
８０ コンタクトプラグ
８１ 積層膜構造体からなる基板
８２ 入力側インタディジタルトランスジューサ
８３ 出力側インタディジタルトランスジューサ
８４、８５ タップ
８６、８７ 反射器
８８ 入力端子
８９ 出力端子
９１ シリコン単結晶（００１）基板
９２ （００１）配向イットリウム安定化ジルコニアエピタキシャル膜
９４ （００１）配向単純ペロブスカイト構造酸化物エピタキシャル膜
９５ （００１）配向白金族金属エピタキシャル膜
９６ 第一の（００１）配向酸化物エピタキシャル膜（クラッド層）
９７ 第二の（００１）配向酸化物エピタキシャル膜（コア層）
９８ 上部電極膜
９９ シリコン酸化膜
１００ 第三の（００１）配向酸化物エピタキシャル膜（クラッド層）
１０１ シリコン単結晶（００１）基板
１０２ （００１）配向イットリウム安定化ジルコニアエピタキシャル膜
１０４ （００１）配向単純ペロブスカイト構造酸化物エピタキシャル膜
１０５ （００１）配向白金族金属エピタキシャル膜
１０６ 第一の（００１）配向酸化物エピタキシャル膜（クラッド層）
１０７ 第二の（００１）配向酸化物エピタキシャル膜（コア層）
１０８ 上部電極
１０９ 第三の（００１）配向酸化物エピタキシャル膜（クラッド層）

Claims (10)

  1. (００１)単結晶基板と、
    前記（００１）単結晶基板表面上にエピタキシャル成長した第１の膜と、
    前記第１の膜に接して、尚且つ前記第１の膜が固有に有している回転角度に応じて、（００１）面を面内回転して成長させる単純ペロブスカイト構造を有する第２の膜と
    を含む電子素子。
  2. 前記第２の膜には、さらにアルカリ土類金属酸化物を含むことを特徴とする請求項１記載の電子素子。
  3. 前記アルカリ土類金属酸化物に少なくともＳｒＯ、ＣａＯのいずれかを含むことを特徴とする請求項２記載の電子素子。
  4. 前記第２の膜は、（００１）面を実質４５度面内回転して成長することを特徴とする請求項１から３記載の電子素子。
  5. (００１)単結晶基板と、
    前記（００１）単結晶基板表面上にエピタキシャル成長した第１の膜と、
    前記第１の膜に接して、尚且つ前記第１の膜が固有に有している回転角度に応じて、（００１）面を面内回転して成長させる単純ペロブスカイト構造を有する第２の膜と、
    前記第２の膜上に白金族構造を有する第３の膜と
    を含む光スイッチ素子。
  6. 前記第３の膜上に互いに屈折率が異なった積層膜を有することを特徴とする請求項５に記載の光スイッチ素子。
  7. （００１）単結晶基板表面上にエピタキシャル成長した第１の膜を形成する第１の工程と、
    前記第１の膜上に、岩塩構造を有する中間層をエピタキシャル成長する第２の工程と、
    前記岩塩構造を有する中間層上にエピタキシャル成長した単純ペロブスカイト構造を有する第２の膜を形成する第３の工程と
    を含む電子素子の製造方法。
  8. 前記（００１）単結晶基板と前記第１の膜との界面に、酸化物を生成する工程をさらに含むことを特徴とする請求項７記載の電子素子の製造方法。
  9. 前記岩塩構造を有する膜に、アルカリ土類金属酸化物を含むことを特徴とする請求項７または８記載の電子素子の製造方法。
  10. （００１）単結晶基板表面上に、酸化物の生成を伴わずエピタキシャル成長した第１の膜を形成する第１の工程と、
    前記第１の膜上に、岩塩構造を有する中間層をエピタキシャル成長する第２の工程と、
    前記岩塩構造を有する中間層上にエピタキシャル成長した単純ペロブスカイト構造を有する第２の膜を形成する第３の工程と、
    前記第２の膜上に白金族構造を有する第３の膜を形成する第４の工程と
    を含む光スイッチ素子の製造方法。
JP2004102990A 2004-03-31 2004-03-31 強誘電体膜を含んだ電子素子とその製造方法 Pending JP2005294308A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004102990A JP2005294308A (ja) 2004-03-31 2004-03-31 強誘電体膜を含んだ電子素子とその製造方法
US11/093,202 US7427515B2 (en) 2004-03-31 2005-03-30 Electronic element including ferroelectric substance film and method of manufacturing the same
US12/149,962 US7858959B2 (en) 2004-03-31 2008-05-12 Electronic element including ferroelectric substance film and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004102990A JP2005294308A (ja) 2004-03-31 2004-03-31 強誘電体膜を含んだ電子素子とその製造方法

Publications (1)

Publication Number Publication Date
JP2005294308A true JP2005294308A (ja) 2005-10-20

Family

ID=35053345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004102990A Pending JP2005294308A (ja) 2004-03-31 2004-03-31 強誘電体膜を含んだ電子素子とその製造方法

Country Status (2)

Country Link
US (2) US7427515B2 (ja)
JP (1) JP2005294308A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078605A (ja) * 2006-08-24 2008-04-03 Fujitsu Ltd 電子デバイス及びその製造方法
JP2008078406A (ja) * 2006-09-21 2008-04-03 Seiko Epson Corp アクチュエータ装置及び液体噴射ヘッド
JP2009042529A (ja) * 2007-08-09 2009-02-26 Sony Corp 光制御装置及びその製造方法
JP2009302381A (ja) * 2008-06-16 2009-12-24 Panasonic Electric Works Co Ltd 圧電薄膜デバイスおよびその製造方法
US8154786B2 (en) 2007-11-20 2012-04-10 Rohm Co., Ltd. Light control device, semiconductor wafer, and light control system
JP2012084675A (ja) * 2010-10-12 2012-04-26 Konica Minolta Holdings Inc 圧電デバイスおよびその製造方法
JP2013219332A (ja) * 2012-03-14 2013-10-24 Tdk Corp ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
JP2016127209A (ja) * 2015-01-07 2016-07-11 国立研究開発法人産業技術総合研究所 ペロブスカイト酸化物薄膜の作製方法およびこれを利用したメモリ素子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4553137B2 (ja) * 2005-09-05 2010-09-29 セイコーエプソン株式会社 複合酸化物積層体の製造方法
US7910929B2 (en) * 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2554980B1 (en) * 2011-08-03 2014-06-25 Nxp B.V. Integrated circuit with sensor and method of manufacturing such an integrated circuit
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
KR20210047592A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 전자 소자 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5188902A (en) * 1991-05-30 1993-02-23 Northern Illinois University Production of PT/PZT/PLZI thin films, powders, and laser `direct write` patterns
US6027826A (en) * 1994-06-16 2000-02-22 The United States Of America As Represented By The Secretary Of The Air Force Method for making ceramic-metal composites and the resulting composites
JP3310881B2 (ja) 1995-08-04 2002-08-05 ティーディーケイ株式会社 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US6787433B2 (en) * 2001-09-19 2004-09-07 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2003142479A (ja) * 2001-11-02 2003-05-16 Fujitsu Ltd 半導体装置、エピタキシャル膜の製造方法、およびレーザアブレーション装置
JP4734823B2 (ja) * 2003-06-11 2011-07-27 富士通株式会社 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078605A (ja) * 2006-08-24 2008-04-03 Fujitsu Ltd 電子デバイス及びその製造方法
JP4699408B2 (ja) * 2006-08-24 2011-06-08 富士通株式会社 電子デバイス及びその製造方法
JP2008078406A (ja) * 2006-09-21 2008-04-03 Seiko Epson Corp アクチュエータ装置及び液体噴射ヘッド
JP4501917B2 (ja) * 2006-09-21 2010-07-14 セイコーエプソン株式会社 アクチュエータ装置及び液体噴射ヘッド
JP2009042529A (ja) * 2007-08-09 2009-02-26 Sony Corp 光制御装置及びその製造方法
US8154786B2 (en) 2007-11-20 2012-04-10 Rohm Co., Ltd. Light control device, semiconductor wafer, and light control system
JP5258786B2 (ja) * 2007-11-20 2013-08-07 ローム株式会社 光制御装置及び光制御システム
JP2009302381A (ja) * 2008-06-16 2009-12-24 Panasonic Electric Works Co Ltd 圧電薄膜デバイスおよびその製造方法
JP2012084675A (ja) * 2010-10-12 2012-04-26 Konica Minolta Holdings Inc 圧電デバイスおよびその製造方法
JP2013219332A (ja) * 2012-03-14 2013-10-24 Tdk Corp ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
JP2016127209A (ja) * 2015-01-07 2016-07-11 国立研究開発法人産業技術総合研究所 ペロブスカイト酸化物薄膜の作製方法およびこれを利用したメモリ素子

Also Published As

Publication number Publication date
US7858959B2 (en) 2010-12-28
US20100051891A1 (en) 2010-03-04
US7427515B2 (en) 2008-09-23
US20050218456A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
US7858959B2 (en) Electronic element including ferroelectric substance film and method of manufacturing the same
JP4734823B2 (ja) 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
JP3873935B2 (ja) 強誘電体メモリ素子
US5831299A (en) Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same
US20050105038A1 (en) Thin film multilayer body, electronic device and actuator using the thin film multilayer body, and method of manufacturing the actuator
JP2007157982A (ja) トランジスタ型強誘電体メモリおよびその製造方法
US8075795B2 (en) Piezoelectrics, piezoelectric element, and piezoelectric actuator
EP0878837A2 (en) Ferroelectric thin film comprising a bufferlayer and a Bismuth layered compound
JP4299959B2 (ja) 半導体装置の製造方法
US20050218466A1 (en) Thin-film lamination, and actuator device, filter device, ferroelectric memory, and optical deflection device employing the thin -film lamination
KR100720629B1 (ko) Ｍｆｓ형 전계 효과 트랜지스터 및 그 제조 방법, 강유전체메모리 및 반도체 장치
WO2020218617A1 (ja) 強誘電性膜の製造方法、強誘電性膜、及びその用途
JP3182909B2 (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
Zhang et al. Strain engineered CaBi2Nb2O9 thin films with enhanced electrical properties
JP2006176366A (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JP4401300B2 (ja) （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
KR100362169B1 (ko) 비파괴독출형 전계효과트랜지스터 및 그 제조방법
KR100795664B1 (ko) (001) 배향된 페로브스카이트막의 형성 방법, 및 이러한페로브스카이트막을 갖는 장치
JP5103706B2 (ja) 強誘電体キャパシタをもつ半導体装置及びその製造方法
JP3267278B2 (ja) 半導体装置の製造方法
JP3267277B2 (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP2018010934A (ja) 半導体装置及びその製造方法
II AA AA AAAAAA
II AA AA AAAAAA-tt

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309