JP2013219332A - ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜 - Google Patents

ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜 Download PDF

Info

Publication number
JP2013219332A
JP2013219332A JP2013042073A JP2013042073A JP2013219332A JP 2013219332 A JP2013219332 A JP 2013219332A JP 2013042073 A JP2013042073 A JP 2013042073A JP 2013042073 A JP2013042073 A JP 2013042073A JP 2013219332 A JP2013219332 A JP 2013219332A
Authority
JP
Japan
Prior art keywords
thin film
oxide thin
type semiconductor
junction
heteroepitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013042073A
Other languages
English (en)
Other versions
JP6083262B2 (ja
Inventor
Kazuya Maekawa
和也 前川
Kunihiro Ueda
国博 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013042073A priority Critical patent/JP6083262B2/ja
Publication of JP2013219332A publication Critical patent/JP2013219332A/ja
Application granted granted Critical
Publication of JP6083262B2 publication Critical patent/JP6083262B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】
ヘテロＰＮ接合の様に、結晶成長技術により、異種半導体を原子層レベルの急激な組成変化を示す界面で接合し、その半導体層の結晶性を良好なまま積層する手段を提案する。
【解決手段】
単結晶基板２上に形成されたＰＮ接合酸化物薄膜を有する積層薄膜であって、前記ＰＮ接合酸化物薄膜におけるＮ型半導体酸化物薄膜６及びＰ型半導体酸化物薄膜７が（００ｋ）で表されるＣ軸配向にエピタキシャル成長した、ヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜１による。
【選択図】図１

Description

本発明は、ヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜に関する。
Ｓｉ、Ｇｅなどの単体元素半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどの化合物半導体を用いたＰＮ接合は、固体電子デバイス及び固体光電子デバイスとして広く実用化されている。電子デバイスとしては、バイポーラトランジスタ、整流ダイオードデバイスなどに使われている。一方、光電子デバイスとしては、半導体レーザー、発光ダイオード、光検出素子、太陽電池などに使われている。これらのデバイスでは、同種の化合物から構成されるホモＰＮ接合が使われことが多いが、半導体レーザー、発光ダイオードなどでは、異種の化合物から構成されるヘテロＰＮ接合が使われている。
これらの電子デバイスにおいて、最適なデバイス特性及びその再現性を確保するためには、機能膜の結晶性が良好であることが望まれる。配向の揃っていない多結晶体では、粒界による物理量の撹乱のため、良好なデバイス特性を得ることが難しい。そのため、できるだけ単結晶に近いエピタキシャル膜が必要となる。
しかし、ヘテロＰＮ接合の様に、結晶成長技術により、異種半導体を原子層レベルの急激な組成変化を示す界面で接合し、その半導体層の結晶性を良好なまま積層することは難しい。また、ＰＮ接合を形成する材料、特に化合物半導体材料は、化学的、熱的に不安定なものが多く、また、環境的に有害であったり、資源的に枯渇の恐れのあるものが多いという課題がある。こうした半導体材料を用いたＰＮ接合デバイスの有する課題のいくつかは、酸化物半導体材料を用いることにより解決することができる。
しかしながら、酸化物で半導体薄膜を形成すること、特にＰ型半導体を酸化物で形成することは依然として難しく、結晶性の観点においても、ＰＮ接合デバイスにおいて、先行技術として特開２００４−１１９５２５の様に、エピタキシャル成長したＮ型半導体酸化物薄膜の上層に、多結晶Ｐ型酸化膜として堆積し、アニールする事によりヘテロエピタキシャル界面を持つＰＮ接合を実現した報告はあるが、多結晶状態の成膜した膜はアニールする事だけでは、多結晶状態の各配向の結晶性が改善されるにとどまり、単結晶に近いエピタキシャル膜とはならない。このようなことから、酸化物半導体でヘテロエピタキシャルＰＮ接合酸化物薄膜を成膜形成した報告例はない。
そのため、酸化物半導体で良好なＰＮ接合デバイス特性を得るため、できるだけ単結晶に近いエピタキシャル膜が必要となる。特に、ヘテロエピタキシャルＰＮ接合の様に異種材料を積層するためには、格子定数が異なる材料を、結晶性を維持して積層する必要がある理由から、酸化物半導体をＣ軸エピタキシャル成長させる等の技術成長が望まれている。
特開２００４−１１９５２５号公報
ヘテロＰＮ接合の様に、結晶成長技術により、異種半導体を原子層レベルの急激な組成変化を示す界面で接合し、その半導体層の結晶性を良好なまま積層することは難しい。また、これらのＰＮ接合を形成する材料、特に化合物半導体材料は、化学的、熱的に不安定なものが多く、また、環境的に有害であったり、資源的に枯渇の恐れのあるものが多いという課題がある。
このような課題に対して、ヘテロＰＮ接合を持つ半導体機能積層膜の結晶性を向上させ、その結晶方位を、基板材料の結晶の結晶方位に対し平行もしくは直交する方向に成長させ、その結果、結晶性が良好で、基板と面内面方位を揃えることができる機能積層膜を提供することを目的とする。
本発明者らの鋭意研究によって、前記目的は以下の手段によって達成される。
即ち、前記目的を達成するための本発明は、単結晶基板上に形成されたＰＮ接合酸化物薄膜を有する積層薄膜であって、前記ＰＮ接合酸化物薄膜におけるＮ型半導体酸化物薄膜及びＰ型半導体酸化物薄膜が（００ｋ）で表されるＣ軸配向にエピタキシャル成長しているヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜であることを特徴としている。
前記目的を達成するヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜は、単層もしくは複数層から成り、前記ヘテロエピタキシャルＰＮ接合酸化物薄膜の下地膜であって、エピタキシャル成長した、ＺｒＯ２及びＹ２Ｏ３を含むバッファー層を備え、前記ヘテロエピタキシャルＰＮ接合酸化物薄膜と前記バッファー層の間に形成され、エピタキシャル成長した、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｒｈの少なくとも１種を含有する金属薄膜を備えていることを特徴とする。
前記目的を達成するヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜において、前記Ｎ型半導体酸化物薄膜は、一般式ＲＭＯ３で表されるペロブスカイト型化合物であってＲ及びＭ以外の金属Ｄをドープし、Ｒ（Ｍｘ，Ｄｙ）Ｏ３もしくは（Ｒｘ，Ｄｙ）ＭＯ３で表されるドープ処理ペロブスカイト型化合物であり、金属Ｄのドープ量を、ｘ＋ｙ＝１、０．０３≦ｙ≦０．３とすることで、前記Ｎ型半導体酸化物薄膜上に成膜されるＰ型半導体酸化物薄膜を（００ｋ）で表されるＣ軸配向にエピタキシャル成長させる様に制御されたヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜であることを特徴としている。
前記目的を達成するヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜において、前記一般式ＲＭＯ３で表されるペロブスカイト型化合物は、Ｒ及びＭ以外の金属ＤをドープしＲ（Ｍｘ，Ｄｙ）Ｏ３もしくは（Ｒｘ，Ｄｙ）ＭＯ３で表されるドープ処理ペロブスカイト型化合物において、ＲはＢａ、Ｃａ、Ｆｅ、Ｋ、Ｌａ、Ｌｉ、Ｍｇ、Ｍｎ、Ｎａ、Ｓｒ及びＺｎからなる群より選択され、ＭはＣｏ、Ｆｅ、Ｈｆ、Ｌａ、Ｍｎ、Ｎｂ、Ｎｉ、Ｓｉ、Ｓｎ、Ｔａ、Ｔｉ及びＺｒからなる群より選択され、Ｄは、Ａｌ、Ｂａ、Ｃａ、Ｃｅ、Ｃｏ、Ｃｒ、Ｆｅ、Ｈｆ、Ｋ、Ｌａ、Ｍｇ、Ｍｎ、Ｎａ、Ｎｂ、Ｎｉ、Ｓｎ、Ｓｒ、Ｖ、Ｙ、Ｚｎ及びＺｒからなる群より選択されることが好ましい。
前記目的を達成するヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜において、前記Ｐ型半導体酸化物薄膜は、ＳｎＯ、ＮｉＯ、Ｃｕ２Ｏ、からなる群より選択されることが好ましい。
前記目的を達成するヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜において、Ｎ型半導体酸化物薄膜及びＰ型半導体酸化物薄膜の積層薄膜の配向面のＸ線回折により（００ｋ）で表されるＣ軸配向ピーク強度の最高強度に対して、Ｃ軸配向以外の反射ピーク強度が１０％以下であることが好ましい。
前記目的を達成するヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜において、Ｎ型半導体酸化物薄膜及びＰ型半導体酸化物薄膜の少なくとも一方が、Ｘ線回折により測定される（００ｋ）で表されるＣ軸配向面をロッキングカーブ評価した時の半値幅の最低値が０．８°以内であることが好ましい。
前記目的を達成するヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜において、前記単結晶基板の面内面方位と前記Ｎ型半導体酸化物薄膜の面内面方位及び、前記Ｐ型半導体酸化物薄膜の面内面方位の回転角の差異が１°以内であることが好ましい。
前記目的を達成するヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜において、前記単結晶基板は、Ｓｉ、ＭｇＯ、ＳｒＴｉＯ３、ＬｉＮｂＯ３からなる群より選択されることが好ましい。
ヘテロＰＮ接合の様に、結晶成長技術により、異種半導体を原子層レベルの急激な組成変化を示す界面で接合し、その半導体層の結晶性を良好なまま積層することは難しいにもかかわらず、本発明によると、化学的、熱的に安定で、環境的にも無害で、資源的に枯渇の恐れのない、ヘテロＰＮ接合を持つ半導体機能積層膜の結晶性を向上させ、その結晶方位を、基板材料の結晶の結晶方位に対し平行する方向もしくは直交する方向に成長させ、その結果、結晶性が良好で、基板と面内面方位を揃えることができる機能積層膜を提供することができる。
実施例における単結晶基板上にエピタキシャル成長した各レイヤー概要図。 Ｘ線回折原理 ＮｉＯ Ｌｉドープ／ＳｒＴｉＯ３ Ｎｂドープ／Ｐｔ／Ｙ２Ｏ３／ＺｒＯ２／Ｓｉ（１００）積層構造体のＸ線回折チャート。 実施例におけるＮ型半導体酸化物薄膜／Ｐ型半導体酸化物薄膜接合ダイオードの素子構造を示す模式図 ｐ−ＮｉＯ／ｎ−ＳｒＴｉＯ３接合 電流−電圧特性 ｐ−ＮｉＯ／ｎ−ＳｒＴｉＯ３接合 電流密度−電圧特性 Ｃｕ２Ｏ／ＳｒＴｉＯ３ Ｎｂドープ／Ｐｔ／Ｙ２Ｏ３／ＺｒＯ２／Ｓｉ（１００）積層構造体のＸ線回折チャート ｐ−Ｃｕ２Ｏ／ｎ−ＳｒＴｉＯ３接合電流−電圧特性 ＳｎＯ／ ＣａＭｎＯ３ Ｚｎドープ／Ｐｔ／Ｙ２Ｏ３／ＺｒＯ２／Ｓｉ（１００）積層構造体のＸ線回折チャート。 ｐ−ＳｎＯ／ｎ−ＣａＭｎＯ３接合電流−電圧特性 Ｎ型酸化膜半導体評価用アルミナ基板接着積層体 Ｐ型酸化膜半導体評価用アルミナ基板接着積層体 アルミナ基板上ゼーベック測定評価パターン ゼーベック測定機器概要
以下、図面を参照しながら本発明の好適な実施形態について説明する。なお、本発明は以下の実施形態に限定されるものではない。また以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。更に以下に記載した構成要素は、適宜組み合わせることができる。
本実施の形態の積層薄膜は、Ｓｉ単結晶等からなる単結晶基板２上に形成されており、基板側に単層もしくは、複層から成るバッファ層を有し、このバッファ層に接して下部金属薄膜５を有し、下部金属薄膜５に接して、単層もしくは、複数層から成るＮ型半導体酸化物薄膜６及びＰ型半導体酸化物薄膜７を有し、Ｐ型半導体酸化膜７に接して上部金属薄膜８を有する。バッファ層、下部金属薄膜５、Ｎ型半導体酸化物薄膜６及びＰ型半導体酸化物薄膜７、上部金属薄膜８の形成方法は特に限定されず、単結晶基板２上、特にＳｉ単結晶基板上に、これらをエピタキシャル膜として形成可能な方法から適宜選択すればよい。
本実施形態を図を用いて説明する。図１は、本実施形態のヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜１の膜構成を示した図である。
［基板］
本実施の形態で用いる基板は、Ｃ軸配向エピタキシャル成長を促進する観点からＳｉ、ＭｇＯ、ＳｒＴｉＯ３、ＬｉＮｂＯ３から選択することが好ましい。更にＣ軸配向の結晶性を向上するために、Ｓｉ（１００）単結晶表面を有する基板が最も好ましい。Ｓｉ単結晶基板を用いる場合、基板と積層薄膜とは、それぞれの面内に存在する軸同士も平行となる。基板の形状、厚み、不純物ドープ量などは特に限定されない。
［バッファ層］
バッファ層は、下部金属薄膜５と基板との間に設けられる。なお、バッファ層は、絶縁体としても機能する。
バッファ層の組成は、希土類元素及びアルカリ土類元素をＫで表すと、Ｚｒ（１−ｘ）ＫｘＯ２で表すことができる。ここで、ＫはＳｃおよびＹを含む希土類金属元素であり、ｘ＝０〜１．０である。ｘ＝０である酸化ジルコニウム（ＺｒＯ２）は、高温から室温にかけて立方晶→正方晶→単斜晶と相転移を生じるが、希土類元素又はアルカリ土類元素の添加により立方晶は安定化する。ＺｒＯ２に希土類元素又はアルカリ土類元素を添加した酸化物は、一般に安定化ジルコニアと呼ばれる。本実施の形態では、ＺｒＯ２安定化のための元素として希土類元素を用いることが好ましい。
安定化ジルコニア薄膜が含む希土類元素は、安定化ジルコニア薄膜に接する薄膜又は基板の格子定数に応じ、これらと安定化ジルコニア薄膜との格子定数がマッチングするように適宜選択すればよい。
バッファ層に用いる希土類元素は、Ｓｃ、Ｙ、Ｃｅ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕのうちの少なくとも１種が好ましく、これらのうちから、酸化物としたときの格子定数やその他の条件に応じて適宜選択すればよい。
バッファ層には、特性改善のために添加物を導入してもよい。例えば、Ａｌ及びＳｉは、膜の抵抗率を向上させる効果がある。更に、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉなどの遷移金属元素は、膜中において不純物による準位（トラップ準位）を形成することができ、この準位を利用することにより導電性の制御が可能になる。
バッファ層の厚さは特に限定されず、好ましくは５〜１０００ｎｍ、より好ましくは２５〜１００ｎｍである。なお、バッファ層の厚さは、下地層が均質なエピタキシャル膜となり、表面が平坦で、クラックが発生しないように適宜決定すればよい。又、バッファー層は、規定される材料を使用し単層でも複層でも構わない。
［バッファ層の形成方法］
以下、製造方法の具体例として、安定化ジルコニアからなるバッファ層の形成について説明する。
この製造方法を実施するにあたっては、例えばＰｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ方式、以下ＰＶＤ方式、すなわち、物理気相成長又は物理蒸着であって、物質の表面に薄膜を形成する蒸着法のひとつで、気相中で物質の表面に物理的手法により目的とする物質の薄膜を堆積する方法による、抵抗加熱蒸着、電子ビーム蒸着、分子線エピタキシー法、イオンプレーティング、イオンビームデポジション、スパッタリングを利用することができるが、電子ビーム蒸着装置を用いることが望ましい。電子ビーム蒸着装置は、酸化性ガス供給装置を備え、酸化性ガスは、基板の近傍でその分圧が高くされるよう工夫する事が望ましく、Ｚｒ蒸発部及び希土類元素蒸発部を配置する必要がある。各蒸発部には、それぞれの蒸発源の他に、蒸発のためのエネルギーを供給するエネルギー供給装置が必要となるが、エネルギー供給装置は、電子線発生装置タイプ、抵抗加熱装置タイプのどちらでも構わない。
バッファ層を形成する前に、単結晶Ｓｉ基板に表面処理を施すことが好ましい。基板の表面処理は、フッ酸洗浄を含むＲＣＡ洗浄、すなわち、過酸化水素をベースに、アルカリや酸を加えた濃厚薬液を高温で使う洗浄方法を利用することが好ましい。
表面処理後、基板表面のＳｉ結晶はＳｉ酸化物層により被覆されて保護された状態となっている。このＳｉ酸化物層は、バッファ層形成の際に基板表面に供給されるＺｒ等の金属によって還元され、除去される。
次に、基板を真空中で加熱し、Ｚｒ及び希土類元素と、酸化性ガスとを基板表面に供給することにより、バッファ層を形成していく。加熱温度は、良好な結晶性が得られるように適宜設定すればよい。具体的には、結晶化するためには８００℃以上であることが望ましく、８５０℃以上であれば結晶性に優れた膜が得られる。ここで用いる酸化性ガスとしては、酸素、オゾン、原子状酸素、ＮＯ２、ラジカル酸素等のいずれであってもよいが、以下の説明では、酸素を例に挙げる。
バッファ層の形成に際しては、真空ポンプで継続的に真空槽内を排気しながら、酸素ガスを真空蒸着槽内に継続的に供給する。基板近傍における酸素分圧は、５×１０−４〜０．５Ｔｏｒｒ程度であることが好ましい。酸素ガスの供給量は、好ましくは２〜６０ｃｃ／分、より好ましくは４〜３０ｃｃ／分であるが、酸素ガスの最適供給量は、真空槽の容積、ポンプの排気速度その他の要因により決まるので、あらかじめ適当な供給量を求めておく。
各蒸発源は、電子ビーム等で加熱して蒸発させ、基板に供給する。均質な薄膜を形成するために、成膜速度は、０．００２〜１．００ｎｍ／ｓｅｃ、特に０．００５〜０．５００ｎｍ／ｓｅｃとすることが好ましい。
希土類元素酸化物からなる薄膜や酸化ジルコニウムからなる薄膜についても、前記安定化ジルコニア薄膜の場合に準じて形成すればよい。また、例えば、酸化ジルコニウム薄膜上に希土類元素酸化物薄膜を形成する際に、両薄膜において同一の希土類元素を使用する場合には、酸化ジルコニウム薄膜が所定の厚さに形成されたときにＺｒの供給を停止し、希土類元素だけを引き続いて供給することにより、連続して両薄膜を形成することができる。また、バッファ層を傾斜組成構造とする場合には、Ｚｒの供給量を徐々に減らし、最後にはゼロとして、希土類元素酸化物薄膜の形成に移行すればよい。
［下部金属薄膜５］
本実施の形態の積層薄膜を電子デバイスの構成要素として利用する場合、下部金属薄膜５は主に電極として機能する。本発明においては、下部金属薄膜５の積層条件において、単結晶膜となり得る成膜温度や成膜圧力が満たされていれば、成膜方法は、ＰＶＤ方式による、抵抗加熱蒸着、電子ビーム蒸着、分子線エピタキシー法、イオンプレーティング、イオンビームデポジション、スパッタリングや、ＣＶＤ方式による熱ＣＶＤ、光ＣＶＤ、プラズマＣＶＤ、エピタキシャルＣＶＤ、アトミックレイヤーＣＶＤ、ＭＯ−ＣＶＤでも可能である。
下部金属薄膜５は、Ｐｔ、Ｉｒ、Ｐｄ、ＲｕおよびＲｈのうちの少なくとも１種を含有することが好ましく、これらの金属の単体又はこれらの金属を含む合金から構成されることが好ましい。また、下部金属薄膜５は、組成の異なる２種以上の薄膜から構成されていてもよい。また、下部金属薄膜５は、薄膜積層体中において応力を吸収する役割を果たすので、下部金属薄膜５の上に形成される薄膜のクラック発生を防ぐ効果も示す。
下部金属薄膜５の厚さは用途により異なるが、好ましくは１０〜５００ｎｍ、より好ましくは５０〜２００ｎｍであり、結晶性、表面性を損なわない程度に薄いことが好ましい。なお、下部金属薄膜５の比抵抗は、好ましくは１０−７〜１０３Ωｃｍ、より好ましくは１０−７〜１０−２Ωｃｍである。
［下部金属薄膜５の形成方法］
下部金属薄膜５は、単結晶膜となり得る成膜温度や成膜圧力が満たされていれば、成膜方法は問わないが、蒸着法とスパッタ法を併用すると効率的である。蒸着法・スパッタ法時の基板温度は５００〜７５０℃とすることが好ましい。基板温度が低すぎると結晶性の高い膜が得られにくく、基板温度が高すぎると膜の表面の凹凸が大きくなりやすい。
本実施の形態では、金属薄膜表面は、金属薄膜の膜厚を調整することで平坦度は良好となり、金属薄膜表面の基準長さ５００ｎｍでの十点平均粗さＲｚが、１０ｎｍ以下、より好ましくは２ｎｍ以下となる。なお、このような表面粗さは、各層の表面の好ましくは８０％以上の領域で実現していることが望ましい。前記表面粗さは、基板全面にわたって各層を形成したときに、面積１０ｃｍ２以上の領域にわたって平均的に分布した任意の１０箇所以上を測定しての値である。本明細書において、薄膜表面の例えば８０％以上でＲｚが２ｎｍ以下であるとは、前記のように１０箇所以上を測定したときにその８０％以上の箇所でＲｚが２ｎｍ以下であることを意味する。なお、表面粗さＲｚは、ＪＩＳ−Ｂ０６１０に規定されている。
平坦度が金属薄膜の成膜開始直後は、島状結晶成長するＰｔが、５０ｎｍ程度まで積層すると積層面内がほぼ連続膜となり、連続膜になりきらないＰｔ表面上に大きな積層レートでＰｔ成膜すると、島状状態から連続膜になりきらない箇所がピンホールとなり、そのピンホールが埋まりきらないまま堆積が続けられるため、結果として結晶性も規則性が損なわれエピタキシャル成長が不十分となる。結果としてＰｔ面の表面粗さも悪化し、Ｐｔ層の面内面方位が面内回転して、単結晶基板２の面内面方位と差異が大きくなると同時に、下部金属薄膜５の上層に積層する下地のペロブスカイト型化合物薄膜の結晶性も悪く、単結晶基板２に対する下部金属薄膜５の上層の面内面方位の差異は大きくなる
［Ｎ型半導体酸化物薄膜６］
Ｎ型半導体酸化物薄膜６は、下部金属薄膜５とＰ型半導体酸化物薄膜７との間に設けられる。Ｎ型半導体酸化物薄膜６は、上層に積層されるＰ型半導体酸化物薄膜７の結晶の格子定数値と下層に積層されている下部金属薄膜５の結晶の格子定数値の中間値に近いペロブスカイト型化合物を選択することが望ましい。ペロブスカイト構造とは、一般式ＲＭＯ３で表され、立方晶系の単位格子をもち、立方晶の各頂点に金属Ｒが、体心に金属Ｍが、そして金属Ｍを中心として酸素Ｏは立方晶の各面心に配置している。酸素と金属Ｍから成る ＭＯ６ 八面体の向きは、金属Ｒとの相互作用により容易に歪み、対称性の低い斜方晶や正方晶に相転移しその特性を変化させる。
この歪みによる相転移は、金属Ｒサイト及び金属Ｍサイトに不純物原子を導入することでコントロールすることができる。又、不純物原子を元の金属Ｒ及び金属Ｍの価数の違う元素を導入する事で材料性質を半導体化させる事ができる。材料性質をＮ型半導体としたい場合は、不純物原子を元の金属Ｒ及び金属Ｍの価数と比較し価数の多い元素を導入する事により実現可能である。
Ｎ型半導体酸化物薄膜６は、一般式ＲＭＯ３で表されるペロブスカイト型化合物にＲ及びＭ以外の金属ＤをドープしＲ（Ｍｘ，Ｄｙ）Ｏ３もしくは、（Ｒｘ，Ｄｙ）ＭＯ３と表されるドープ処理ペロブスカイト型化合物において、ＲはＢａ、Ｃａ、Ｆｅ、Ｋ、Ｌａ、Ｌｉ、Ｍｇ、Ｍｎ、Ｎａ、Ｓｒ及びＺｎから選択でき、ＭはＣｏ、Ｆｅ、Ｈｆ、Ｌａ、Ｍｎ、Ｎｂ、Ｎｉ、Ｓｉ、Ｓｎ、Ｔａ、Ｔｉ及びＺｒから選択できる。金属Ｒ及び金属Ｍに選択できる材料は、金属薄膜５に選択できる材料、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ及びＲｈ上に形成する事が可能なペロブスカイト構造材料より選択している。
ドーピング金属Ｄは、Ａｌ、Ｂａ、Ｃａ、Ｃｅ、Ｃｏ、Ｃｒ、Ｆｅ、Ｈｆ、Ｋ、Ｌａ、Ｍｇ、Ｍｎ、Ｎａ、Ｎｂ、Ｎｉ、Ｓｎ、Ｓｒ、Ｖ、Ｙ、Ｚｎ及びＺｒから選択することができる。Ｎ型半導体酸化物薄膜６とするためにドープする金属Ｄであるが、ＲＭＯ３を構成し置換される金属材料ＲもしくはＭの価数と比較して価数の多い元素を導入するとともに、金属材料ＲもしくはＭのイオン半径に比較してイオン半径の大きい材料を選択することで、上層に積層するＰ型半導体酸化物薄膜７のエピタキシャル成長を助長することが確認されている。更に、表２に示す様に金属材料Ｄのドープ量を、ｘ＋ｙ＝１、０．０３≦ｙ≦０．３、好ましくは、０．０５≦ｙ≦０．２５にすることで上層に積層するＰ型半導体酸化物薄膜７の結晶成長の結晶配向を（００ｋ）で表されるＣ軸配向でエピタキシャル成長にできることが確認されている。
Figure 2013219332
［Ｎ型半導体酸化物薄膜６の形成方法］
Ｎ型半導体酸化物薄膜６は、各種ＰＶＤ法により形成することが好ましいが、各種ＣＶＤ法等を用いることもできる。ＰＶＤ法の例としては、平行平板型ＲＦマグネトロンスパッタ法を用いることもできる。成膜時は、プラズマダメージを回避するため、基板ステージの電位を調整することが好ましい。スパッタ時の基板温度は４００℃〜７５０℃とするのが好ましく、基板温度が低すぎると結晶性の高い膜が得られにくく、基板温度が高すぎるとエピタキシャル膜となっても表面の凹凸が大きくなりやすく、上層に積むＰ型半導体酸化物薄膜７の面内面方位も単結晶基板２の面方位と合わせることが難しくなる。
プラズマ生成ガスとしては、Ａｒ、Ａｒ＋Ｏ２、Ｘｅ、Ｘｅ＋Ｏ２、Ｋｒ、Ｋｒ＋Ｏ２、Ｎ２、Ｎ２＋Ｏ２、ＮＯ２を用いることができ、プラズマ生成ガスのＯ２供給量は、供給されるプラズマ生成ガス全量に対して２％〜５０％程度で使用することが好ましい。Ｎ型半導体酸化物薄膜６は、その機能膜層の特性が応用デバイスの特性に直接影響をもたらすこととなる。Ｐ型半導体酸化物薄膜７の物性上、Ｐ型半導体酸化物薄膜７としての結晶構造、線膨張係数による特性の変遷、膜応力が特性に大きくかかわっており、それと共に下部金属薄膜５とＰ型半導体酸化物薄膜７の格子定数差や線膨張係数による応力緩和を行うことを担う。それらの物性値、成膜温度、堆積レート、ターゲット基板間距離、成膜圧力及び酸素分圧で微調整することが可能である。
ペロブスカイト型化合物には、キュリー点を持つ強誘電体や強磁性体等の材料も多く、それらの材料をエピタキシャルに成膜する場合は、キュリー点温度以上の成膜温度で行う場合も多い、この様な場合は、成膜後すぐに常温に戻さず、相転移温度で１ｍｉｎから３００ｍｉｎ程、基板および積層膜の温度を維持することで積層膜の特性及び応力やＰ型半導体酸化物薄膜７の表面粗さ等を改善することが可能である。キュリー点を持つ材料のＰ型半導体酸化物薄膜７の多くは、相転移温度で面内方向を向くａドメインと面直方向を向くｃドメインが、転位、反転することが知られているが、相転移温度を維持することでドメインのふるまいを緩和させることができる。
また、本実施の形態の単結晶基板２の面内面方位とペロブスカイト型化合物の面内面方位の回転角の差異が、１°以内とするためにペロブスカイト型化合物の形成するａドメイン、ｃドメインを代表とする各ドメインの積層毎の面内回転は、１°以内であることが望ましい。もしくは、各ドメインの面内回転ＣＷ回転角とＣＣＷ回転角の最大値の差異の絶対値が１°以内であることが好ましい。
［Ｐ型半導体酸化物薄膜７］
Ｐ型半導体酸化物薄膜７は、Ｎ型半導体酸化物薄膜６の上層に積層されヘテロエピタキシャルＰＮ接合酸化物薄膜を形成する。このヘテロエピタキシャルＰＮ接合酸化物薄膜は、機能積層膜として諸特性を持ち合わせ、ヘテロエピタキシャルＰＮ接合酸化積層物薄膜を使用したデバイスのデバイス特性を意味付ける特性の根幹膜である。本実施の形態に関しての実施例としては、ＳｎＯ、ＮｉＯ、Ｃｕ２Ｏを挙げているが、それぞれ面心立法格子構造であり、バンドギャップが２．０Ｖ〜４．０Ｖ程度のＰ型半導体酸化物薄膜７を選択し形成を行ったものである。本実施例では、Ｃ軸配向にエピタキシャル成長するＮ型半導体酸化物薄膜６上にＰ型半導体酸化物薄膜７をＣ軸配向にエピタキシャル成長させへテロエピタキシャルＰＮ接合酸化物積層膜を実現させている。それぞれ格子定数も違うＰ型半導体金属酸化物薄膜の材料での確認結果より、面心立方格子構造のＰ型半導体酸化物薄膜７の材料にて応用可能である。
Ｐ型半導体は、電荷を運ぶキャリアとして正孔が使われる半導体である。正の電荷を持つ正孔が移動することで電流が生じる。 例えばシリコンなど４価元素の真性半導体に、微量の３価元素（ホウ素、アルミニウムなど）を不純物として添加することでつくられる。本発明のＳｎＯ、ＮｉＯ、Ｃｕ２Ｏ、正孔がキャリアとなるＰ型半導体酸化物である。ＮｉＯ のみＬｉ をドープするのは、Ｌｉをドープする事でＮｉ サイトにＬｉ が置換され、導電率が大幅に増すことが期待できるためである。
本実施の形態の単結晶基板２上に、ヘテロエピタキシャルＰＮ接合酸化物薄膜をエピタキシャル成長させた、単結晶基板２の面内面方位とＰ型半導体酸化物薄膜７の面内面方位の回転角の差異が、１°以内のペロブスカイト型化合物薄膜とした場合、表３に示す様に特性再現性として信頼性試験を行い、基板からのペロブスカイト型化合物薄膜の膜剥がれが低減できることが確認できている。
［Ｐ型半導体酸化物薄膜７の形成方法］
Ｐ型半導体酸化物薄膜７は、各種ＰＶＤ法により形成することが好ましいが、各種ＣＶＤ法を用いることもできる。ＰＶＤ法としては、ＰＶＤ法の例としては、平行平板型ＲＦマグネトロンスパッタ法を用いることもできる。成膜時は、プラズマダメージを回避するため、基板ステージの電位を調整することが好ましい。スパッタ時の基板温度は４００℃〜９００℃とするのが好ましく、基板温度が低すぎると結晶性の高い膜が得られにくく、基板温度が高すぎると膜の表面の凹凸が大きくなりやすい。
プラズマ生成ガスとしては、Ａｒ、Ａｒ＋Ｏ２、Ｘｅ、Ｘｅ＋Ｏ２、Ｋｒ、Ｋｒ＋Ｏ２、Ｎ２、Ｎ２＋Ｏ２、ＮＯ２を用いることができ、プラズマ生成ガスのＯ２供給量は、供給されるプラズマ生成ガス全量に対して２％〜５０％程度で使用することが好ましい。Ｐ型半導体酸化物薄膜７は、下部金属薄膜５とＰ型半導体酸化物薄膜７の格子定数差や線膨張係数による応力緩和を行うことを担っており、応力緩和は成膜温度、堆積レート、ターゲット基板間距離、成膜圧力及び酸素分圧で調整することが可能である。
［上部金属薄膜８の形成方法］
上部金属薄膜８は、下部金属薄膜５同様の形成方法を行うことで同様の効果が得られるが、ただ電極としての用途のみに使用するのであれば、各種ＰＶＤ法、ＣＶＤ法により常温成膜形成することも可能である。
［結晶性および表面性］
Ｐ型半導体酸化物薄膜７、Ｎ型半導体酸化物薄膜６、上部金属薄膜８、下部金属薄膜５、及びバッファ層の結晶性は、Ｘ線回折における反射ピークのロッキングカーブの半値幅や、反射高速電子線回折像のパターンで評価することができる。また、表面性は、原子間力顕微鏡及び走査型電子顕微鏡で評価することができる。
具体的には、Ｘ線回折において、（２００）面又は（００２）面［希土類ｃ型構造のバッファ層では（４００）面］の反射のロッキングカーブの半値幅がいずれも１．５０°以下となる程度の結晶性を有していることが好ましい。なお、ロッキングカーブの半値幅の下限値は特になく、小さいほど好ましいが、現在のところ、前記下限値は一般に０．７°程度、特に０．４°程度である。そのため、本発明では、１．５°のほぼ半値であり、半値幅の一般下限値０．７°周辺の値を含む値として、ロッキングカーブの半値幅での結晶性の閾値を０．８°と定めている。また、反射高速電子線回折像においては、像がスポット状である場合、表面に凹凸が存在していることになり、ストリーク状である場合、表面が平坦であることになる。そして、いずれも場合でも、反射高速電子線回折像がシャープであれば、結晶性に優れていることになる。
本実施の形態の積層薄膜において、バッファ層、上部金属薄膜８、下部金属薄膜５、Ｎ型半導体酸化物薄膜６、Ｐ型半導体酸化物薄膜７は、エピタキシャル膜である。本明細書におけるエピタキシャル膜は、第一に、単一配向膜である必要がある。この場合の単一配向膜とは、Ｘ線回折による測定を行ったとき、目的とする面以外のものの反射のピーク強度が目的とする面の最大ピーク強度の１０％以下、好ましくは５％以下である膜である。例えば、（ｋ００）単一配向膜、すなわちｃ面単一配向膜では、膜の２θ−θＸ線回折で（ｋ００）面以外の反射ピークの強度が、（ｋ００）面反射の最大ピーク強度の１０％以下、好ましくは５％以下である。
なお、本明細書において（ｋ００）は、（１００）や（２００）などの等価な面を総称する表示である。本明細書におけるエピタキシャル膜の第二の条件は、膜面内をｘ−ｙ面とし、膜厚方向をｚ軸としたとき、結晶がｘ軸方向、ｙ軸方向およびｚ軸方向に共に揃って配向していることである。このような配向は、反射高速電子線回折評価でスポット状又はストリーク状のシャープなパターンを示すことで確認できる。例えば、表面に凹凸が存在するバッファ層において結晶配向に乱れがある場合、反射高速電子線回折像はシャープなスポット状とはならず、リング状に伸びる傾向を示す。前記した二つの条件を満足すれば、エピタキシャル膜といえる。
本発明において、単結晶基板２の面内面方位と各積層膜の面内面方位の差異は、Ｘ線回折のインプレーン測定で行っている。Ｘ線回折のインプレーン測定は、Ｘ線の入射角を全反射臨界角度付近の、０．２°から０．５°程の小さな角度に固定して面内回折で生じた回折線を測定するので、試料表面近傍の面内格子面の回折スペクトルが高精度に得られる。
インプレーン測定にて、ブラッグ条件を単結晶基板面の（００４）面に合わせて、０°から３６０°までの面内回転軸のΦ軸を回転させると、面直にｃ軸をもつ立方晶単結晶基板の回折ピークが４回対称に出現する。回折ピークを観察できる状態の回折ピーク検出角度θχ角度と、回折が現れるまで試料側の面内回転軸Φ軸を面内回転動作させたΦ角度φから、照射Ｘ線光軸と回折面とのなす角を基準角度θχ−φとした。同様にθχ−φ角度測定を、各積層膜、上部金属薄膜８、下部金属薄膜５、Ｎ型半導体酸化物薄膜６、Ｐ型半導体酸化物薄膜７の層で行い、単結晶基板２の面内面方位角度に対して、各々の面内面方位角度の差異を算出した。
また、Ｘ線回折インプレーン測定行い面内面方位角度を測定する場合、検出されたインプレーン回折ピークのＸ線強度プロファイルの半価幅が１°以内であることが好ましい。
［積層薄膜での産業上の利用可能性とデバイス応用］
本実施の形態により、基板を単結晶とし、積層薄膜にヘテロエピタキシャルＰＮ接合酸化物薄膜を用い、エピキタキシャル成長させ、Ｘ線回折による測定にて、ＰＮ接合積層されるＮ型及びＰ型酸化膜の積層膜の配向面の反射最大ピーク強度に対して、前記反射ピーク以外のピーク強度が１０％以下となることを可能とし、また、機能膜の面内面方位が、単結晶基板２の面内面方位に対して１°以内にすることを可能とした。その結果、物性上及び成膜後のばらつきが減少することにより、結果として従来と比較しＰ型半導体酸化物薄膜７の諸特性及びその再現性向上、積層薄膜間の面内面方位の差異による弾性率の安定性、積層薄膜間の密着性等の信頼性の向上が見込まれる。
具体的な特性改善例１を表２に示す。Ｘ線回折による測定にて、ＰＮ接合積層されるＮ型半導体酸化物薄膜６及びＰ型半導体酸化物薄膜７の積層膜の配向面の反射最大ピーク強度に対して、前記反射ピーク以外のピーク強度の強度比がふれているサンプルで信頼性試験を行った。試験内容は、熱衝撃試験であり−４０℃の環境と＋１２５℃の環境下を３０ｍｉｎずつ１０００サイクル行うものである。結果は表２に示すとおりＸ線回折の反射最大ピーク強度に対して、前記反射ピーク以外のピーク強度が１０％以下となるところで膜剥がれの発生率が大きく改善されることが確認された。また、ピーク強度比率が５％以下、１％以下と結晶性が良好になる程、膜剥がれの発生率もより低減されることが判明した。
Figure 2013219332
具体的な特性改善例２を表３に示す。単結晶基板面に対してＰＮ接合酸化物薄膜の面内面方位がふれているサンプルで信頼性試験を行った。試験内容は、熱衝撃試験であり−４０℃の環境と＋１２５℃の環境下を３０ｍｉｎずつ１０００サイクル行うものである。結果は表３に示すとおりに単結晶基板２の面内面方位に対して、上部金属薄膜８、下部金属薄膜５、Ｎ型半導体酸化物薄膜６、Ｐ型半導体酸化物薄膜７の面内面方位角度の差異レンジが０．９８°の場合であれば積層膜の膜剥がれの発生率は、０．３％以内に抑えられることが判明した。
Figure 2013219332
また、単結晶基板上のヘテロエピタキシャルＰＮ接合酸化物薄膜を応用デバイスに利用する場合、概してメンブレン構造や振動子構造の機能素子を形成する場合には、ＷＥＴエッチングやドライエッチングを施し形状形成を行う。単結晶材料は、エッチング液やエッチングガスに対して異方性を持っている材料が多く、エッチング後の形成された形状も基板の面方位に依存することとなる。そのため、単結晶基板の面内面方位方向に対して、おのずとエッチング形状は決まってくることになり、特性上最善の形成を行うためには、エッチング前より単結晶基板上に積層された機能膜の面内面方位が合わせておく必要があるが、その種のプロセスを行うデバイスに対しても良好な特性をもたらす技術である。
実際のデバイス応用として、超伝導体膜、熱電体膜等の各種材料とそれらを用いたデバイス、可視光応答性光触媒、発光体、リチウム電池等の固体電解質及び電極、燃料電池の固体電解質、ジョセフソン素子、超伝導トランジスタ、超伝導配線ＬＳＩ、熱電デバイス、ＳＯＩ技術によるＭＥＭＳデバイス、不揮発性メモリー、赤外線センサー、光変調器、光スイッチ、光・電子集積回路等、ＬＥＤ、薄膜ダイオード、レーザーダイオード発光素子等に使用することができる。
以下、本発明の具体的実施例を示し、本発明を更に詳細に説明する。
［実施例１］
Ｓｉ（１００）単結晶基板上に、ＺｒＯ２薄膜、Ｙ２Ｏ３薄膜、Ｐｔ薄膜、ＳｒＴｉ８０Ｎｂ２０Ｏ３薄膜、Ｎｉ９０Ｌｉ１０Ｏ薄膜がこの順で積層された積層薄膜を、以下の手順で形成した。
まず、表面が（１００）面となるように切断して鏡面研磨したＳｉ単結晶ウエハ（直径３インチ、厚さ４００μｍの円板状）を用意した。このウエハ表面を４０％フッ化アンモニウム水溶液により、エッチング洗浄した。
次に蒸着装置を用い、蒸着装置の真空槽内に設置された回転及び加熱機構を備えた基板ホルダに、前記単結晶基板を固定し、真空槽を１０−６Ｔｏｒｒまで油拡散ポンプにより排気した。排気後、基板を２０ｒｐｍで回転させ、酸素を基板付近から１０ｃｃ／分の割合で導入しつつ、９００℃まで加熱した。基板温度が安定する様に設定温度到達から、５ｍｉｎ以上、基板安定化時間を取る様にした。
次いで、基板を９００℃に加熱し、回転させた。回転数は２０ｒｐｍとした。このとき、ノズルから酸素ガスを１０ｃｃ／分の割合で導入すると共に、金属Ｚｒを蒸発源から蒸発させて前記基板表面に供給し、前工程で形成したＳｉ酸化物の還元と薄膜形成とを行った。なお、金属Ｚｒの供給量は、ＺｒＯ２の膜厚に換算して１０ｎｍとした。この薄膜は、Ｘ線回折においてＺｒＯ２の（００２）ピークが明瞭に観察され、（００１）単一配向で高結晶性のＺｒＯ２薄膜であることが確認された。また、このＺｒＯ２薄膜は、反射高速電子線回折において完全なストリークパターンを示し、表面が分子レベルで平坦であって、かつ高結晶性のエピタキシャル膜であることが確認された。
次に、このＺｒＯ２薄膜を形成した単結晶基板を基板とし、基板温度９００℃、基板回転数２０ｒｐｍ、酸素ガス導入量１０ｃｃ／分の条件で、基板表面に金属Ｙを供給することにより、Ｙ２Ｏ３薄膜を形成した。金属Ｙの供給量は、Ｙ２Ｏ３に換算して４０ｎｍとした。このＹ２Ｏ３薄膜の反射高速電子線回折像は、シャープなスポット状であった。このことから、このＹ２Ｏ３薄膜は、結晶性が良好なエピタキシャル膜であり、かつ、表面に凹凸が存在することがわかった。
次に、Ｙ２Ｏ３薄膜上に厚さ２００ｎｍのＰｔ薄膜を形成した。基板温度は７００℃、基板回転数は２０ｒｐｍとした。このＰｔ薄膜のＰｔ（２００）反射のロッキングカーブの半値幅は０．２１°であり、このことから、このＰｔ薄膜は、結晶性が良好なエピタキシャル膜であることがわかる。
次に、このＰｔの上にＳｒＴｉ８０Ｎｂ２０Ｏ３を５０ｎｍ成膜した。成膜は、平行平板型ＲＦマグネトロンスパッタ法で行い。基板温度設定は、６００〜８００℃で加熱、ＡｒもしくはＡｒ＋Ｏ２で成膜した。本発明の中では、ガスのＯ２分圧はＡｒに対して５％〜２５％程度が良好であった。
次に、このＳｒＴｉ８０Ｎｂ２０Ｏ３上にＮｉ９０Ｌｉ１０Ｏを５０ｎｍ成膜した。成膜は、平行平板型ＲＦマグネトロンスパッタ装置で行い。基板温度設定は、４００〜９００℃で加熱し、ＡｒもしくはＡｒ＋Ｏ２で成膜した。本発明の中では、ガスのＯ２分圧はＡｒに対して２％〜３０％程度が良好であった。
このようにして得られたＮｉ９０Ｌｉ１０Ｏ（１００）／ＳｒＴｉ８０Ｎｂ２０Ｏ３（１００）／Ｐｔ（１００）／Ｙ２Ｏ３（１００）／ＺｒＯ２（１００）／Ｓｉ（１００）積層薄膜を図２に示す様なＸ線回折装置を使用しθ／２θ法を用いてＸ線回折測定を行った。積層薄膜のＸ線回折データを、それぞれ図３及び表４に示す。図３には各薄膜について（１００）と等価な面のピーク及び（００１）と等価な面のピークだけが認められ、これから、各薄膜が（１００）単一配向又は（００１）単一配向であることがわかる。表４において、ヘテロＰＮ接合エピタキシャル酸化膜のメインピークとしてＣ軸配向面の（００２）を最大ピーク強度とし、それ以外の配向の最大ピーク強度（１１０）配向とし、（００２）面と（１１０）面のピーク強度の比を換算すると、Ｐ型半導体酸化物薄膜、Ｎｉ９０Ｌｉ１０Ｏでは、０．２６％であり、Ｎ型半導体酸化物薄膜ＳｒＴｉ８０Ｎｂ２０Ｏ３では、０．４３％であった。
Figure 2013219332
Ｐｔ（２００）反射のロッキングカーブの半値幅は０．２１°、Ｎｉ９０Ｌｉ１０Ｏ（００２）反射のロッキングカーブの半値幅は０．３３°であり、ＳｒＴｉ８０Ｎｂ２０Ｏ３（００２）反射のロッキングカーブの半値幅は０．２５°にて、配向性に優れていることが確認された。
形成された積層薄膜を有する基板を図２に示す様なＸ線回折装置でインプレーン測定を行い基板の単結晶方位と各レイヤー面内配向方位を測定を行い、表５に示す様にＳｉ基板方位（４００）面、Ｐｔ（２００）面、ＳｒＴｉ８０Ｎｂ２０Ｏ３（２００）面、Ｎｉ９０Ｌｉ１０Ｏ（２００）の面内方位角の差異が、０．００９８°以内であることが確認された。表５中のＸ線入射軸との角度θχ−Φは、観察された回折角２θχから回折角θχを算出し、Ｘ線回折装置の試料台面内角Φの動作回転各φ値から計算し算出した値である。
Figure 2013219332
形成された積層薄膜からフォトリソグラフィーとドライエッチングプロセスにより図４の様なＰＮ接合ダイオード構造素子を製作した。製作した前記構造素子の電流−電圧特性を図５に、電流密度−電圧特性を図６示す。典型的なＰＮ接合ダイオードに見られる整流特性が得られ、順バイアスの立ちあがりは、約４Ｖであった。この値はＮｉＯのバンドギャップ（約４．０Ｖ）と良く一致する。 図７に示す様にＰ型半導体酸化物薄膜、Ｎ型半導体酸化物薄膜ともにアモルファスの膜でも特性確認したが、ダイオードとしては、なだらかな整流特性であり、順バイアスの立ち上がり電圧３Ｖ前後で測定毎に不安定であった。
［実施例２］
前記実施例１において、ＳｒＴｉ８０Ｎｂ２０Ｏ３（００１）からなるＮ型半導体酸化物薄膜上にＣｕ２Ｏを５０ｎｍの厚さに形成して、Ｃｕ２Ｏ（００１）／ＳｒＴｉ８０Ｎｂ２０Ｏ３（００１）／Ｐｔ（００１）／Ｙ２Ｏ３（１００）／ＺｒＯ２（００１）／Ｓｉ（１００）の積層薄膜を得た。ただし、ＳｒＴｉ８０Ｎｂ２０Ｏ３、Ｃｕ２Ｏ、形成時の基板温度は、４００〜９００℃で行った。積層薄膜を図２に示す様なＸ線回折装置を使用しθ／２θ法を用いてＸ線回折測定を行った。積層薄膜のＸ線回折データを、それぞれ図７および表６に示す。Ｘ線回折よりＳｒＴｉ８０Ｎｂ２０Ｏ３及びＣｕ２Ｏ薄膜はＣ軸単一配向膜であることがわかる。
Figure 2013219332
表６において、Ｐｔ（２００）反射のロッキングカーブの半値幅は０．２２°、ＳｒＴｉ８０Ｎｂ２０Ｏ３（００２）、Ｃｕ２Ｏ（００２）反射のロッキングカーブの半値幅は、それぞれ０．４４°、０．２８°であり、配向性に優れていることが確認された。表１において、ヘテロＰＮ接合エピタキシャル酸化膜のメインピークとしてＣ軸配向面の（００２）を最大ピーク強度とし、それ以外の配向の最大ピーク強度（１１０）配向とし、（００２）面と（１１０）面のピーク強度の比を換算すると、Ｐ型半導体酸化物薄膜、Ｃｕ２Ｏでは、０．９８％であり、Ｎ型半導体酸化物薄膜ＳｒＴｉ８０Ｎｂ２０Ｏ３では、０．５８％であった。
積層できた基板を図２に示す様なＸ線回折装置でインプレーン測定を行い基板の単結晶方位の面内成分と各レイヤー結晶方位の面内成分の回転角の測定を行い、Ｓｉ基板の結晶方位の面内成分（４００）面、Ｐｔ（２００）面、ＳｒＴｉ８０Ｎｂ２０Ｏ３（２００）面、及びＣｕ２Ｏ（２００）の結晶方位の面内成分の回転角の差異が、０．０２８°である事が確認されている。
形成された積層薄膜からフォトリソグラフィーとドライエッチングプロセスにより図４の様なＰＮ接合ダイオード構造素子を製作した。製作した前記構造素子の電流−電圧特性を図８に示す。典型的なＰＮ接合ダイオードに見られる整流特性が得られ、順バイアスの立ちあがりは、約２Ｖであった。この値はＣｕ２Ｏのバンドギャップ（約２．０Ｖ）と良く一致する。 図９に示す様にＰ型半導体酸化物薄膜、Ｎ型半導体酸化物薄膜ともにアモルファスの膜でも特性確認したが、ダイオードとしては、なだらかな整流特性であり、順バイアスの立ち上がり電圧は、１Ｖから２Ｖの間で測定毎に不安定であった。
［実施例３］
前記実施例１において、Ｐｔ（００１）からなる金属薄膜上にＮ型酸化膜半導体としてＣａＭｎ９５Ｚｎ５Ｏ３、を５０ｎｍの厚さに形成して、更にその上層にＳｎＯ（００１）を５０ｎｍの厚さに形成し、ＳｎＯ（００１）／ＣａＭｎ９５Ｚｎ５Ｏ３（００１）／Ｐｔ（００１）／Ｙ２Ｏ３（１００）／ＺｒＯ２（００１）／Ｓｉ（１００）の積層薄膜を得た。ただし、ＣａＭｎ９５Ｚｎ５Ｏ３、ＳｎＯ形成時の基板温度は、４００〜９００℃で行った。積層薄膜を図２に示す様なＸ線回折装置を使用しθ／２θ法を用いてＸ線回折測定を行った。積層薄膜のＸ線回折データを、それぞれ図９及び表７に示す。Ｘ線回折よりＣａＭｎ９５Ｚｎ５Ｏ３及びＳｎＯ薄膜はＣ軸単一配向膜であることがわかる。
Figure 2013219332
表７において、Ｐｔ（２００）反射のロッキングカーブの半値幅は０．２９°、ＣａＭｎ９５Ｚｎ５Ｏ３（００２）、ＳｎＯ（００２）反射のロッキングカーブの半値幅は、それぞれ０．５５°、０．５８°であり、配向性に優れていることが確認された。
積層できた基板を図２に示す様なＸ線回折装置でインプレーン測定を行い基板の単結晶方位の面内成分と各レイヤー結晶方位の面内成分の回転角の測定を行い、Ｓｉ基板の結晶方位の面内成分（４００）面、Ｐｔ（２００）面、ＣａＭｎ９５Ｚｎ５Ｏ３（２００）面、及びＳｎＯ（２００）の結晶方位の面内成分の回転角の差異が、０．０９２°である事が確認されている。
形成された積層薄膜からフォトリソグラフィーとドライエッチングプロセスにより図４の様なＰＮ接合ダイオード構造素子を製作した。製作した前記構造素子の図１０に製作した素子の電流−電圧特性を示す。典型的なＰＮ接合ダイオードに見られる整流特性が得られ、順バイアスの立ちあがりは、約２．１Ｖであった。この値はＣｕ２Ｏのバンドギャップ（約２．２Ｖ）と良く一致する。 図１０に示す様にＰ型半導体酸化物薄膜、Ｎ型半導体酸化物薄膜ともにアモルファスの膜でも特性確認したが、ダイオードとしては、なだらかな整流特性であり、順バイアスの立ち上がり電圧は、１Ｖから２Ｖの間で測定毎に不安定であった。
［実施例４］
前記実施例１、３でＳｉ（１００）単結晶基板上に、ＺｒＯ２薄膜、Ｙ２Ｏ３薄膜、Ｐｔ薄膜、Ｎ型酸化膜半導体、それぞれ、ＳｒＴｉ８０Ｎｂ２０Ｏ３とＣａＭｎ９５Ｚｎ５Ｏ３、まで成膜したＳｉ単結晶基板上の積層薄膜上に接着樹脂膜をスピンコートにより塗布する。
その後、Ｓｉ単結晶基板と等しい大きさのAl2O3基板をＳｉ単結晶基板上のＮ型酸化膜半導体と対向するように重ね合わせ、加圧しながら熱硬化法により接着し、図１１の様な積層体を作成する。接着膜の形成には、熱硬化法の他に、常温硬化型の接着剤を用いる方法や熱溶融型の接着剤等が用いられてもよく、接着膜が、例えば紫外線（ＵＶ）硬化型のエポキシ樹脂である場合には、紫外線照射により接着する方法が好ましい。更に、工程において位置合わせが必要な場合は、熱硬化・紫外線硬化併用型接着剤の使用も好ましい。
次に、Al2O3基板を最下層とした場合の最上層のＳｉ単結晶基板を反応性イオンエッチング法（ＲＩＥ法）を用いて除去する。Ｓｉ単結晶基板の除去には、フッ硝酸によるウェットエッチング、前段階の粗削りとして砥石研削（バーチカル）やコロイダルシリカ（ＣＭＰ）によるポリッシングや、軟質金属定盤（ズズ定盤など）を使ったダイヤスラリーによるポリッシングにより基板除去をすることでも可能である。その後、ＲＩＥ法によって、バッファ膜ＺｒＯ２薄膜、Ｙ２Ｏ３薄膜をエッチングする。これにより、Al2O3基板上を最下層とし、接着層、Ｎ型酸化膜半導体層、最上層がＰｔ薄膜電極層の状態となる。
次にＰｔ薄膜電極層上にフォトリソグラフィー技術にて、３インチAl2O3基板上の４ｍｍＸ２０ｍｍの短冊面積内毎に熱電特性測定用に短冊端電極と１ｍｍの円パターンを短冊中央より短冊内シンメトリーに４ｍｍ離れた位置に２点、８ｍｍ離れた位置関係でレジスト形成する。
その後、このレジストパターンをマスクとしてマスクされていない領域を接着層が露出するまでＲＩＥ法を用いてエッチングし、レジストパターンを除去し、１ｍｍＰｔ円電極群を形成する。
次に、積層体上のＮ型酸化膜半導体所望の４ｍｍＸ２０ｍｍ形状に加工（パターニング）する。この工程でも、まずフォトリソグラフィー及びエッチング技術を用い４ｍｍＸ２０ｍｍ形状のレジストパターンを形成する。その後、このレジストパターンをマスクとしてマスクされていない領域を接着層が露出するまで、ＲＩＥ法を用いてエッチングし、レジストパターンを除去し、Ｎ型酸化膜半導体層を電気的に４ｍｍＸ２０ｍｍの面内形状に個片化し図１３の様な積層体を形成する。
次に、形成したAl2O3基板上の４ｍｍｘ２０ｍｍ角に個片化されているＮ型酸化膜半導体層のゼーベック係数の測定を行う。図１４の様に、Al2O3基板を加熱炉内に入れ所定の温度５０℃に加熱保持し、４ｍｍｘ２０ｍｍ角の長片端側両端に形成したＰｔ電極にブロックヒーターを短冊端Ｐｔ電極に接地してセットし、片側のブロックヒーターを加熱し、短冊試料に温度勾配をつける。ゼーベック係数の測定は、試料面に作成した１ｍｍ電極に押し当てた熱電対の片側同一素線間の熱起電力ｄＥを測定して求める。電気抵抗測定は直流４端子法で、一定電流Ｉを試料両端に印加して熱電対の同じ素線間の電圧降下ｄＶを測定して、リード線間の熱起電力を除いて求めるとする。
測定結果を、表８に示す。データは、Ｎ型酸化膜半導体、それぞれ、ＳｒＴｉ８０Ｎｂ２０Ｏ３とＣａＭｎ９５Ｚｎ５Ｏ３、が、良好な熱電特性を有していることを示している。
［実施例５］
前記実施例１、３でＳｉ（１００）単結晶基板上に、ＺｒＯ２薄膜、Ｙ２Ｏ３薄膜、Ｐｔ薄膜、Ｎ型酸化膜半導体、Ｐ型半導体、それぞれＮｉ９０Ｌｉ１０Ｏ、Ｃｕ２Ｏ、ＳｎＯ、まで成膜したＳｉ単結晶基板上の積層薄膜上に接着樹脂膜をスピンコートにより塗布する。
その後、実施例４と同様にＳｉ単結晶基板と等しい大きさのAl2O3基板をＳｉ単結晶基板上のＰ型酸化膜半導体と対向するように重ね合わせ、加圧しながら熱硬化法により接着し図１２の様な積層体を作成する。
次に、Al2O3基板を最下層とした場合の最上層のＳｉ単結晶基板を反応性イオンエッチング法（ＲＩＥ法）を用いて除去する。その後、ＲＩＥ法によって、バッファ膜、ＺｒＯ２薄膜、Ｙ２Ｏ３薄膜、Ｎ型酸化膜半導体をエッチングする。これにより、Al2O3基板上を最下層とし、接着層、最上層がＰ型酸化膜半導体層の状態となる。
次に、蒸着にてＰ型酸化膜半導体層の上にＰｔを５００Å〜１０００Å成膜する。
次にＰｔ薄膜電極層上にフォトリソグラフィー技術にて、３インチAl2O3基板上の４ｍｍＸ２０ｍｍの短冊面積内毎に熱電特性測定用に１ｍｍの円パターンを短冊中央より短冊内シンメトリーに４ｍｍ離れた位置に２点、８ｍｍ離れた位置関係でレジスト形成する。
その後、このレジストパターンをマスクとしてマスクされていない領域を接着層が露出するまでＲＩＥ法を用いてエッチングし、レジストパターンを除去し、１ｍｍＰｔ円電極群を形成する。
次に、積層体上のＰ型酸化膜半導体所望の４ｍｍＸ２０ｍｍ形状に加工（パターニング）する。この工程でも、まずフォトリソグラフィー及びエッチング技術を用い４ｍｍＸ２０ｍｍ形状のレジストパターンを形成する。その後、このレジストパターンをマスクとしてマスクされていない領域を接着層が露出するまで、ＲＩＥ法を用いてエッチングし、レジストパターンを除去し、Ｐ型酸化膜半導体層を電気的に４ｍｍＸ２０ｍｍの面内形状に個片化し図１３の様な積層体を形成する。
次に、形成したAl2O3基板上の４ｍｍｘ２０ｍｍ角に個片化されているＰ型酸化膜半導体層のゼーベック係数の測定を行う。図１４の様に、Al2O3基板を加熱炉内に入れ所定の温度５０℃に加熱保持し、４ｍｍｘ２０ｍｍ角の長片端側両端に形成したＰｔ電極にブロックヒーターを短冊端Ｐｔ電極に接地してセットし、片側のブロックヒーターを加熱し、短冊試料に温度勾配をつける。ゼーベック係数の測定は、試料面に作成した１ｍｍ電極に押し当てた熱電対の片側同一素線間の熱起電力ｄＥを測定して求める。電気抵抗測定は直流４端子法で、一定電流Ｉを試料両端に印加して熱電対の同じ素線間の電圧降下ｄＶを測定して、リード線間の熱起電力を除いて求めるとする。
測定結果を、表８に示す。データは、Ｐ型酸化膜半導体、それぞれ、Ｎｉ９０Ｌｉ１０Ｏ、Ｃｕ２Ｏ、ＳｎＯ、が良好な熱電特性を有していることを示している。
Figure 2013219332
１ ヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜
２，２１，３７ 単結晶基板
３，２２，３６ バッファ層Ａ
４，２３，３５ バッファ層Ｂ
５，２４，３４ 下部金属薄膜
６，２５，３３ Ｎ型半導体酸化物薄膜
７，２６，３２ Ｐ型半導体酸化物薄膜
８，２７ 上部金属薄膜
１０ 単結晶基板上積層薄膜試料
１１ 入射Ｘ線
１２ 面内回転軸
１３ 回折Ｘ線
１４ 回折ピーク検出角度θχ
１５ 面内回転軸を面内回転動作させた角度φ
１６ アウトオブプレーン検出器
１７ インプレーン検出器
２０ 実施例におけるＮ型半導体酸化物／Ｐ型半導体酸化物接合ダイオードの素子構造を示す模式図
３０ アルミナ基板
３１ 接着層
３８ 蒸着電極

Claims (9)

  1. 単結晶基板上に形成されたＰＮ接合酸化物薄膜を有する積層薄膜であって、前記ＰＮ接合酸化物薄膜におけるＮ型半導体酸化物薄膜及びＰ型半導体酸化物薄膜が（００ｋ）で表されるＣ軸配向にエピタキシャル成長していることを特徴とするヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜。
  2. 前記ヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜は、単層もしくは複数層から成り、前記ヘテロエピタキシャルＰＮ接合酸化物薄膜の下地膜であって、エピタキシャル成長した、ＺｒＯ２及びＹ２Ｏ３を含むバッファー層を備え、前記ヘテロエピタキシャルＰＮ接合酸化物薄膜と前記バッファー層の間に形成され、エピタキシャル成長した、Ｐｔ、Ｉｒ、Ｐｄ、Ｒｕ、Ｒｈの少なくとも１種を含有する金属薄膜を備えていることを特徴とする請求項１に記載のヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜。
  3. 前記Ｎ型半導体酸化物薄膜は、一般式ＲＭＯ３で表されるペロブスカイト型化合物であってＲ及びＭ以外の金属Ｄをドープし、Ｒ（Ｍｘ，Ｄｙ）Ｏ３もしくは（Ｒｘ，Ｄｙ）ＭＯ３で表されるドープ処理ペロブスカイト型化合物であり、金属Ｄのドープ量を、ｘ＋ｙ＝１、０．０３≦ｙ≦０．３とすることで、前記Ｎ型半導体酸化物薄膜上に成膜されるＰ型半導体酸化物薄膜を（００ｋ）で表されるＣ軸配向にエピタキシャル成長させる様に制御されたことを特徴とする請求項１から２に記載のヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜。
  4. 前記一般式ＲＭＯ３で表されるペロブスカイト型化合物にＲ及びＭ以外の金属ＤをドープしＲ（Ｍｘ，Ｄｙ）Ｏ３もしくは（Ｒｘ，Ｄｙ）ＭＯ３で表されるドープ処理ペロブスカイト型化合物において、ＲはＢａ、Ｃａ、Ｆｅ、Ｋ、Ｌａ、Ｌｉ、Ｍｇ、Ｍｎ、Ｎａ、Ｓｒ及びＺｎからなる群より選択され、ＭはＣｏ、Ｆｅ、Ｈｆ、Ｌａ、Ｍｎ、Ｎｂ、Ｎｉ、Ｓｉ、Ｓｎ、Ｔａ、Ｔｉ及びＺｒからなる群より選択され、Ｄは、Ａｌ、Ｂａ、Ｃａ、Ｃｅ、Ｃｏ、Ｃｒ、Ｆｅ、Ｈｆ、Ｋ、Ｌａ、Ｍｇ、Ｍｎ、Ｎａ、Ｎｂ、Ｎｉ、Ｓｎ、Ｓｒ、Ｖ、Ｙ、Ｚｎ及びＺｒからなる群より選択されることを特徴とする請求項１から３に記載のヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜。
  5. 前記Ｐ型半導体酸化物薄膜は、ＳｎＯ、ＮｉＯ、Ｃｕ２Ｏ、からなる群より選択されることを特徴とする請求項１から４に記載のヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜。
  6. 前記ヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜において、Ｎ型半導体酸化物薄膜及びＰ型半導体酸化物薄膜の積層薄膜の配向面のＸ線回折により（００ｋ）で表されるＣ軸配向の反射ピーク強度の最高強度に対して、Ｃ軸配向以外の反射ピーク強度が１０％以下であることを特徴とする請求項１から５に記載のヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜。
  7. 前記ヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜において、Ｎ型半導体酸化物薄膜及びＰ型半導体酸化物薄膜の少なくとも一方が、Ｘ線回折により測定される（００ｋ）で表されるＣ軸配向面をロッキングカーブ評価した時の半値幅の最低値が０．８°以内であることを特徴とする請求項１から６に記載のヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜。
  8. 前記単結晶基板の面内面方位と前記Ｎ型半導体酸化物薄膜の面内面方位及び、前記Ｐ型半導体酸化物薄膜の面内面方位の回転角の差異が１°以内であることを特徴とする請求項１から７に記載のヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜。
  9. 前記単結晶基板は、Ｓｉ、ＭｇＯ、ＳｒＴｉＯ３、ＬｉＮｂＯ３からなる群より選択されることを特徴とする請求項１から８のいずれかに記載のヘテロエピタキシャルＰＮ接合酸化物薄膜を有する積層薄膜。
JP2013042073A 2012-03-14 2013-03-04 ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜 Expired - Fee Related JP6083262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013042073A JP6083262B2 (ja) 2012-03-14 2013-03-04 ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012057190 2012-03-14
JP2012057190 2012-03-14
JP2013042073A JP6083262B2 (ja) 2012-03-14 2013-03-04 ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜

Publications (2)

Publication Number Publication Date
JP2013219332A true JP2013219332A (ja) 2013-10-24
JP6083262B2 JP6083262B2 (ja) 2017-02-22

Family

ID=49156827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013042073A Expired - Fee Related JP6083262B2 (ja) 2012-03-14 2013-03-04 ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜

Country Status (2)

Country Link
US (1) US9257524B2 (ja)
JP (1) JP6083262B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104310972A (zh) * 2014-09-30 2015-01-28 苏州博利迈新材料科技有限公司 一种超导材料及其制备方法
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
JP2016047791A (ja) * 2014-08-28 2016-04-07 日本碍子株式会社 層状複水酸化物配向緻密板及びその製造方法
JP2017209839A (ja) * 2016-05-24 2017-11-30 Tdk株式会社 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法
WO2020204019A1 (ja) * 2019-04-03 2020-10-08 株式会社タムラ製作所 ショットキーダイオード

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014009992A (ja) * 2012-06-28 2014-01-20 Fujifilm Corp 放射線画像検出装置
US10068688B2 (en) * 2012-07-05 2018-09-04 University Of Houston System Superconducting article with compliant layers
CN104178730A (zh) * 2014-08-18 2014-12-03 中国科学院上海应用物理研究所 p型SnO薄膜及其p-n结二极管的制备方法
JP6528387B2 (ja) * 2014-11-05 2019-06-12 コニカミノルタ株式会社 シンチレータパネルおよび放射線検出器
JP6828293B2 (ja) * 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
CN106129107B (zh) * 2016-07-01 2019-07-09 电子科技大学 半导体结构、半导体组件及功率半导体器件
JP6810338B2 (ja) * 2016-08-10 2021-01-06 富士通株式会社 光化学電極及び水素発生装置
US11495670B2 (en) 2016-09-22 2022-11-08 Iqe Plc Integrated epitaxial metal electrodes
TWI764930B (zh) 2016-09-22 2022-05-21 英商Ｉｑｅ有限公司 集成外延金屬電極
US10418457B2 (en) 2016-09-22 2019-09-17 Iqe Plc Metal electrode with tunable work functions
CN106890645A (zh) * 2016-10-18 2017-06-27 浙江树人大学 一种钙钛矿氧化物掺杂TiO2光催化剂及其制备方法
US11342484B2 (en) 2020-05-11 2022-05-24 Silanna UV Technologies Pte Ltd Metal oxide semiconductor-based light emitting device
CN112038409A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 双异质结增强型金属氧化物场效应晶体管及制备方法
US11522103B1 (en) 2021-11-10 2022-12-06 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963991A (ja) * 1995-08-25 1997-03-07 Tdk Corp 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
JP2000256098A (ja) * 1999-03-10 2000-09-19 Tdk Corp 積層薄膜
JP2001080996A (ja) * 1999-09-09 2001-03-27 Fuji Xerox Co Ltd 薄膜構造体
JP2004179549A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp 圧電体デバイス、液体吐出ヘッド、強誘電体デバイス及び電子機器並びにこれらの製造方法
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法
JP2007019460A (ja) * 2005-06-08 2007-01-25 Masanobu Isaki 酸化物薄膜太陽電池
JP2008034641A (ja) * 2006-07-28 2008-02-14 Sharp Corp 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置
JP2008159760A (ja) * 2006-12-22 2008-07-10 Sharp Corp 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置
JP2009224136A (ja) * 2008-03-14 2009-10-01 Tdk Corp 発光素子
WO2011065185A1 (ja) * 2009-11-27 2011-06-03 富士通株式会社 熱電変換モジュール及びその製造方法
WO2012014628A1 (ja) * 2010-07-30 2012-02-02 株式会社日立製作所 酸化物半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
JP3850605B2 (ja) * 1999-10-29 2006-11-29 文雄 岡田 固相エキシマデバイス及びその製造方法
JP4164563B2 (ja) 2002-09-24 2008-10-15 独立行政法人科学技術振興機構 酸化物半導体ｐｎ接合デバイス及びその製造方法
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
KR101166801B1 (ko) * 2011-01-06 2012-07-26 에스케이하이닉스 주식회사 스위칭소자 및 이를 구비한 반도체 메모리 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963991A (ja) * 1995-08-25 1997-03-07 Tdk Corp 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
JP2000256098A (ja) * 1999-03-10 2000-09-19 Tdk Corp 積層薄膜
JP2001080996A (ja) * 1999-09-09 2001-03-27 Fuji Xerox Co Ltd 薄膜構造体
JP2004179549A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp 圧電体デバイス、液体吐出ヘッド、強誘電体デバイス及び電子機器並びにこれらの製造方法
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法
JP2007019460A (ja) * 2005-06-08 2007-01-25 Masanobu Isaki 酸化物薄膜太陽電池
JP2008034641A (ja) * 2006-07-28 2008-02-14 Sharp Corp 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置
JP2008159760A (ja) * 2006-12-22 2008-07-10 Sharp Corp 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置
JP2009224136A (ja) * 2008-03-14 2009-10-01 Tdk Corp 発光素子
WO2011065185A1 (ja) * 2009-11-27 2011-06-03 富士通株式会社 熱電変換モジュール及びその製造方法
WO2012014628A1 (ja) * 2010-07-30 2012-02-02 株式会社日立製作所 酸化物半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHOJI OKAMOTO, 外5名: "Epitaxial Pt Films with Different Orientations Grown on (100)Si Substrates by RF Magnetron Sputterin", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. Vol. 44, No. 7A, JPN6016042377, 8 July 2005 (2005-07-08), pages 5102 - 5106, ISSN: 0003434297 *
YOSHIFUMI NAKASHIMA, 外2名: "Processing of highly oriented (K,Na)NbO3 thin films using a tailored metal-alkoxide precursor soluti", JOURNAL OF THE EUROPEAN CERAMIC SOCIETY, vol. 31, JPN6016042379, 17 May 2011 (2011-05-17), pages 2497 - 2503, ISSN: 0003434298 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
JP2016047791A (ja) * 2014-08-28 2016-04-07 日本碍子株式会社 層状複水酸化物配向緻密板及びその製造方法
CN104310972A (zh) * 2014-09-30 2015-01-28 苏州博利迈新材料科技有限公司 一种超导材料及其制备方法
JP2017209839A (ja) * 2016-05-24 2017-11-30 Tdk株式会社 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法
WO2020204019A1 (ja) * 2019-04-03 2020-10-08 株式会社タムラ製作所 ショットキーダイオード
JP2020170787A (ja) * 2019-04-03 2020-10-15 株式会社タムラ製作所 ショットキーダイオード
JP7385857B2 (ja) 2019-04-03 2023-11-24 株式会社タムラ製作所 ショットキーダイオード

Also Published As

Publication number Publication date
JP6083262B2 (ja) 2017-02-22
US9257524B2 (en) 2016-02-09
US20130240874A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
JP6083262B2 (ja) ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
CN100573822C (zh) 衬底及其制备方法以及半导体器件及其制备方法
JP3813740B2 (ja) 電子デバイス用基板
JP5853753B2 (ja) ペロブスカイト機能積層膜
TWI229373B (en) Electronic device substrate structure and electronic device
JP4784609B2 (ja) 電子デバイス用基板
JP6803232B2 (ja) 新規な積層体
TW202203473A (zh) 用於功率及rf應用的工程基板結構
US20060208257A1 (en) Method for low-temperature, hetero-epitaxial growth of thin film cSi on amorphous and multi-crystalline substrates and c-Si devices on amorphous, multi-crystalline, and crystalline substrates
JP4183787B2 (ja) 電子デバイス用基板の製造方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
CN105762197B (zh) 基于铌镁酸铅钛酸铅单晶的半导体铁电场效应异质结构及其制备方法和应用
JP6975530B2 (ja) 半導体素子及びそれを用いた電気機器
JP2013539234A (ja) 改良されたｐ−ｎヘテロ接合を有する亜酸化銅半導体を含むマイクロエレクトロニクス構造
JP6152548B2 (ja) 酸化ガリウム基板及びその製造方法
JP6232853B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
TWI769929B (zh) 半導體元件及使用其之電氣機器
Molaei et al. Thin film epitaxy and near bulk semiconductor to metal transition in VO2/NiO/YSZ/Si (001) heterostructures
May et al. Enhanced uniformity of III-nitride nanowire arrays on bulk metallic glass and nanocrystalline substrates
TW201241874A (en) Composite substrate with protection film and method of manufacturing semiconductor device
US8377718B2 (en) Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
Ning et al. Selective area epitaxy of complex oxide heterostructures on Si by oxide hard mask lift-off
JPWO2017221863A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
Kaur GOX 2023 Session MD-TuP: Material and Device Processing and Fabrication Techniques Poster Session II
JP2017082317A (ja) 新規な積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170109

R150 Certificate of patent or registration of utility model

Ref document number: 6083262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees