JPWO2017221863A1 - Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス - Google Patents

Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス Download PDF

Info

Publication number
JPWO2017221863A1
JPWO2017221863A1 JP2018524067A JP2018524067A JPWO2017221863A1 JP WO2017221863 A1 JPWO2017221863 A1 JP WO2017221863A1 JP 2018524067 A JP2018524067 A JP 2018524067A JP 2018524067 A JP2018524067 A JP 2018524067A JP WO2017221863 A1 JPWO2017221863 A1 JP WO2017221863A1
Authority
JP
Japan
Prior art keywords
type
contact layer
layer
group iii
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018524067A
Other languages
English (en)
Other versions
JP6934473B2 (ja
Inventor
熊谷　義直
義直 熊谷
尚 村上
尚 村上
亨 木下
亨 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of JPWO2017221863A1 publication Critical patent/JPWO2017221863A1/ja
Application granted granted Critical
Publication of JP6934473B2 publication Critical patent/JP6934473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

単結晶ｎ型ＡｌxＧａ1-xＮ（０．７≦Ｘ≦１．０）と、電極を備えたＩＩＩ族窒化物積層体であって、単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）と、電極との間に、（ＡｌYＧａ1-Y）2Ｏ3（０．０≦Ｙ＜０．３）からなるｎ型コンタクト層が設けられたことを特徴とするＩＩＩ族窒化物積層体を提供する。さらに前記ＩＩＩ族窒化物積層体を備えた縦型半導体デバイスを提供する。

Description

本発明は、発光ダイオードなどの半導体デバイスに適用できるＩＩＩ族窒化物積層構造であって、電極とｎ型ＩＩＩ族窒化物層との間にｎ型コンタクト層を備えたＩＩＩ族窒化物からなる積層構造体、及び該積層体を備えた縦型半導体デバイスに関する。
Ａｌ組成の高いＡｌXＧａ1-XＮ系ＩＩＩ族窒化物半導体は、ワイドバンドギャップ半導体として一般的に知られているＧａＮやＳｉＣに比べて、さらに大きなバンドギャップエネルギーを持っていることから、深紫外発光素子や従来よりも高い耐電圧特性を有する電子デバイスなど、種々の半導体デバイスへの応用が期待されている。
このような半導体デバイスを作製する上で、Ａｌ組成の高いＡｌXＧａ1-XＮ半導体層と電極との接触抵抗を低減し良好なオーミック特性を得る技術は、デバイス内での電力損失やそれに伴い発生するジュール熱を低減する観点から、非常に重要となる。しかしながら、Ａｌ組成の増加に伴って良好なオーミック特性を得ることが困難になるため、Ａｌ組成の高いｎ型ＡｌXＧａ1-XＮ半導体層へのオーミック電極を形成する手段として、電極材料およびその形成方法やｎ型ＡｌXＧａ1-XＮ半導体層を含むコンタクト層の構造に関して多数の検討がなされてきた。例えば特許文献１では、ｎ型ＡｌＧａＮ層上に、Ｔｉ、Ｖ、Ｔａからなる第一の電極金属を形成後に所定の温度で熱処理を行い、更に、第一の電極金属上に、高導電性金属を含む第二の電極金属を形成する方法が提案されている。また、別の手段として、特許文献２および３では、電極が形成される表面に、Ａｌ組成の低いｎ型ＡｌＧａＮ層をコンタクト層として形成することによって接触抵抗を低減する構造が提案されている。
特許５６７０３４９号 特許５３５２２４８号 特許５５９４５３０号
しかしながら、特許文献１で開示された方法に従って電極を形成した場合、ｎ型ＡｌXＧａ1-XＮのＡｌ組成が０．７以上の場合、特にＡｌ組成が１．０であるｎ型ＡｌＮとのオーミック電極を形成する場合には、半導体層のｎ型導電性の低下が著しく、さらにｎ型ＡｌXＧａ1-XＮ表面に形成される酸化層などのダメージ層が形成されやすくなり、その結果、Ａｌ組成が０．５程度の場合と比べて、電極とｎ型ＡｌXＧａ1-XＮ間の抵抗が大きくなってしまい、ショットキーバリアが形成される場合があるという課題があった。
また、特許文献２および３に開示された構造を採用する場合、以下の方法によって電極を形成する必要がある。すなわち、先ず半導体層上にマスク材料を形成した後、電極が形成される箇所にフォトリソグラフィーによって開口部を設ける。次に、開口部に選択的にｎ型ＡｌＧａＮ層からなるコンタクト層を結晶成長させた後に、マスク材料を除去する。最後に、コンタクト層上に電極を形成する。この場合、電極と直接接触するｎ型ＡｌＧａＮ層のＡｌ組成を低くすることが可能なため、良好な電極特性は得られるが、上述の通り、一般的な電極形成プロセスと比べて、電極形成プロセスが非常に煩雑になってしまうという課題があった。また、紫外発光ダイオードに適用する場合、コンタクト層のＡｌ組成が低いため、発光層から放射される紫外光がコンタクト層で吸収されてしまい、その結果、発光効率が減少するなどの特性低下が起こることも課題として挙げられる。
従って、本発明は、このような課題を鑑みてなされたものであり、Ａｌ組成の高いｎ型ＡｌXＧａ1-XＮと電極との接触抵抗を低減された良好な電極特性を有するＩＩＩ族窒化物積層体を得ることを目的とする。
本発明者らは、上記課題を解決するため、鋭意検討をおこなった。そこで、Ａｌ組成の高いｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）と電極との間に、紫外光透過性の良好なワイドバンドギャップ材料であり、かつ高い導電特性を有する半導体材料をコンタクト層として設ける構造に思い至り、従来、主に基板材料として用いられてきたＧａ2Ｏ3層系材料をコンタクト層として設けた積層構造を作製することによって、電極間のショットキーバリアを低減し、良好なコンタクト特性が得られることを見出し、本発明を完成するに至った。
すなわち、第一の本発明は、単結晶ｎ型ＡｌxＧａ1-xＮ（０．７≦Ｘ≦１．０）と、電極を備えたＩＩＩ族窒化物積層体であって、単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）と、電極との間に、（ＡｌYＧａ1-Y）2Ｏ3（０．０≦Ｙ＜０．３）からなるｎ型コンタクト層が設けられたことを特徴とするＩＩＩ族窒化物積層体である。
上記本発明のＩＩＩ族窒化物積層体は以下の態様が好適に採り得る。
１）前記ｎ型コンタクト層が、Ｓｉ、Ｓｎから選ばれる少なくとも一種のｎ型ドーパントを含み、該ｎ型ドーパント濃度が１０18〜１０21ｃｍ-3であること。
２）前記ｎ型コンタクト層が、単結晶もしくは多結晶であること。
３）前記単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）がｎ型ＡｌＮであること。
４）前記電極が形成される単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）表面が窒素極性面であること。
さらに第二の本発明は、上述したＩＩＩ族窒化物積層体を備えた縦型半導体デバイスである。
本発明によれば、Ａｌ組成の高い単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）と電極との間の抵抗を低減することが可能となる。その結果、例えば、本発明のＩＩＩ族窒化物積体を備えた、２８０ｎｍ以下の紫外発光素子などの縦型半導体デバイスにおける発光素子の動作電圧を低減することが可能となる。さらにまた、ｎ型ＡｌＮ基板を用いた紫外発光素子に適用する場合には、ｎ型ＡｌＮ基板の発光素子層が形成される面とは反対側に、本発明のＩＩＩ族窒化物積層体を作製することによって、動作電圧の低い縦型の紫外発光素子を作製することが可能となる。
本発明のＩＩＩ族窒化物積層体を備えた縦型半導体デバイスの一例を示す模式断面図である。 本発明のＩＩＩ族窒化物積層体を備えた縦型半導体デバイスの他の一例を示す模式断面図である。
本発明のＩＩＩ族窒化物積層体は、単結晶ｎ型ＡｌxＧａ1-xＮ（０．７≦Ｘ≦１．０）と、電極を備えた積層体であって、単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）と、電極との間に、（ＡｌYＧａ1-Y）2Ｏ3（０．０≦Ｙ＜０．３）からなるｎ型コンタクト層が設けられたことが特徴である。上記構造を有するものであれば、その形状は特に制限されるものではなく、単結晶ｎ型ＡｌXＧａ1-XＮ自体が基板となっていても良く、あるいは、基板上に単結晶ｎ型ＡｌXＧａ1-XＮ層が形成された積層構造であってもよい。単結晶ｎ型ＡｌXＧａ1-XＮ層が形成された積層構造とする場合、単結晶ｎ型ＡｌXＧａ1-XＮ層は基板上に直接形成されていてもよいし、基板と単結晶ｎ型ＡｌXＧａ1-XＮ層の間にバッファ層などを挿入した多層構造とすることもできる。以下本発明のＩＩＩ族窒化物積層体の各層について説明する。
（単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０））
本発明における単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）は、単結晶からなるｎ型半導体である。
前記のとおり単結晶ｎ型ＡｌXＧａ1-XＮ層が形成された積層構造とする場合における単結晶ｎ型ＡｌXＧａ1-XＮ層の厚みは特に制限されるものではないが、通常０．１〜１０μｍの範囲である。使用する基板材料には、サファイア、ＳｉＣ、ＡｌＮなどの公知の単結晶基板材料を用いることができるが、単結晶ｎ型ＡｌXＧａ1-XＮ層中の結晶欠陥（転位）の形成を抑制するためには、ｎ型ＡｌXＧａ1-XＮ層との格子定数差が小さいＡｌＮを用いることが好ましい。
また、単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）層のＡｌ組成（Ｘ）は特に制限されるものではなく、本発明の範囲内において設計に応じて適宜決定すればよい。本発明のＩＩＩ族窒化物積層体は、上述のＡｌ組成が高い範囲で高い効果を得ることができる。Ａｌ組成（Ｘ）が本発明の下限値以下の場合においても、本発明の構造を用いて良好なコンタクト特性を得ることはできるが、Ｘ＜０．７の場合は、例えば特許文献１で開示された方法によって良好な電極特性を得ることが容易となるため、本発明のｎ型コンタクト層を形成することによる効果が得られにくく、かつ電極形成プロセスが煩雑になることがデメリットとなる。
単結晶ｎ型ＡｌXＧａ1-XＮからなる単結晶基板の場合も、Ａｌ組成（Ｘ）は特に制限されるものではないが、生産性や基板内での組成不均一が発生しないなどの観点からＡｌＮ（Ｘ＝１）であることが好ましい。また基板の厚みも、特に制限されるものではなく、所望の用途、設計に応じて適宜決定すればよいが、基板としての自立性などを考慮すると、２０〜１０００μｍである。
上記単結晶ｎ型ＡｌXＧａ1-XＮ層、もしくはｎ型ＡｌXＧａ1-XＮ基板中の転位密度は、特に制限されるものではないが、本発明のＩＩＩ族窒化物積層体を設けた半導体デバイスの特性および信頼性の低下を抑制するためには、好ましくは１０8ｃｍ-2以下であって、さらに好ましくは１０6ｃｍ-2以下、最も好ましくは１０4ｃｍ-2以下である。転位密度の好適な下限値は０ｃｍ-2であるが、分析精度や工業的な製品品質の限界を考慮すると１０2ｃｍ-2である。転位密度の測定は、透過型電子顕微鏡による観察（ＴＥＭ）、又は簡易的にアルカリ溶液に浸漬した後のエッチピット密度の観察により行うことができる。
本発明の単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）は、ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）中にｎ型ドーパントを含むｎ型半導体であって、ｎ型ドーパントにはＳｉ、Ｇｅ、Ｏなどの公知のｎ型ドーパントを制限なく使用することができるが、ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）中のイオン化エネルギーの小さいＳｉを用いることが好ましい。ｎ型ドーパント濃度は、特に制限されるものではなく、目的に応じて適宜決定すればよいが、ｎ型ドーパント濃度が１×１０18ｃｍ-3以下の場合は、ｎ型導電性が低下するため界面での抵抗が高くなる傾向があり、一方、５×１０19ｃｍ-3以上の場合は、ｎ型ドーパントを補償する欠陥や不純物の混入によってｎ型導電性が低下する傾向にあることから、電極およびｎ型コンタクト層との抵抗値を低減するためには、ｎ型ドーパント濃度は、１×１０18〜１×１０20ｃｍ-3であることが好ましく、更に好ましくは５×１０18〜５×１０19ｃｍ-3である。
上記単結晶ｎ型ＡｌXＧａ1-XＮは、上記範囲内のｎ型ドーパント濃度であって、膜厚方向において濃度の異なる複数の層から形成されていてもよい。なお、ｎ型ドーパント濃度の測定は、２次イオン質量分析法（ＳＩＭＳ）などの公知の技術によって行うことができる。また、ｎ型導電性は公知のホール効果測定、ＣＶ測定などにより測定することができる。
ｎ型コンタクト層および電極が形成される単結晶ｎ型ＡｌXＧａ1-XＮ層、もしくはｎ型ＡｌXＧａ1-XＮ基板表面の面方位は、設計に応じて適宜決定すればよい。一般的に、ＩＩＩ族窒化物からなる半導体デバイスは、基板上にＣ面が露出するように結晶が積層された構造である。この場合、ｎ型コンタクト層および電極が形成されるｎ型ＡｌXＧａ1-XＮ表面の面方位はＣ面（ＩＩＩ族極性面）か、あるいは−Ｃ面（窒素極性面）の何れかとなる。半導体デバイス層が形成される側と同じ側に電極が形成されるフリップチップ構造の場合は、ｎ型ＡｌXＧａ1-XＮの面方位はＣ面（ＩＩＩ族極性面）となる。また、単結晶ｎ型ＡｌXＧａ1-XＮ基板を用いる場合には、−Ｃ面（窒素極性面）上にｎ型コンタクト層および電極を形成することによって、縦型半導体デバイスを作製することが可能になる。
本発明の単結晶ｎ型ＡｌXＧａ1-XＮは、公知の単結晶成長手法、例えば、有機金属気相成長（ＭＯＣＶＤ）法、分子線エピタキシー（ＭＢＥ）法、ハイドライド気層成長（ＨＶＰＥ）法、昇華法、物理気層輸送（ＰＶＴ）法を用いて製造することができる。これらの結晶成長手法は、所望とする厚みや形状によって好適な手法を適宜選択すればよい。基板上に単結晶ｎ型ＡｌXＧａ1-XＮ層を形成する場合には、高品質な薄膜単結晶が得られやすいＭＯＣＶＤ法、ＭＢＥ法を用いることが好ましく、中でも生産性に優れたＭＯＣＶＤ法を用いることが最も好ましい。一方、ｎ型単結晶ＡｌXＧａ1-XＮ基板を製造する場合には、バルク成長に適した、ハイドライド気層成長（ＨＶＰＥ）法、昇華法、物理気層輸送（ＰＶＴ）法を選択することが好ましく、中でも、単結晶ｎ型ＡｌXＧａ1-XＮ基板中のｎ型ドーパント濃度の制御性が良好なＨＶＰＥ法を用いることが好ましい。
（ｎ型コンタクト層）
本発明のｎ型コンタクト層は、ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）上に直接形成された（ＡｌYＧａ1-Y）2Ｏ3（０．０≦Ｙ＜０．３）からなる層である。一般的に、ＺｎＯやＧａ2Ｏ3（本発明のｎ型コンタクト層におけるＹ＝０のｎ型コンタクト層に相当）などの酸化物半導体は、半導体層中に形成される酸素欠陥によって弱いｎ型導電性を示し、ドナー不純物をドーピングすることによってｎ型導電性が向上することが知られている。本発明のｎ型コンタクト層では、ドナー不純物としてＳｉもしくはＳｎから選ばれる少なくとも一種のｎ型ドーパントを、ｎ型コンタクト層中に１０18〜１０21ｃｍ-3の範囲で含んでいることが好ましく、さらに好ましくは１０19〜５×１０20ｃｍ-3である。ｎ型コンタクト層中の不純物濃度は、ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）と同様にＳＩＭＳなどの公知の技術によって測定することができる。
ｎ型コンタクト層のＡｌ組成（Ｙ）は、特に限定されるものではなく、本発明で定める範囲で、設計に応じて適宜決定すればよい。ｎ型コンタクト層のＡｌ組成（Ｙ）が０の場合、すなわちｎ型コンタクト層がＧａ2Ｏ3の場合、バンドギャップは最少の４．８ｅＶ程度であり、原理的に、導電性は最も高くなり電極との良好なコンタクト特性が得られやすくなる。そして、Ａｌ組成が高くなるにつれてバンドギャップは大きくなり、それに伴ってコンタクト層の抵抗値は増加し、結果として電極とのコンタクト特性も悪化する傾向にある。すなわち、電極とのコンタクト特性のみに着目した場合、Ａｌ組成の小さいｎ型コンタクト層を用いることが好ましい。
一方で、ｎ型コンタクト層の光透過性に着目すると、Ａｌ組成の増加に伴ってバンドギャップが大きくなるため、より短波長の光に対しても透明になる。その結果、本発明のＩＩＩ族窒化物積層体を、例えば紫外発光ダイオードに適用する場合、透明コンタクト層として使用することができるなど、設計の自由度が向上するメリットがある。上述の通り、Ｇａ2Ｏ3のバンドギャップは４．８ｅＶ程度であり、概ね波長２６０ｎｍ以下の光を吸収するのに対し、Ａｌ組成の増加とともに、より短波長の光まで透過することができるようになる。例えばＡｌ組成（Ｙ）が０．２の場合のバンドギャップは５．５ｅＶ程度となり、２３０ｎｍまで透過性を維持することが可能になる。
このように、ｎ型コンタクト層のＡｌ組成は、導電性と紫外光透過性のトレードオフの関係性を有しているが、実用的な発光素子の発光波長を考慮すると、Ａｌ組成（Ｙ）は、０≦Ｙ＜０．２５であって、より好ましくは０≦Ｙ＜０．２である。
また、本発明のｎ型コンタクト層は、導電性を高める目的において、結晶質、すなわち単結晶もしくは多結晶であることが好ましい。ｎ型コンタクト層が結晶質であることによって、ｎ型コンタクト層中での電子の散乱が抑制され、その結果、高い導電性を実現することができる。また、Ｇａ2Ｏ3およびＡｌ2Ｏ3は、アルファ、ベータ、ガンマ、デルタ、イプシロンなど複数の結晶構造を取り得ることが知られているが、結晶構造については特に限定されるものではなく、本発明の効果が得られる範囲において、ｎ型コンタクト層は単一の結晶構造からなる層であってもよいし、複数の結晶構造から構成された層であってもよい。ｎ型コンタクト層の安定性を考慮すると、安定構造であるベータ層が主成分層であることが好ましく、ベータ層のみから構成されていることが最も好ましい。
また、ｎ型コンタクト層の膜厚は、特に限定されるものではないが、５〜１０００ｎｍの範囲とすることが好ましい。一般的に、電極と直接接触するコンタクト層厚が薄くなると、コンタクト層の光透過性は向上する一方で、電極特性は悪化する傾向にある。一方、上述の光透過性および生産性の観点から、コンタクト層の膜厚を１０００ｎｍ以下とすることが好ましい。
本発明のｎ型コンタクト層は、結晶質の酸化物を成膜可能な、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、ミストＣＶＤ法、パルスレーザー堆積（ＰＬＤ）法、スパッタリング法などの公知の堆積手法によって形成することができる。ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法を用いる場合は、ＧａおよびＡｌ原料と酸素原料をキャリアガスとともにｎ型ＡｌXＧａ1-XＮ上に供給し、ｎ型コンタクト層を成長させる。具体的な成長条件は、例えば、Ｊ．Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．４４，ｐ．１３５７−１３６０（ＭＯＣＶＤ法）、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，Ｖｏｌ．３７８，ｐ．５９１−５９５（ＭＢＥ法）、Ｊａｐａｎｅｓｅ Ｊ．Ａｐｐｌ．Ｐｈｙｉｓ．，Ｖｏｌ．４７，ｐ．７３１１−７３１３（ミストＣＶＤ）、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，Ｖｏｌ．４０５，ｐ．１９−２２（ＨＶＰＥ法）に記載されている条件を参考にすればよい。また、ＰＬＤ法は、高真空化で、ｎ型コンタクト層と同組成、すなわち（ＡｌYＧａ1-Y）2Ｏ3（０．０≦Ｙ＜０．３）のセラミックターゲット材料にレーザーを照射し、セラミックターゲット材料を蒸発させてｎ型ＡｌXＧａ1-XＮ上にｎ型コンタクト層を堆積させる。スパッタリング法は、ＰＬＤ法と同様に、真空下において、ガスイオンをセラミックターゲット材料に衝突させ、叩き出されたセラミックターゲット材料によって、ｎ型コンタクト層を堆積する。ＰＬＤ法、およびスパッタリング法は、例えば、Ｐｈｙｓｉｃａ Ｓｔａｔｕｓ Ｓｏｌｉｄｉ（ａ），Ｖｏｌ．２２１，ｐ．３４−３９（ＰＬＤ法）、Ｊ．Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ Ｖｏｌ．７，ｐ．８９１−８９６（スパッタリング法）を参考にすればよい。なお、ＰＬＤ法、スパッタリング法に用いるターゲットには、ドーピングのためのＳｎ、Ｓｉを含んだターゲット材料を用いることもできる。
（電極）
本発明において、電極は、ｎ型コンタクト層との電極抵抗を低減できる材料であれば、公知の材料を制限なく使用することができる。例えば、特開２０１５−００２２９３に記載されたような、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物や、異なる２つの金属からなる２層構造（例えばＴｉ／Ａｌ、Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ、Ａｌ／Ａｕ、Ｎｉ／Ａｕ、Ａｕ／Ｎｉ）を用いることができる。このような電極は、真空蒸着法、スパッタリング法などの、公知の薄膜形成手法によって形成することができる。これらの電極は、ｎ型コンタクト層との電極抵抗を低減させる目的で、電極形成後にアニール処理を行うことが好ましい。アニール処理の雰囲気、温度は特に限定されるものではないが、例えば、特開２０１５−００２２９３に記載されているように、窒素雰囲気下で５００℃程度とすればよい。
次に、本発明のＩＩＩ族窒化物積層体を備えた縦型半導体デバイスについて説明する。
（ＩＩＩ族窒化物積層体を備えた縦型半導体デバイス）
以下、本発明のＩＩＩ族窒化物積層体を備えた縦型半導体デバイスについて図を用いて説明する。図１は、本発明のＩＩＩ族窒化物積層体を備えたフリップチップ型の発光ダイオードの模式断面図を示す。また、図２は、本発明のＩＩＩ族窒化物積層体を備えた縦型発光ダイオードの模式断面図を示す。
図１に示されるフリップチップ型の発光ダイオードは、基板４上に、ｎ型ＡｌXＧａ1-XＮ層３が形成されており、ｎ型ＡｌXＧａ1-XＮ層３の表面上の一部にｎ型コンタクト層２、および電極１が形成されている。この場合、ｎ型コンタクト層２が形成されるｎ型ＡｌXＧａ1-XＮ層３表面の面方位はＣ面（ＩＩＩ族極性面）となる。さらに、ｎ型ＡｌXＧａ1-XＮ層３の表面のｎ型コンタクト層が形成されていない領域には、活性層５、ｐ型層６、およびｐ電極７がこの順に形成されている。
図１に示す構造を作製する場合、先ず、基板４上にＭＯＣＶＤ法などによって、ｎ型ＡｌXＧａ1-XＮ層３、活性層５、ｐ型層６をこの順に成長させる。なお、基板４とｎ型ＡｌXＧａ1-XＮ層３の間に、ｎ型ＡｌXＧａ1-XＮ層３の結晶品質を高める、もしくは歪を制御する目的で、バッファ層を設けることもできる。次いで、ｎ型ＡｌXＧａ1-XＮ層３のｎ型コンタクト層が形成される領域を、公知のフォトリソグラフィーとドライエッチングによって露出させる。その後、露出した個所にｎ型コンタクト層を形成した後、電極１およびｐ電極７を形成する。
また、図２に示す縦型発光ダイオードの場合、ｎ型ＡｌXＧａ1-XＮ基板３上に、ｎ型層４、活性層５、ｐ型層６をこの順に成長した後、ｎ型ＡｌXＧａ1-XＮ基板３の裏面、すなわち−Ｃ面（窒素極性面）上ににｎ型コンタクト層２を堆積させる。その後、ｎ型コンタクト層２およびｐ型層６上に、それぞれ電極１、ｐ電極７を形成する。なお、図２では、ｎ型コンタクト層２上に一部に電極１が形成された例を示したが、ｎ型コンタクト層２は電極１と同様に、ｎ型ＡｌXＧａ1-XＮ基板３の一部に形成することもできる。
上記本発明の縦型半導体デバイスについて図を用いて説明したが、本発明はこれらに限定されるものではなく、本発明を逸脱しない範囲において、本発明のＩＩＩ族窒化物積層体を備えた他の構造の半導体デバイスなどへ応用することもできる。
以下、実施例および比較例をあげて本発明を詳しく説明するが、本発明はこれら実施例に限定されるものではない。
実施例１
ＰＶＴ法により作製されたφ２３ｍｍのＣ面ＡｌＮ単結晶基板を準備した。このＡｌＮ種基板は、オフ角度は０．０５〜０．５°であり、転位密度は１０4ｃｍ-2以下である。
次に、前記ＡｌＮ基板を、ＭＯＣＶＤ装置内のサセプター上に設置し、総流量１３ｓｌｍの水素と窒素の混合ガスを流しながら、１２００℃まで加熱し、結晶成長面のクリーニングを行った。次いで、基板温度を１０５０℃とし、トリメチルアルミニウム流量を３５μｍｏｌ／ｍｉｎ、トリメチルガリウム流量を３μｍｏｌ／ｍｉｎ、テトラエチルシラン流量を０．０３μｍｏｌ／ｍｉｎ、アンモニア流量を１．５ｓｌｍの条件で、ｎ型Ａｌ0.9Ｇａ0.1Ｎ層（ｎ型ＡｌXＧａ1-XＮ層）を１．０μｍ形成した。成長後の基板を複数の７×７ｍｍの正方形形状に切断した。
切断後の一つについて、セシウムイオンを１次イオンに用いたＳＩＭＳ分析を行い、Ｓｉ濃度の定量評価を行った。ｎ型Ａｌ0.9Ｇａ0.1Ｎ層中のＳｉ濃度は、１×１０19ｃｍ-3であった。さらに、同じ基板を、４５０℃に加熱した水酸化カリウムと水酸化ナトリウムの混合溶液に５ｍｉｎ浸漬した後、微分干渉顕微鏡によって、１００μｍ角の視野範囲で、任意の１０視野を観察し、エッチピット密度（転位密度）を観察した。算出されたエッチピット密度（転位密度）は８×１０4ｃｍ-2であった。また、別の基板については、ｎ型Ａｌ0.9Ｇａ0.1Ｎ層上に、真空蒸着法によって、７×７ｍｍ基板の四隅にＴｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（２０ｎｍ）／Ａｕ（５０ｎｍ）を形成し、窒素雰囲気中１０００℃の条件で熱処理を行った。この基板のホール効果測定を行った結果、室温における電子濃度および比抵抗は、２×１０17ｃｍ-3、０．９Ωｃｍであった。
次いで、切断後の二つを、ＨＶＰＥ装置のサセプター上に設置した。８５０℃に加熱した金属Ｇａと塩素ガスを反応させることによって得られる塩化ガリウムガス（供給分圧１×１０-3ａｔｍ）、酸素（供給分圧５×１０-3ａｔｍ）、四塩化ケイ素ガス（供給分圧１×１０-6ａｔｍ）を、窒素キャリアガスとともに、１０００℃に加熱した基板上に供給し、ｎ型Ａｌ0.9Ｇａ0.1Ｎ層上にＳｉをドーピングしたＧａ2Ｏ3（ｎ型コンタクト層）を形成した。ｎ型コンタクト層が形成された基板の一つについて、ＸＲＤω−２θ測定を行った。その結果、ｎ型コンタクト層が（−２０１）面に配向したベータ型Ｇａ2Ｏ3単結晶層であることを確認した。さらに、同じ基板を使用してＳＩＭＳ分析を行った結果、ｎ型コンタクト層中のＳｉ濃度は２×１０19ｃｍ-3であった。
次いで、真空蒸着法によって、ｎ型コンタクト層上に複数の３００×３００μｍのＴｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）（電極）を形成し、窒素雰囲気中５００℃の条件で熱処理を行った。その後、ＩＣＰエッチング装置によって、電極が形成されている以外のｎ型コンタクト層部分を、ｎ型Ａｌ0.9Ｇａ0.1Ｎ層が露出するまでエッチングした。
測定電圧−２０〜２０Ｖの範囲で電極間の電流―電圧測定を行い、電極とｎ型コンタクト層間のショットキーバリアを見積もった。ショットキーバリアは０．１Ｖ以下と見積もられた。
実施例２
実施例１のトリメチルガリウム流量を１１μｍｏｌ／ｍｉｎに変更し、ｎ型Ａｌ0.8Ｇａ0.2Ｎ層（ｎ型ＡｌXＧａ1-XＮ層）を１．０μｍ形成した以外は、実施例１と同様のプロセスで、ｎ型コンタクト層および電極を形成した。ｎ型Ａｌ0.8Ｇａ0.2Ｎ層中のＳｉ濃度およびエッチピット密度は実施例１と同等であった。また、ｎ型Ａｌ0.8Ｇａ0.2Ｎ層の電子濃度および比抵抗は、それぞれ２×１０18ｃｍ-3、０．０７Ωｃｍであった。また、測定電圧−２０〜２０Ｖの範囲で電極間の電流―電圧測定を行って見積もられたショットキーバリアは０．１Ｖ以下であった。
実施例３
実施例１で得られたｎ型Ａｌ0.9Ｇａ0.1Ｎ層（ｎ型ＡｌXＧａ1-XＮ層）が形成された７×７ｍｍの基板の二つを、ＨＶＰＥ装置のサセプター上に設置した。８５０℃に加熱した金属Ｇａと塩素ガスを反応させることによって得られる塩化ガリウムガス（供給分圧９×１０-4ａｔｍ）、５５０℃に加熱した金属Ａｌと塩化水素ガスを反応させることによって得られる塩化アルミニウムガス（供給分圧８×１０-5ａｔｍ）、酸素（供給分圧５×１０-3ａｔｍ）、四塩化ケイ素ガス（供給分圧１×１０-6ａｔｍ）を、窒素キャリアガスとともに、１０００℃に加熱した基板上に供給し、ｎ型Ａｌ0.9Ｇａ0.1Ｎ層上にＳｉをドーピングした（ＡｌYＧａ1-Y）2Ｏ3（ｎ型コンタクト層）を形成した。ｎ型コンタクト層が形成された基板の一つについて、ＸＲＤω−２θ測定を行った。その結果、ｎ型コンタクト層が（−２０１）面に配向したベータ型（Ａｌ0.1Ｇａ0.9）2Ｏ3単結晶層（Ｙ＝０．１）であることを確認した。さらに、同じ基板を使用してＳＩＭＳ分析を行った結果、ｎ型コンタクト層中のＳｉ濃度は３×１０19ｃｍ-3であった。
次いで、実施例１と同様の手順で、Ｔｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）（電極）を形成し、窒素雰囲気中５００℃の条件で熱処理を行った後、ＩＣＰエッチング装置によって、電極が形成されている以外のｎ型コンタクト層部分をエッチングした。電流−電圧測定から見積もられたショットキーバリアは０．４Ｖであった。
実施例４
実施例１と同様のＰＶＴ法により作製されたＣ面ＡｌＮ単結晶基板を準備した。このＡｌＮ基板をＨＶＰＥ装置内のサセプター上に設置した後、ＨＶＰＥ装置内の圧力を７５０Ｔｏｒｒとし、水素、窒素の混合キャリアガス雰囲気下で、種基板を１４５０℃に加熱した。この際、全キャリアガス流量（１０ｓｌｍ）に対して０．５体積％になるようにアンモニアガスを供給した。次いで、４５０℃に加熱した金属Ａｌと塩化水素ガスを反応させることによって得られる塩化アルミニウムガスを全キャリアガス供給量に対して０．０５体積％になるように供給し、種基板上にｎ型ＡｌＮ層を３３０μｍ形成した。この際、サセプター上に石英片（□３ｍｍ×厚み１ｍｍ）を５個設置し、成長時に起こる石英の反応・分解現象を利用して、ＡｌＮ層中にＳｉをドーピングした。
その後、ＰＶＴ法により作製されたＡｌＮ単結晶基板部分を機械研磨により除去し、ＨＶＰＥ法により作製したｎ型ＡｌＮからなる自立基板（ｎ型ＡｌXＧａ1-XＮ基板）を作製した。次いで、成長表面（Ａｌ極性面）、およびＮ極性面を化学機械（ＣＭＰ）研磨により平滑化した。こうして得られたｎ型ＡｌＮ基板の厚みは２００μｍであった。その後、複数の７×７ｍｍの正方形形状に切断した。
切断後の基板の一つについてＳＩＭＳによる定量分析を行った結果、Ｓｉ濃度は３×１０18ｃｍ-3であった。さらに、同じ基板のＡｌ極性側を、４５０℃に加熱した水酸化カリウムと水酸化ナトリウムの混合溶液に５ｍｉｎ浸漬し、実施例１と同様にエッチピット密度を観察した。算出されたエッチピット密度（転位密度）は２×１０5ｃｍ-2であった。また、別の基板については、Ｃ面（（ＩＩＩ族極性面）上に、真空蒸着法によって、７×７ｍｍ基板の四隅にＴｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（２０ｎｍ）／Ａｕ（５０ｎｍ）を形成し、窒素雰囲気中１０００℃の条件で熱処理を行った。この基板のホール効果測定を行った結果、室温における電子濃度および比抵抗は、４×１０14ｃｍ-3、９５Ωｃｍであった。
次いで、実施例１と同様の手順で、ｎ型ＡｌＮからなる自立基板の窒素極性面上にＧａ2Ｏ3（ｎ型コンタクト層）、およびＴｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）（電極）を形成し、窒素雰囲気中５００℃の条件で熱処理を行った後、ＩＣＰエッチング装置によって、電極が形成されている以外のｎ型コンタクト層部分をエッチングした。測定電圧−２０〜２０Ｖの範囲で電極間の電流―電圧測定を行った結果、ショットキーバリア高さは０．３Ｖであった。
比較例１
実施例１で７×７ｍｍに切断した基板の一つについて、ホール効果測定用サンプルと同手順で、ｎ型Ａｌ0.9Ｇａ0.1Ｎ層上に複数の３００×３００μｍの電極を形成した。測定電圧−２０〜２０Ｖの範囲で電極間の電流―電圧測定を行った結果、ショットキーバリア高さは１．８Ｖであった。
比較例２
実施例２で７×７ｍｍに切断した基板の一つについて、ホール効果測定用サンプルと同手順で、ｎ型Ａｌ0.8Ｇａ0.2Ｎ層上に複数の３００×３００μｍの電極を形成した。測定電圧−２０〜２０Ｖの範囲で電極間の電流―電圧測定を行った結果、ショットキーバリア高さは０．８Ｖであった。
比較例３
実施例２の塩化アルミニウムガスの供給分圧を１×１０-3ａｔｍとした以外は、実施例２と同様にして、ｎ型Ａｌ0.9Ｇａ0.1Ｎ層上にｎ型コンタクト層を形成した。ｎ型コンタクト層が形成された基板の一つについて、ＸＲＤω−２θ測定を行った。その結果、ｎ型コンタクト層が（−２０１）面に配向したベータ型（Ａｌ0.4Ｇａ0.6）2Ｏ3単結晶層（Ｙ＝０．４）であることを確認した。さらに、同じ基板を使用してＳＩＭＳ分析を行った結果、ｎ型コンタクト層中のＳｉ濃度は５×１０19ｃｍ-3であった。
次いで、実施例１と同様の手順で、Ｔｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）（電極）を形成し、窒素雰囲気中５００℃の条件で熱処理を行った後、ＩＣＰエッチング装置によって、電極が形成されている以外のｎ型コンタクト層部分をエッチングした。電流−電圧測定を行った結果、−２０〜２０Ｖの範囲の抵抗値は極めて大きく、ショットキーバリアは１２Ｖであった。
比較例４
実施例４で得られたｎ型ＡｌＮ基板の窒素極性面上に、実施例１の、ホール効果測定用サンプルと同手順で、複数の３００×３００μｍの電極を形成した。測定電圧−２０〜２０Ｖの範囲で電極間の電流―電圧測定を行った結果、ショットキーバリア高さは８．２Ｖであった。
比較例５
実施例１で７×７ｍｍに切断した基板の一つを用いて、四塩化ケイ素ガスの供給分圧を１×１０-8ａｔｍに変更した以外は、実施例１と同様にしてｎ型Ａｌ0.9Ｇａ0.1Ｎ層上にＳｉをドーピングしたＧａ2Ｏ3（ｎ型コンタクト層）を形成した。ｎ型コンタクト層が形成された基板の一つについて、ＸＲＤω−２θ測定を行った。ＳＩＭＳ分析を行った結果、ｎ型コンタクト層中のＳｉ濃度は９×１０16ｃｍ-3であった。実施例１と同手順で、複数の３００×３００μｍの電極を形成した。測定電圧−２０〜２０Ｖの範囲で電極間の電流―電圧測定を行った結果、ショットキーバリア高さは１．３Ｖであった。

Claims (9)

  1. 単結晶ｎ型ＡｌxＧａ1-xＮ（０．７≦Ｘ≦１．０）と、電極を備えたＩＩＩ族窒化物積層体であって、単結晶ｎ型ＡｌxＧａ1-xＮ（０．７≦Ｘ≦１．０）と電極との間に、（ＡｌYＧａ1-Y）2Ｏ3（０．０≦Ｙ＜０．３）からなるｎ型コンタクト層が設けられたことを特徴とするＩＩＩ族窒化物積層体。
  2. 前記ｎ型コンタクト層が、Ｓｉ、Ｓｎから選ばれる少なくとも一種のｎ型ドーパントを含み、該ｎ型ドーパント濃度が１０18〜１０21ｃｍ-3であることを特徴とする請求項１に記載のＩＩＩ族窒化物積層体。
  3. 前記ｎ型コンタクト層が、単結晶もしくは多結晶であることを特徴とする請求項１又は２に記載のＩＩＩ族窒化物積層体。
  4. 前記単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）がｎ型ＡｌＮであることを特徴とする請求項１〜３のいずれか１項に記載のＩＩＩ族窒化物積層体。
  5. 前記電極が形成される単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）表面が窒素極性面であることを特徴とする請求項１〜４のいずれか１項に記載のＩＩＩ族窒化物積層体。
  6. 請求項５に記載のＩＩＩ族窒化物積層体を備えた縦型半導体デバイス。
  7. 単結晶ｎ型ＡｌxＧａ1-xＮ（０．７≦Ｘ≦１．０）上に、（ＡｌYＧａ1-Y）2Ｏ3（０．０≦Ｙ＜０．３）からなるｎ型コンタクト層を形成し、該ｎ型コンタクト層上に電極を形成することを特徴とする請求項１〜６のいずれか１項に記載のＩＩＩ族窒化物積層体および縦型半導体デバイスの製造方法。
  8. 前記ｎ型コンタクト層を、単結晶ｎ型ＡｌXＧａ1-XＮ（０．７≦Ｘ≦１．０）の窒素極性面上に形成することを特徴とする請求項７に記載のＩＩＩ族窒化物積層体および縦型半導体デバイスの製造方法。
  9. 前記ｎ型コンタクト層をハイドライド気層成長法によって形成することを特徴とした、請求項７に記載のＩＩＩ族窒化物積層体および縦型半導体デバイスの製造方法。
JP2018524067A 2016-06-24 2017-06-19 Ｉｉｉ族窒化物半導体発光素子 Active JP6934473B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016125477 2016-06-24
JP2016125477 2016-06-24
PCT/JP2017/022454 WO2017221863A1 (ja) 2016-06-24 2017-06-19 Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2017221863A1 true JPWO2017221863A1 (ja) 2019-04-11
JP6934473B2 JP6934473B2 (ja) 2021-09-15

Family

ID=60784300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018524067A Active JP6934473B2 (ja) 2016-06-24 2017-06-19 Ｉｉｉ族窒化物半導体発光素子

Country Status (3)

Country Link
US (1) US10731274B2 (ja)
JP (1) JP6934473B2 (ja)
WO (1) WO2017221863A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110168A (ja) 2017-12-15 2019-07-04 スタンレー電気株式会社 光半導体素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179365A (ja) * 2002-11-27 2004-06-24 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
JP2006261358A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 半導体発光素子
JP2007234902A (ja) * 2006-03-01 2007-09-13 Toyoda Gosei Co Ltd 発光素子およびその製造方法
WO2008096884A1 (ja) * 2007-02-07 2008-08-14 National University Corporation Tokyo University Of Agriculture And Technology ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法
WO2009090821A1 (ja) * 2008-01-16 2009-07-23 National University Corporation Tokyo University Of Agriculture And Technology Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2012137781A1 (ja) * 2011-04-08 2012-10-11 株式会社タムラ製作所 半導体積層体及びその製造方法、並びに半導体素子
JP2016082200A (ja) * 2014-10-22 2016-05-16 株式会社タムラ製作所 結晶積層構造体及びその製造方法、並びに半導体素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159040B2 (ja) * 2005-03-31 2013-03-06 株式会社光波 低温成長バッファ層の形成方法および発光素子の製造方法
US20070134833A1 (en) 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP5352248B2 (ja) 2009-01-09 2013-11-27 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体発光素子およびその製造方法
JP5415806B2 (ja) * 2009-03-31 2014-02-12 古河電気工業株式会社 電界効果トランジスタ
JP5313816B2 (ja) * 2009-09-11 2013-10-09 住友電気工業株式会社 窒化物系半導体素子、及び窒化物系半導体素子を作製する方法
CN102687247B (zh) 2009-12-22 2015-01-07 株式会社德山 Ⅲ族氮化物半导体的n型接触电极及其形成方法
JP5594530B2 (ja) 2010-10-21 2014-09-24 創光科学株式会社 窒化物半導体紫外線発光素子
JP2017157725A (ja) * 2016-03-02 2017-09-07 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179365A (ja) * 2002-11-27 2004-06-24 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
JP2006261358A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 半導体発光素子
JP2007234902A (ja) * 2006-03-01 2007-09-13 Toyoda Gosei Co Ltd 発光素子およびその製造方法
WO2008096884A1 (ja) * 2007-02-07 2008-08-14 National University Corporation Tokyo University Of Agriculture And Technology ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法
WO2009090821A1 (ja) * 2008-01-16 2009-07-23 National University Corporation Tokyo University Of Agriculture And Technology Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2012137781A1 (ja) * 2011-04-08 2012-10-11 株式会社タムラ製作所 半導体積層体及びその製造方法、並びに半導体素子
JP2016082200A (ja) * 2014-10-22 2016-05-16 株式会社タムラ製作所 結晶積層構造体及びその製造方法、並びに半導体素子

Also Published As

Publication number Publication date
US20190323146A1 (en) 2019-10-24
US10731274B2 (en) 2020-08-04
JP6934473B2 (ja) 2021-09-15
WO2017221863A1 (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
US8853828B2 (en) Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
TWI447959B (zh) 製造氮化物半導體晶體層的方法
CN102484180B (zh) 氮化镓系化合物半导体发光元件
US10644199B2 (en) Group III nitride stacked body, and semiconductor device having the stacked body
JP6242941B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP2017506434A (ja) オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ
TW201539739A (zh) 氮化物半導體元件與氮化物半導體晶圓
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
US10297721B2 (en) Multistep deposition of zinc oxide on gallium nitride
JP5507234B2 (ja) ＺｎＯ系半導体装置及びその製造方法
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JPWO2008117750A1 (ja) Ｐ型ｉｉｉ族窒化物半導体およびｉｉｉ族窒化物半導体素子
KR20170038801A (ko) n형 질화 알루미늄 단결정 기판
WO2017221863A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
US9312436B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
EP2797108A1 (en) Nitride semiconductor substrate
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
CN110050330A (zh) Iii族氮化物半导体
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
JP4987240B2 (ja) 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子
TW202248472A (zh) 積層膜結構體及其製造方法、半導體元件以及電子設備
JPWO2014136749A1 (ja) 窒化物半導体結晶の作製方法
JP2013069722A (ja) ＺｎＯ系化合物半導体素子
JP2016164905A (ja) ｐ型ＧａＮ層の製造方法、及び該製造方法を利用した半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210823

R150 Certificate of patent or registration of utility model

Ref document number: 6934473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150