KR20170038801A - n형 질화 알루미늄 단결정 기판 - Google Patents

n형 질화 알루미늄 단결정 기판 Download PDF

Info

Publication number
KR20170038801A
KR20170038801A KR1020177002061A KR20177002061A KR20170038801A KR 20170038801 A KR20170038801 A KR 20170038801A KR 1020177002061 A KR1020177002061 A KR 1020177002061A KR 20177002061 A KR20177002061 A KR 20177002061A KR 20170038801 A KR20170038801 A KR 20170038801A
Authority
KR
South Korea
Prior art keywords
aluminum nitride
single crystal
nitride single
substrate
silicon
Prior art date
Application number
KR1020177002061A
Other languages
English (en)
Other versions
KR102361371B1 (ko
Inventor
토루 키노시타
토루 나가시마
Original Assignee
가부시키가이샤 도쿠야마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도쿠야마 filed Critical 가부시키가이샤 도쿠야마
Publication of KR20170038801A publication Critical patent/KR20170038801A/ko
Application granted granted Critical
Publication of KR102361371B1 publication Critical patent/KR102361371B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

[과제] 실리콘을 도핑한, 고성능 n형 질화 알루미늄 단결정 기판을 제공하는 것을 목적으로 한다.
[해결수단] 실리콘이 도핑된 n형 질화 알루미늄 단결정 기판으로서,
23℃에서의 포토루미네센스 측정에서, 370∼390nm에 피크를 갖는 발광 스펙트럼 강도(I1)와 질화 알루미늄의 밴드 단의 발광 피크 강도(I2)의 비(I1/I2)가 0.5 이하이고,
두께가 25∼500㎛이며,
23℃에서의 전자 농도와 실리콘 농도의 비(전자 농도/실리콘 농도)가 0.0005∼0.001인 n형 질화 알루미늄 단결정 기판을 제공한다.

Description

n형 질화 알루미늄 단결정 기판{N-TYPE ALUMINUM NITRIDE MONOCRYSTALLINE SUBSTRATE}
본 발명은, 실리콘이 도핑된, 자립성이 있는 n형 단결정 질화 알루미늄 기판(n형 질화 알루미늄 단결정 기판)에 관한 것이다.
현재, 파워 디바이스 재료로서 주로 실리콘이 사용되고 있지만, 더욱 고성능의 파워 디바이스를 실현할 수 있는 재료로서, 질화갈륨이나 탄화규소 등의 와이드 밴드 갭 반도체가 주목받고 있다. 질화 알루미늄은 이러한 재료에 비해, 더 넓은 밴드 갭 에너지(6.2eV)를 가지고 있는 것 이외에, 절연 파괴 내압(12MV/cm), 열전도율(3.0Wcm-1K-1)도 우수하기 때문에, 상술한 재료를 이용한 경우보다 더욱 높은 내전압 특성을 갖는 파워 디바이스를 실현하는 것이 가능하다.
높은 소자 성능(대용량·고내전압)을 실현하기 위한 소자 구조로서, 질화갈륨 및 탄화규소를 이용한, 디바이스는, 도전성 기판을 지지 기판으로 이용한 수직형, 즉 소자의 표면부터 이면(裏面)의 사이에 전류가 흐르는, 혹은 전압이 인가되는 반도체 소자 구조가 제안되어 있다(특허문헌 1∼3 참조). 수직형 구조를 채용함으로써 수평형, 즉 디바이스를 구동시키기 위한 전류의 흐름 방향이 가로 방향인 디바이스에서의 과제였던, 내전압 특성을 향상시키는 것이 가능하게 된다. 또한, 수직형 구조를 채용함으로써, 디바이스에 인가되는 전력을 크게 하는 것이 가능해진다. 또한, 수직형 구조가 유효한 디바이스로서 반도체 레이저 등의 발광 디바이스도 들 수 있다. 수직형 디바이스 구조를 채용함으로써 수평 구조에서 문제가 되는 메사 구조 단부에서의 전류 집중을 회피하고, 활성층으로의 균일한 전류 주입이 가능해져서, 소자의 신뢰성이 향상될 것으로 기대된다.
이러한 수직형의 소자 구조를 실현하기 위해서는, 상술한 바와 같이, 도전성 기판을 사용할 필요가 있다. 도전성을 갖는 질화 알루미늄에 관해서는, 유기 금속 기상 에피 택시(MOVPE : Metalorganic Vapor Phase Epitaxy)법이나 하이드라이드 기상 에피 택시(HVPE : Hydride Vapor Phase Epitaxy)법 등의 화학적 기상 성장법에 의해 실리콘을 도핑함으로써 n형 도전성 결정층을 형성하는 방법이 알려져 있다 (특허문헌 4∼6).
그러나, 특허문헌 4, 5, 6에 있어서는, 사파이어 기판이나 탄화규소 기판과 같은 이종 기판 위에 n형 질화 알루미늄 단결정층을 형성하고 있기 때문에, 고품질의 기판으로 사용할 수 있을 정도의 막두께를 갖는 n형 질화 알루미늄 단결정층을 제작하는 것은 어려웠다.
한편, 고품질의 질화 알루미늄 단결정층을 형성하는 방법으로서, 동종, 즉 질화 알루미늄 단결정으로 이루어지는 베이스 기판 위에, 질화 알루미늄 단결정층을 성장시키는 방법도 개발되어 있다(비특허문헌 1). 비특허문헌 1에 기재된 방법에 의하면, 질화 알루미늄 단결정으로 이루어지는 베이스 기판과 동일한 정도의 결정 품질이며, 고순도인 질화 알루미늄 후막층(厚膜層)을 형성할 수 있다. 그리고, 이 방법에 의하면, n형 질화 알루미늄 단결정층은, 전위 밀도가 106cm-2 정도의 것을 얻을 수 있다.
또한, 동종 기판 위에 질화 알루미늄 단결정의 후막을 화학적 기상 성장에 의해 형성시킨 예는 특허문헌 7, 비특허문헌 2에도 기재되어 있다.
또한, 전위 밀도가 낮고, 결정성이 좋은 Ⅲ족 질화물 단결정을 안정하게 성장시키는 방법으로서는, 승화법 등의 물리적 기상 성장법이 알려져 있다. 승화법에 의하면, 두꺼운 Ⅲ족 질화물 단결정을 얻을 수 있다. 특허문헌 8에는, Ⅲ족 질화물 단결정의 성장 속도를 높이고, 결정성을 향상시키기 위해 Si 등의 불순물 원소의 공존 하에서 승화를 수행하는 것이 교시되어 있다.
[특허문헌 1] 일본 특허공개공보 제2003-086816호 [특허문헌 2] 일본 특허공개공보 제2006-100801호 [특허문헌 3] 일본 특허공개공보 제2009-059912호 [특허문헌 4] 일본 특허공개공보 제2000-091234호 [특허문헌 5] 일본 특허공개공보 제2003-273398호 [특허문헌 6] WO2008/096884 [특허문헌 7] WO2015/056714 [특허문헌 8] WO2007/111219
[비특허문헌 1] Appl. Phys. Express. 5 (2012) 055504 [비특허문헌 2] Appl. Phys. Express. 5 (2012) 125501
특허문헌 8에 기재된 바와 같이, 승화법에 의하면, 전위 밀도가 낮아 결정성이 양호하고, 두께가 있는 Ⅲ족 질화물 단결정을 얻을 수 있다. 그리고, 특허문헌 8의 방법에 의해 얻어지는 질화 알루미늄 단결정에는, 불순물 원소로서의 실리콘(Si)이 혼입한다. 혼입된 실리콘이 도너(donor)로서 작용하면, 얻어지는 단결정은 n형 도전성을 갖는 것으로 기대할 수 있다. 그러나, 실리콘이 혼입된 승화법 질화 알루미늄 단결정은, 다른 불순물이나, 알루미늄이나 질소가 결락(欠落)된 점결함(点欠陷)의 영향인 것으로 생각되는데 실리콘의 함유량으로부터 기대되는 정도로는 n형 도전성을 발현하지 않는 경우가 있다.
비특허문헌 1, 2, 특허문헌 7의 동종 기판을 이용한 화학적 기상 성장법에 의하면, 높은 결정 품질 및 고순도의 질화 알루미늄 후막층을 형성할 수 있다. 그리고, 특허문헌 7에는, n형 도전성을 발현하는 질화 알루미늄 후막층(기판)에 대하여 기재되어 있다. 그러나, 최근, 보다 한층 높은 n형 도전성을 발휘하는 질화 알루미늄 단결정 기판이 요구되고 있으며, 이러한 공지 기술은 개선의 여지가 있었다.
질화 알루미늄 단결정에 도핑된 실리콘은, 일부는 열적으로 여기(勵起)되어 도너로서 기능하지만, 상술한 다른 불순물이나 점결함에 의해 보상되는 결과, 도너로서 기능하는 것이 아니라, 많은 결정 중의 이물질로서 존재하여, n형 도전성의 발현에는 기여하지 않는 것으로 추정된다. 이러한 n형 도전성의 발현에 기여하지 않는 실리콘 등은, 결정성을 손상시키는 요인이 되고, 또한 전위의 발생이나, 바람직하지 않은 착색을 일으키는 것으로도 추정된다. 이 때문에, 실리콘의 보상 요인이 되는 다른 불순물이나 점결함의 혼입이 억제되어, 도핑된 실리콘의 대부분이 n형 도전성의 발현에 기여할 수 있는 n형 질화 알루미늄 단결정 기판이 요망된다.
따라서, 본 발명은, 상기와 같은 현상을 감안하여 이루어진 것으로, 실리콘이 도핑되어 높은 n형 도전성을 가지며, 자립성이 있는 n형 질화 알루미늄 단결정 기판을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 과제를 해결하기 위해 예의검토했다. 그 결과, 다양한 제조 조건을 검토한 바, n형 도전성을 보상하는 알루미늄 (Al) 결함의 비율을 저감함으로써, n형 도전특성을 저하시키는 억셉터성 보상 중심 밀도가 저감하고, 그 결과, 높은 n형 도전성을 가지며, 자립한 기판으로서 사용할 수 있는 정도의 두께의 고품질의 n형 단결정 질화 알루미늄 단결정층을 형성할 수 있다는 것을 발견하여, 본 발명을 완성하기에 이르렀다. n형 도전성 향상의 메커니즘은 반드시 명확하지는 않지만, 적절한 성장 조건을 선택함으로써, 실리콘의 보상 중심이 되는 다른 불순물이나, 알루미늄 결함의 비율이 저하함으로써, 실리콘이 도너로서 기능하는 비율이 증가하는 것으로 여겨진다.
즉, 제1의 본 발명은, 실리콘이 도핑된 n형 질화 알루미늄 단결정 기판으로서, 23℃에서의 포토루미네센스 측정에 있어서, 370∼390nm에 피크를 갖는 발광 스펙트럼 강도(I1)와 질화 알루미늄의 밴드 단(端)의 발광 피크 강도(I2)의 비(I1/I2)가 0.5 이하이고, 두께가 25∼500㎛이며, 23℃에서의 전자 농도와 실리콘 농도의 비(전자 농도/실리콘 농도)가 0.0005∼0.001인 n형 질화 알루미늄 단결정 기판이다. 하기에 설명하지만, 370∼390nm에 피크를 갖는 발광 스펙트럼 강도(I1)는, Al 결함의 양을 나타내는 것으로 알려져 있다. 또한, 질화 알루미늄의 밴드 단의 발광 피크(I2)는 210nm 부근에서 확인할 수 있다.
그리고, 본 발명의 n형 질화 알루미늄 단결정 기판은, 상기 n형 질화 알루미늄 단결정 중에 포함되는 억셉터의 농도가 1018cm-3 이하이고, 또한 실리콘 농도를 초과하지 않는 것이 바람직하다. 이러한 조건을 충족함으로써, 양호한 n형 도전성을 얻는 것이 가능해진다.
또한, 본 발명의 n형 질화 알루미늄 단결정 기판은, 전위 밀도가 106cm-2 이하인 것이 바람직하다. 이 조건을 충족함으로써, 본 발명의 n형 질화 알루미늄 단결정 기판을 사용한, 저저항이면서 또한 높은 신뢰성을 갖는 수직형 전자 디바이스를 제작할 수 있다.
또한, 본 발명의 n형 질화 알루미늄 단결정 기판은, 23℃에서의 전자 농도가 1×1013∼1×1017cm-3인 것이 바람직하다.
제2의 본 발명은, 상기 n형 질화 알루미늄 단결정 기판의 상하(上下)에 전극을 구비한 수직형 질화물 반도체 디바이스이다.
본 발명에 의하면, 종래 실현되지 않은, 높은 n형 도전성을 갖는, 자립성이 있는 n형 질화 알루미늄 단결정 기판이 제공되고, n형 질화 알루미늄 기판에 의한 수직형 반도체 디바이스의 제작이 가능해진다. 또한, 이 수직형 질화물 반도체 디바이스는, n형 질화 알루미늄 단결정 기판의 상하면에 전극이 형성된 구조이며, 쇼트키 배리어 다이오드, 트랜지스터, 발광 다이오드, 레이저 다이오드 등 다양한 반도체 디바이스에 적용할 수 있다.
(n형 질화 알루미늄 단결정 기판)
본 발명에 있어서, n형 질화 알루미늄 단결정 기판은, 실리콘을 도너로서 포함하는 질화 알루미늄 단결정으로 이루어지는 기판이다. n형 기판이란, 전압의 인가에 의해 전류를 발생하고, 전하를 운반 캐리어로 하여 자유 전자가 사용되는 반도체 기판이다. 음(負)의 전하를 갖는 자유 전자가 캐리어로서 이동함으로써 전류가 발생한다. 즉, 다수의 캐리어가 전자가 되는 반도체 기판이다.
본 발명의 n형 질화 알루미늄 단결정 기판은, 23℃에서의 포토루미네센스 측정에 있어서, 370∼390nm에 피크를 갖는 발광 스펙트럼 강도(I1)와 질화 알루미늄의 밴드 단의 발광 피크 강도(I2)의 비(I1/I2)가 0.5 이하이다.
23℃에 있어서의 포토루미네센스 측정에 있어서, 370∼390nm의 피크를 갖는 발광 스펙트럼은, n형 도전성을 보상하는 Al 결함인 것이 보고되어 있다(예를 들면, 비특허문헌 Appl. Phys. Lett. 86(2005) 222108 참조). 또한, 370∼390nm의 피크를 갖는 발광 스펙트럼은, 불순물의 혼입량이 증가함과 동시에 발광 피크 강도가 강해지는 것도 시사되어 있다(예를 들면, 비특허문헌 Appl. Phys. Lett. 90 (2007) 151908 참조). 한편, 질화 알루미늄의 밴드 단은 210nm 부근에서 관찰할 수 있다.
본 발명의 n형 질화 알루미늄 단결정 기판은, 370∼390nm에 피크를 갖는 발광 스펙트럼 강도(I1)와 질화 알루미늄의 밴드 단 부근(약 210nm)의 발광 피크 강도(I2)의 비(I1/I2)가 0.5 이하이다. 발광 피크의 강도 비(I1/I2)가 0.5를 초과하는 경우에는, n형 도전성이 저하되기 때문에 바람직하지 않다. 높은 n형 도전성을 유지하기 위해서는, 발광 피크의 강도 비(I1/I2)는 0.3 이하인 것이 바람직하고, 0.2 이하인 것이 보다 바람직하다. 발광 피크의 강도 비(I1/I2)는, 낮으면 낮을수록 바람직하지만, 공업적인 생산을 고려하면, 하한값이 0.001이다.
또한, 본 발명의 n형 질화 알루미늄 단결정 기판은, 두께가 25∼500㎛이다. 원하는 용도, 설계에 따라 상술한 범위 내에서 기판의 두께를 적절히 결정하면 된다. 기판의 두께가 25㎛ 미만인 경우는, 기판으로서의 자립성을 확보하는 것이 곤란해지고, 또한 디바이스 제조 과정 중에서의 크랙 발생 요인이 되고, 수율의 저하를 초래하기 때문에 바람직하지 않다. 한편, 기판의 두께가 500㎛를 초과하는 경우는, 후술하는 n형 질화 알루미늄 단결정 기판의 제조 시간이 길어지는 것에 의한 생산성의 저하뿐만 아니라, 디바이스의 특성면에서 수직 방향의 저항값의 증가 요인이 된다. n형 질화 알루미늄 단결정 기판의 두께는, 바람직하게는 30∼300㎛, 더욱 바람직하게는 50∼200㎛이다.
또한, 본 발명의 n형 질화 알루미늄 단결정 기판은, 23℃에서의 전자 농도와 실리콘 농도의 비(전자 농도/실리콘 농도)가 0.0005∼0.001이다. 전자 농도 및 실리콘 농도의 비가 높은 것은, 전자 전도에 기여하는 실리콘의 비율이 높아지는 것, 즉 도너 활성화율이 높은 것을 의미한다. 또한, 다른 관점에서는, 전자 농도와 실리콘 농도의 비가 높아진다는 것은, n형 도전성을 보상하는 억셉터성 결함의 형성량이 적은 것, 또는 탄소, 마그네슘, 칼슘 등의 억셉터성 불순물의 혼입량이 적은 것을 가리킨다. 그 결과, 디바이스의 신뢰성이나 n형 도전성이 향상된다. 전자 농도와 실리콘 농도의 비의 이상값은 1, 즉 도핑된 실리콘이 모두 전자 전도에 기여하는 것이다. 그러나 질화 알루미늄에서의 실리콘의 활성화 에너지를 고려하면, 어떠한 한정적으로 해석되어서는 안되지만, 상한값은 0.001 정도로 추정된다. 따라서, 실온에서 전자 농도와 실리콘 농도의 비는, 바람직하게는 0.0007∼0.001이다.
23℃에서의 전자 농도는, 원하는 디바이스 특성을 실현하기 위해서는, 폭넓은 범위에서 임의로 제어할 수 있는 것이 바람직하고, 광범위한 용도로 사용가능한 수직형 디바이스로 하기 위해서는 1×1013∼1×1017cm-3인 것이 바람직하다. 다만, 전자 농도의 최적값은, 목적으로 하는 디바이스에 따라 각각 다르므로, n형 질화 알루미늄 단결정 기판을 이용한 디바이스의 용도에 따라 1×1013∼1×1017cm-3, 바람직하게는 1×1014∼1×1017cm-3, 더욱 바람직하게는 5×1014∼1×1017cm-3의 범위에서 적절하게 결정하는 것이 바람직하다.
한편, n형 질화 알루미늄 단결정 기판 중의 실리콘 농도는, 전자 농도, 및 전자 농도와 실리콘 농도의 비가 상기 범위 내가 되도록, 적절하게 결정하면 된다. 전자 농도는, 공지의 홀 효과 측정, CV 측정 등에 의해 측정할 수 있지만, 본 발명에서 규정하는 전자 농도는, 측정 온도 23℃에서 홀 효과 측정에 의해 측정하고 있다. 실리콘 농도는, 세슘 이온을 1차 이온에 사용한 SIMS 분석에 의해 정량한다.
또한, 본 발명의 n형 질화 알루미늄 단결정 기판은, 결정 중에 포함되는, 억셉터 농도가 1018cm-3 이하이고, 또한 실리콘 농도를 초과하지 않는 것이 바람직하다. n형 질화 알루미늄 단결정 기판 중의 억셉터 농도는, 비특허문헌 (Appl. Phys. Lett. 89 (2006) 182112)에 기재되어 있는 n형 질화 알루미늄 박막과 마찬가지로, 전자 농도의 온도 의존성에서 산출할 수 있다. n형 질화 알루미늄 단결정 중의 억셉터로서 기능하는 요소로서, 억셉터성 결함 및 억셉터성 불순물을 들 수 있으며, 그 총합이 결정 중의 억셉터 농도와 같다고 생각된다. 억셉터성 불순물로는 탄소, 마그네슘, 칼슘 등을 들 수 있지만, 이들 원소에 한정되는 것은 아니다. 억셉터성 불순물 농도는, 2차 이온 질량 분석법(SIMS) 등의 공지의 기술에 의해 측정할 수 있다.
억셉터 농도는, 실리콘 농도 이하이고, 또한 낮으면 낮을수록 높은 전자 농도와 실리콘 농도의 비(전자 농도/실리콘 농도)가 얻어지기 때문에 바람직하다. 그 때문에, 억셉터 농도는, 실리콘 농도 미만이며, 또한 1018cm-3 이하인 것이 바람직하고, 더욱 바람직하게는 1016cm-3 이하이며, 가장 바람직하게는 1015cm-3 이하이다. 또한, 그 하한값은 이상적으로는 0이지만, 불가피적 혼입, 측정 정확도와 불순물 농도의 검출 하한치를 고려하면, 1010cm-3 정도이다.
또한, 본 발명의 n형 질화 알루미늄 단결정 기판은, 전위 밀도가 106cm-2 이하인 것이 바람직하다.
n형 질화 알루미늄 단결정 기판 중의 전위는, 전자의 이동도를 저하시키는 요인이 되고, 그 결과, n형 도전 특성이 저하된다. 또한, 수직형 디바이스용 기판으로서 본 발명의 n형 질화 알루미늄 단결정을 사용하는 경우, 전위가 전류의 누설원이 되어, 디바이스의 신뢰성을 저하시킨다. 이러한 n형 도전 특성 및 디바이스 신뢰성의 저하를 억제하기 위해서는, n형 질화 알루미늄 단결정 기판 중의 전위 밀도는 106cm-2 이하인 것이 바람직하고, 보다 바람직하게는 104cm-2 이하이다. 전위 밀도의 바람직한 하한값은 0cm-2이지만, 공업적인 생산을 고려하면 102cm-2이다. 전위 밀도의 측정은, 투과형 전자 현미경(TEM)에 의한 관찰, 또는 간이적으로 알칼리 용액에 침지한 후의 에치 피트(etch pit) 밀도의 관찰에 의해 실시할 수 있다. 또한, 본 발명에 있어서는, 에치 피트 밀도를 전위 밀도로 했다.
이 밖에, n형 질화 알루미늄 단결정 기판의 주면의 면방위는, C면 (Al 극성면) 및 -C면 (N 극성면)이며, 목적에 따라 M축 또는 A축에 경사진, 이른바 오프 각도를 갖는 면이어도 된다. 오프 각도는, 특별히 한정되는 것은 아니지만, 일반적으로는 0∼3° 정도이다.
또한, 본 발명의 n형 질화 알루미늄 단결정 기판은, 실리콘 이외의 도너 불순물이 적은 것이 바람직하다. 구체적으로는, 게르마늄, 주석, 산소 등의 실리콘 이외의 도너 불순물의 양이 많으면, 실효적인 도너 활성화율이 악화하여, 실리콘 농도에 대한 전자 농도의 비가 저하하는 등의 문제가 발생할 경우가 있다. 따라서, 도너 불순물로서 기능하는 실리콘 이외의 불순물 농도는 실리콘 이하이며, 또한 1017cm-3 이하, 더욱 바람직하게는 1016cm-3 이하인 것이 바람직하다.
(n형 질화 알루미늄 단결정 기판의 제조 방법)
다음으로, 본 발명의 n형 질화 알루미늄 단결정 기판의 제조 방법에 관하여 설명한다. 우선, n형 질화 알루미늄 단결정 기판을 제조하기 위해 사용되는, 질화 알루미늄 단결정 종(種) 기판을 준비한다. 이 질화 알루미늄 단결정 종 기판 위에, 각종의 방법에 의해 n형 질화 알루미늄 단결정층을 성장시킨 후, 해당 종 기판을 분리함으로써, n형 질화 알루미늄 단결정 기판을 제조한다.
(질화 알루미늄 단결정 종 기판)
질화 알루미늄 단결정 종 기판의 전위 밀도는 104cm-2 이하, 더욱 바람직하게는 10-3cm-2 이하인 것이 바람직하다. 전위 밀도가 104cm-2를 초과하는 경우에는, 질화 알루미늄 단결정 종 기판 위에 n형 질화 알루미늄 단결정층을 형성할 때에, n형 질화 알루미늄 단결정막 중에 응력이 축적되어, 막두께가 두꺼워짐에 따라 크랙이 발생하기 쉬워지는 경향이 있다. 또한, 전위 밀도가 104cm-2를 초과하는 경우에는, 얻어지는 n형 질화 알루미늄 단결정층(n형 질화 알루미늄 단결정 기판)의 전위 밀도를 106cm-2 이하로 하는 것이 어려워지는 경향이 있다. 그리고, n형 질화 알루미늄 단결정층의 전위 밀도가 106cm-2를 초과하는 경우에는, 성장시의 n형 질화 알루미늄 단결정층 표면에 다수의 소구(hillock)가 형성되어 있으며, 이에 따라 표면 평활성이 저하되는 경향이 있다. 이러한 현상이 발생하면, n형 질화 알루미늄 단결정층의 결정 품질이 저하될뿐만 아니라, n형 질화 알루미늄 단결정층 중에 의도하지 않게 혼입되는 실리콘 이외의 불순물 농도가 높아져서, 얻어지는 n형 질화 알루미늄 단결정 기판의 n형 도전성을 저하시키는 요인이 된다.
또한, 질화 알루미늄 단결정 종 기판의 전위 밀도의 하한값은 0cm-2이지만, 공업적인 생산을 고려할 때 102cm-2이다. 전위 밀도의 측정은, 투과형 전자 현미경(TEM)에 의한 관찰, 또는 간이적으로 알칼리 용액에 침지한 후의 에치 피트 밀도의 관찰에 의해 실시할 수 있다. 또한, 본 발명에 있어서는, 에치 피트 밀도를 전위 밀도로 했다.
상기에 나타낸 낮은 전위 밀도의 질화 알루미늄 단결정 종 기판은, 공지의 방법으로 제조할 수 있다. 그리고, 상기의 특성이 얻어진다면, 그 방법은 특별히 한정되는 것은 아니지만, 승화법(예를 들면, Journal of Crystal Growth. 312. 2519에 기재)이나, 일본국 특허공개공보 제2010-89971호에 제안되는 바와 같은 방법을 사용할 수 있다.
질화 알루미늄 단결정 종 기판은, n형 질화 알루미늄 단결정층을 형성하는 주면이 C면인 것이 바람직하다. 또한, 주면의 표면 거칠기는, n형 질화 알루미늄 단결정층의 결정 품질을 저하시키지 않기 때문에, 원자층 수준에서 평활한 것이 바람직하다. 구체적으로는, 종 기판의 주면 전면에서의 평균 제곱 거칠기(RMS)가 0.2nm 이하인 것이 바람직하다. 표면 거칠기가 상술한 범위를 초과하거나, 종 기판의 주면에 연마에 의한 손상 등이 존재하는 경우는, 전위 밀도가 많은 경우와 동일하게, n형 질화 알루미늄 단결정층의 크랙의 발생 요인이 된다.
n형 질화 알루미늄 단결정층을 성장시키는 주면의 면 방위는 C면인 것이 바람직하고, C면에서의 경사(오프 각도)는 특별히 한정되는 것은 아니지만, 0∼3 ° 정도인 것이 바람직하다.
또한, 질화 알루미늄 단결정 종 기판의 두께는, 특별히 제한되는 것은 아니지만, 통상 0.3∼1.0mm정도이다. 이러한 종 기판을 준비하는 것에 의해, 높은 결정 품질의 n형 질화 알루미늄 단결정층을 형성하는 것이 가능해진다.
(종 기판 위의 n형 질화 알루미늄 단결정층의 성장 방법)
이어서, 이 질화 알루미늄 단결정 종 기판 위에 성장시키는, n형 질화 알루미늄 단결정층의 성장 방법을 설명한다.
n형 질화 알루미늄 단결정층은, HVPE법, MOVPE법, 분자선 에피 택시(MBE: Molecule Beam Epitaxy)법 등, 공지의 결정성장법에 의해 제조된다. 그 중에서도, 비교적 높은 결정성장 속도로 고품질의 단결정층이 얻어지는 등의 생산성을 고려하면, HVPE법 또는 MOVPE법이 바람직하고, 가장 높은 성장 속도로 고품질의 단결정층이 얻어지는 HVPE법이 가장 바람직하다.
(HVPE법에 의한 n형 질화 알루미늄 단결정층의 성장 방법)
HVPE법을 채용하는 경우는, 알루미늄원으로서 할로겐화 알루미늄(예를 들면, 3염화 알루미늄 가스 등), 질소원으로서 암모니아, 및 실리콘원으로서 SiHαCl4 -α(α는 0∼3의 정수이다)의 가스를 질화 알루미늄 단결정 종 기판 위에, 수소 및 질소 등의 캐리어 가스와 함께 공급하여, n형 질화 알루미늄 단결정층을 성장시키는 것이 바람직하다. 그 외, 실리콘원으로서 석영(SiO2)이나 실리콘(Si) 등의 실리콘 공급원 재료를 사용할 수도 있다.
n형 질화 알루미늄 단결정층을 성장시킬 때의 종 기판의 온도는, 1200∼1500℃로 하는 것이 바람직하고, 또한 1350∼1450℃로 하는 것이 바람직하고, 특히 1400∼1450℃로 하는 것이 바람직하고, 1410∼1440℃로 하는 것이 가장 바람직하다. 일반적으로, Si를 도핑하여 n형 질화물 반도체층을 성장시키는 경우는, 성장시에 실리콘 도핑에 의해 단결정층 중에 변형이 축적되고, 크랙이 발생하는 등의 현상이 일어나는 것으로 알려져 있다. 그러나, 상술한 바와 같은 1200℃ 이상, 바람직하게는 1350℃ 이상의 고온에서, n형 질화 알루미늄 단결정을 성장시킴으로써, 막두께를 25㎛ 이상으로 하여도, 성장 중의 새로운 전위나 크랙의 발생을 대폭 저감하는 것이 가능해진다. n형 질화 알루미늄 단결정층을 성장시킬 때의 종 기판의 온도가 높아지면, 일반적으로 기판 주변 부재의 온도도 높아지기 때문에, 주변 부재에서의 불순물의 혼입량이 증가하는 경향이 있다. 또한 결정성장 속도가 높아짐에 따라, 염소 등의 원료 가스 유래의 불순물이 증가하는 것으로 여겨진다. 그 때문에, 과도하게 기판 온도를 높이거나, 또는 결정성장 속도가 빨라지면, 얻어지는 n형 질화 알루미늄 단결정층 중의 전자 농도와 실리콘 농도의 비(전자 농도/실리콘 농도)가 저하되어, 0.0005 미만이 될 우려가 있다. 이것은, 질화 알루미늄 단결정에 도핑된 실리콘의 대부분이 결정 중에 이물질로 존재하고, n형 도전성의 발현에 기여하지 않기 때문으로 추정된다. 한편, 결정성장 속도를 적당히 제어함으로써, 도핑된 실리콘의 대부분이 n형 도전성의 발현에 기여하게 된다. 이 원인은 반드시 명확하지는 않지만, 결정성장 속도를 비교적 완만하게 함으로써, 의도하지 않은 불순물의 혼입이나 알루미늄 결함의 형성이 억제되어, 보다 많은 실리콘이 도너로서 기능하기 때문인 것으로 여겨진다. 따라서, n형 질화 알루미늄 단결정층을 성장시킬 때의 종 기판의 온도는, 바람직하게는 1500℃ 이하, 더욱 바람직하게는 1450℃ 이하, 특히 바람직하게는 1440℃ 이하이다.
또한, 암모니아 등의 질소원으로 이루어지는 가스와 알루미늄 원으로 이루어지는 가스와의 공급 몰비(V/Ⅲ비)는, 사용하는 결정 성장 장치의 구조에도 의존하지만, 0.5∼100으로 하는 것이 바람직하고, 또한 2∼20으로 하는 것이 바람직하다. 또한, 캐리어 가스로서 질소를 사용하는 경우에는, 상기 V/Ⅲ비에는, 캐리어 가스에 포함되는 질소는 산입하지 않는다. V/Ⅲ비가 낮으면(즉, 공급되는 Al 원자가 과도하면), 결정 성장 속도가 빨라지는 경향이 있다. 또한, 알루미늄원인 할로겐화 알루미늄의 공급이 과잉이면, 할로겐이 불순물로서 단결정층 중에 잔류할 수 있다.
또한, n형 질화 알루미늄 단결정층의 성장 속도는, n형 도전성이나 발광 특성을 악화시키지 않는 범위에서, 특별히 제한되는 것은 아니지만, 10∼100㎛/h인 것이 바람직하고, 보다 바람직하게는 10∼50㎛/h, 더욱 바람직하게는 15∼30㎛/h, 특히 바람직하게는 15∼20㎛/h이다. 공업적인 생산 효율을 고려하면, 성장 속도는 큰 것이 바람직하지만, 성장 속도가 증가함에 따라, 성장 표면에 소구(hillock)가 형성되어, 결정 품질이 저하하는 경향이 있다.
이상의 종 기판의 온도, V/Ⅲ비, 성장 속도의 조건은, 사용하는 장치의 크기, 형상에 의해 최적값이 다르기 때문에, 상기의 예시 범위에서 최적값을 결정하면 된다.
n형 질화 알루미늄 단결정층을 성장시킬 때의 실리콘의 도핑 방법은, 예를 들어, 실리콘 원으로서 SiHαCl4 -α(α는 0∼3의 정수이다)의 가스를 이용하여 도핑하는 방법을 이용하는 것이 바람직하다. 막두께 방향에 있어서의 실리콘 농도를 일정하게 하는 경우는, n형 질화 알루미늄 단결정층 성장시의 SiHαCl4 -α 가스의 유량을 일정하게 유지하면 된다. 또한 실리콘을 도핑하는 다른 방법으로서, 질화 알루미늄 단결정 종 기판을 가열하는 서셉터(susceptor)의 주변에 있어서, 석영이나 실리콘 등의 실리콘 공급원 재료를 그 종 기판의 상류 측에 설치하고, 그 실리콘 공급원 재료로부터의 이탈 실리콘을 이용하여 도핑하는 방법 등을 사용할 수 있다. 실리콘의 함유량은, 상술한 SiHαCl4 -α 가스의 공급량, 실리콘 공급원 재료의 양, 배치를 조정하여 적절히 결정하면 된다. 다만, 과잉량의 실리콘을 도핑하는 것과 같은 조건하에서 하면, 얻어지는 n형 질화 알루미늄 단결정층(기판)의 발광 피크의 강도 비(I1/I2)가 높아지는 경향이 있으며, n형 도전 특성이 저하해 버리기 때문에 바람직하지 않다.
이상과 같은 방법을 채용함으로써, 실리콘을 도핑한, 고품질이고 자립성이 있는 n형 질화 알루미늄 단결정층을 형성할 수 있지만, 일반적으로 성장 조건은 결정 성장 장치의 구조에 크게 영향을 받는다. 예를 들어, 가스 공급부의 구조의 차이에 의한 공급 원료 가스의 선속도나, 피가열부의 구조의 차이에 의한 원료 가스의 대류의 변화를 들 수 있다. 이들의 차이로 인해, 종 기판 위에서의 실효적인 Al 원료 및 N 원료의 공급량 및 공급비가, 장치에 따라 다를 것으로 예상된다. 따라서, 상술한 파라미터의 범위 내에서 적절히 성장 조건을 조정함으로써, 본 발명의 n형 도전 특성 및 발광 특성을 안정적으로 실현하는 것이 가능하게 된다.
비특허문헌(Appl. Phys. Lett. 72 (1998) 459)에는, 실리콘을 도핑한 경우에, 도핑량의 증가에 따라 Al 결함의 형성 에너지가 저하하는 경향임을 나타내고 있다. 상술한 바와 같이, 크랙의 발생을 억제하는 관점에서는 고온에서의 성장이 바람직하지만, 한편으로 고농도의 실리콘을 도핑하는 경우에는, Al 결함의 형성을 억제하는 수단으로서, 상기의 비특허문헌에 기재한 바와 같이, 성장 온도를 낮게 설정하는 것이 바람직하다. 크랙의 억제 및 Al 결함의 형성의 억제의 양방의 관점에서, 성장 온도는 1350∼1450℃, 또한 1400∼1450℃, 특히 1410∼1440℃의 범위가 바람직하다.
또한, 성장 속도도 실리콘 도핑량의 증가에 따라 낮게 설정함으로써, Al 결함의 형성을 억제하여, 본 발명의 n형 질화 알루미늄 단결정의 발광 특성 및 n형 도전성을 달성하는 것이 가능해진다.
본 발명에서, 알루미늄 결함 농도가 낮고, 결정성이 좋은 자립성이 있는 n형 질화 알루미늄 단결정층(기판)을 성장(제조)시키기 위해서는, 예를 들어, (1) 성장 온도가 1350∼1450℃, 바람직하게는 1400∼1450℃, 더욱 바람직하게는 1410∼1440℃의 범위이며, (2) V/Ⅲ비가 5∼20, (3) n형 질화 알루미늄 단결정의 성장 속도를 15∼30㎛/h, 또한 15∼20㎛/h로 하고, (4) 성장 압력이 700∼760Torr, 또한 740∼760Torr인 것이 바람직하다. 이러한 (1)∼(4)의 성장 파라미터는, 상술한 바와 같이, n형 질화 알루미늄층을 성장시키는 장치의 차이에 따라 구체적인 조건은 다르지만, 본 발명의 바람직한 범위 내에서 조정하면 된다. 본 발명에서 사용된 장치에서는, 상기 (1), (2), (3)의 조건을 만족시킴으로써, 우수한 특성의 n형 질화 알루미늄 단결정층을 제조할 수 있었다. 제조 조건의 선정에 관하여 구체적 지침으로는, (1) 성장 온도가 높으면 성장 속도가 빨라지는 경향이 있으며, (2) V/Ⅲ비가 낮으면 성장 속도가 빨라지는 경향이 있다. 그리고, (3) 성장 속도가 빠르면, 얻어지는 n형 질화 알루미늄 단결정층 중의 전자 농도와 실리콘 농도의 비(전자 농도/실리콘 농도)가 저하되어, 0.0005 미만이 될 우려가 있다. 그 때문에, 예를 들어 성장 속도가 과도하게 빠른 경우에는 V/Ⅲ비를 높게 하는 등의 방법으로 성장 속도가 적절한 범위가 되도록 제어하는 것이 바람직하다.
성장 속도가 빠른 경우에, 전자 농도와 실리콘 농도의 비(전자 농도/실리콘 농도)가 저하하는 이유는 분명하지 않지만, 본 발명자들은 다음과 같이 고찰하고 있다. 즉, 성장 속도가 빨라지면, 염화 알루미늄 가스비의 증가에 따라, 염소(Cl) 등의 의도하지 않은 불순물의 혼입량이 증가하는 결과, 전자 농도와 실리콘 농도의 비가 저하하는 것으로 여겨진다. 또한 성장 속도가 빨라지면, n형 질화 알루미늄 단결정층 중에 포함되는 결함(에치 피트 밀도의 증가)이 증가하는 경향이 있기 때문에, 이러한 결함이 전자 농도와 실리콘 농도의 비를 저하시키는 요인이 되는 것으로 여겨진다. 그 때문에, 본 발명에서는 성장 속도가 비교적 느린 것이 바람직하다고 생각된다.
이상과 같은 방법으로 성장시키는 n형 질화 알루미늄 단결정층의 두께는, 특별히 제한되는 것은 아니지만, 후술한 분리 공정에서 단결정의 일부도 제거되기 때문에, 원하는 n형 질화 알루미늄 단결정 기판보다도 두껍게 설정한다. 그 때문에, n형 질화 알루미늄 단결정층은 25∼600㎛로 하는 것이 바람직하다.
(분리 방법)
상술한 방법에 의해 질화 알루미늄 단결정 종 기판 위에 n형 질화 알루미늄 단결정층이 형성된 적층 기판을 제작한 후, 종 기판과 n형 질화 알루미늄 단결정층을 분리하는 방법에 관한여 설명한다.
분리 방법은, 특별히 제한은 없고, 하기에서 예시하는 바와 같은 공지의 기술을 사용할 수 있다. 예를 들어, 적층 기판을 제작한 후, 종 기판 부분을 기계 연마하는 방법, 수산화칼륨 등의 알칼리 용액에 침지하여 종 기판 부분만을 용해시키는 방법, 일본국 특허공개공보 제2003-168820에 제안되어 있는 레이저광을 조사함으로써 분리하는 방법 등을 들 수 있다. 이에 의해 자립한 n형 질화 알루미늄 단결정 기판을 얻을 수 있다. 상술한 방법에 의해 질화 알루미늄 단결정 종 기판을 분리한 측의 면, 및 그 반대측의 면(성장 표면)은, 화학 기계(CMP) 연마를 실시하고, 기계연마 및 성장 후의 표면 산화 등에 의한 데미지층을 제거하여, 평활성을 향상시키는 것이 바람직하다. 또한, 성장 표면의 CMP 연마를 수행하는 순서는, 분리 후로 한정하는 것이 아니라, 적절하게 결정하면 되고, 예를 들면, n형 질화 알루미늄 단결정층의 성장 후에 수행해도 된다.
(반도체 디바이스의 제조)
이렇게 하여 얻어진 n형 질화 알루미늄 단결정 기판에 있어서, 기판의 양면(예를 들어, 기판의 상하면)에 동작 전극을 형성함으로써, 수직형의 반도체 디바이스를 제작할 수 있다. 또한, 이 수직형의 질화물 반도체 디바이스에서, 한쪽의 주면측(예를 들어, 상면)에 오믹(ohmic) 전극층을 형성하고, 다른쪽의 주면(예를 들어, 하면)에 쇼트키 전극층을 형성함으로써, 수직형 쇼트키 배리어 다이오드로 할 수 있다. 그 외의 형태로서, 본 발명의 n형 질화 알루미늄 단결정 기판과 전극 사이에, 적절하게 질화 알루미늄 갈륨 (AlXGa1 - XN, 0≤X≤1)층을 형성할 수도 있다. 질화 알루미늄 갈륨층은, 목적에 따라, 실리콘을 도핑한 n형, Mg을 도핑한 p형으로 할 수도 있고, 불순물을 도핑하지 않는 비도핑층이어도 된다. 또한, 본 발명의 n형 질화 알루미늄 단결정 기판은, 수평형의 질화물 반도체 디바이스의 제조에도 당연히 사용할 수 있다.
[실시예]
이하, 실시예 및 비교예를 통하여 본 발명에 대하여 상세히 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
실시예 1
본 발명의 n형 질화 알루미늄 단결정 기판을 제작하기 위한 질화 알루미늄 단결정 종 기판에는 C면 질화 알루미늄 단결정 종 기판(15mm×15mm×두께 500㎛)을 사용하였다. 이 질화 알루미늄 단결정 종 기판의 전위 밀도(에치 피트 밀도)는, 1×104cm-2였다. 또한, 이 전위 밀도는 하기에 기술하는 n형 질화 알루미늄 단결정 기판의 전위 밀도의 측정 방법과 동일한 방법으로 구했다.
이 종 기판을 HVPE 장치 내의 파이롤리틱 보론 나이트라이드 제의 서셉터 위에 설치한 후, HVPE 장치 내의 압력을 750Torr로 하고, 수소, 질소의 혼합 캐리어 가스 분위기 하에서, 종 기판을 1430℃에서 가열하였다. 이 때, 전체 캐리어 가스 유량(10slm)에 대하여 0.5부피%가 되도록 암모니아 가스를 공급했다. 이어서, 450℃에서 가열한 금속 Al과 염화수소 가스를 반응시키는 것에 의해 얻어지는 염화 알루미늄 가스를 전체 캐리어 가스 공급량에 대하여 0.035 부피%가 되도록 공급하여 종 기판 위에 n형 질화 알루미늄 단결정층을 50㎛ 형성했다. 여기서, V/Ⅲ비는 14.3이다. 이때, 서셉터 위에 석영 편(2mm×2mm×두께 1mm)를 설치하여, 가열 하에서 일어나는 석영의 자연 이탈 현상을 이용하여, 질화 알루미늄 단결정층 중에 실리콘을 도핑했다. 석영 편은 종 기판에 대하여, 가스의 상류 측에 1cm의 거리에 설치했다. 얻어진 n형 질화 알루미늄 단결정층과 성장 시간의 관계로부터 추산되는 성장 속도는 18㎛/h였다.
n형 질화 알루미늄 단결정층이 형성된 적층 기판을 HVPE 장치에서 꺼낸 후, 고분해능 X선 회절 장치(스펙트리스 사 패널리티컬 사업부 제 X'Pert)에 의해, 가속 전압 45kV, 가속 전류 40mA의 조건에서, n형 질화 알루미늄 단결정층의 (002)면 및 (101)면의 X선 로킹 커브(rocking curve) 측정을 실시했다. X선 로킹 커브의 반치폭은 각각 28arcsec, 19arcsec였다.
이어서, 포토루미네센스 장치(호리바 제작소 제 LabRamHR-800)에서 n형 질화 알루미늄 단결정층의 포토루미네센스 측정을 실시했다. 여기 광원에는 193nm의 ArF 레이저 (코히런트사 제 ExciStarS-200)를 사용하였다. 30 ° 경사지게 한 시료에 레이저 광을 조사하여, 시료에서 발생한 루미네센스를 집속 렌즈에서 결상(結像)한 후, 분광기로 검출하여, 파장에 대한 스펙트럼 강도를 얻었다. 측정 조건은, 측정 온도는 실온 (23℃)으로 하고, 조사 시간은 10초로 하여, 적산 횟수는 3회, 홀 직경은 1000㎛, 그레이팅(grating)은 300grooves/mm로 했다. 밴드 단 발광 피크(I2)는 209nm이며, 380nm 부근에 미약한 발광 피크(I2)가 관찰되었다. 각각의 피크 강도의 비 (I1/I2)는 0.13이었다.
그 후, 얻어진 질화 알루미늄 단결정 기판을 7mm 각 정도의 정사각형 형상 A1∼A4로 절단했다. 절단 후의 기판 중의 하나인 A1에 관하여는, 기계 연마에 의해 종 기판 부분을 제거하여, n형 질화 알루미늄 단결정 자립 기판을 제작하였다. 얻어진 자립 기판의 크기는 6.5mm×6.5mm×두께 39㎛이며, 무색 투명했다.
A2는, 300℃에서 가열한 수산화칼륨과 수산화나트륨의 혼합 용액에 5분간 침지한 후, 미분 간섭 현미경에 의해, 100㎛ 각의 시야 범위에서, 임의의 10시야를 관찰하고, n형 질화 알루미늄 단결정층 표면의 에치 피트 밀도(전위 밀도)를 관찰했다. 산출된 에치 피트 밀도(전위 밀도)는 2×104cm-2였다.
A3은, 세슘 이온을 1차 이온으로 이용한 SIMS 분석에 의해, 실리콘, 산소 및 탄소의 정량 분석을 실시했다. 농도는, 질화 알루미늄 표준 시료의 질소 2차 이온 강도에 따라 정량했다. 실리콘 농도는 3×1017cm-3이었다. 또한, 산소 및 탄소 농도는, 각각 1×1017cm-3(금회의 측정에서 검출 하한치) 이하였다. 따라서, 이 경우, 억셉터성 불순물(탄소)은 1×1017cm-3 이하로 간주할 수 있었다.
A4는, 40℃에서 가열한 염산 중에서 표면을 세정했다. 이어서, 그 기판 중 하나를 사용하여, 성장 표면의 사각(四隅)에, 진공 증착법에 의해 오믹 전극층으로서, Ti(20nm)/Al(100nm)/Ti (20nm)/Au(50nm) 전극을 형성하고, 질소 분위기 중 950℃의 조건에서 열처리를 실시했다. 그 후, 홀 효과 측정 장치(동양 테크니카 제 Resitest 8300)에 의해, 주파수 100mHz, 자기장 0.38T, 측정 온도 25∼527℃의 조건에서 홀 효과 측정(n형 도전성 평가)을 실시했다. 실온(23℃)에서의 전자 농도는 2.4×1014cm-3이며, 실리콘 농도에 대한 전자 농도의 비는 0.0008이었다. 또한 전자 농도의 온도 의존성으로부터 추산되는 억셉터 농도는 8×1016cm-3이었다.
비교예 1
두께를 200㎛ 형성하고, 성장 온도를 1450℃로 한 것 이외에는, 실시예 1과 동일한 조건에서 n형 질화 알루미늄 단결정층을 성장시키고, 동일한 평가를 실시했다. 기판 두께로부터 추산한 n형 질화 알루미늄 단결정층의 성장 속도는 22㎛/h였다. 포토루미네센스 측정에서 얻어진 피크 강도의 비(I1/I2)는 0.22이었다. 실시예 1과 동일하게, 7mm 각 정도의 정사각형 형상 B1∼B4로 절단하고, 동일한 평가를 실시했다.
B1에서, 6mm×6mm×두께 170㎛의 자립 기판을 제작할 수 있는 것을 확인했다. B2에서는 에치 피트 밀도를 측정하였고, 2×104cm-2였다. B3에서 얻어진 실리콘 농도는 2×1017cm-3, 산소 및 탄소 농도는, 각각 1×1017cm-3 (금회의 측정에서 검출 하한치) 이하였다. B4에서는, 실온(23℃)에서의 전자 농도 5×1013cm-3가 얻어지고, 실리콘 농도에 대한 전자 농도의 비는 0.00025이었다. 또한, 전자 농도의 온도 의존성으로부터 추산되는 억셉터 농도는 1×1017cm-3이었다.
비교예 2
염화 알루미늄 가스의 공급량을 0.043부피%로 변경하고, 성장 온도를 1520℃로 한 것 이외에는, 실시예 1과 동일한 조건에서, n형 질화 알루미늄 단결정층을 100㎛ 형성했다. 여기서, V/Ⅲ비는 11.6이다. 성장 속도는 32㎛/h였다. 포토루미네센스 측정에서 얻어진 피크 강도의 비(I1/I2)는 0.81이었다. 실시예 1과 동일하게, 7mm 각 정도의 정사각형 형상 C1∼C4로 절단하고, 동일한 평가를 실시했다.
C1에서, 6mm×6mm×두께 70㎛의 자립 기판을 제작할 수 있는 것을 확인했다. C2에서는, 에치 피트 밀도를 측정하였고, 2×104cm-2였다. C3에서 얻어진 실리콘 농도는 2×1017cm-3, 산소 및 탄소 농도는, 각각 1×1018cm-3, 1×1017cm-3 (금회의 측정에서 검출 하한치) 이하였다. C4에서는, 실온 (23℃)에서의 전자 농도 3×1012cm-3가 얻어지고, 실리콘 농도에 대한 전자 농도의 비는 0.000015였다. 또한, 전자 농도의 온도 의존성으로부터 추산되는 억셉터 농도는 1.9×1017cm-3이었다.
비교예 3
서셉터 위에 설치하는 석영 편(2mm×2mm×두께 1mm)을 3개로 한 것 이외에는, 비교예 1과 동일하게 n형 질화 알루미늄 단결정층을 성장시키고, 동일한 평가를 실시했다. 포토루미네센스 측정에서 얻어진 피크 강도의 비(I1/I2)는 9.8이였다. 기판 두께로부터 추산한 n형 질화 알루미늄 단결정층의 성장 속도는 23㎛/h였다. 실시예 1과 동일하게, 7mm 각 정도의 정사각형 형상 D1∼D4로 절단하고, 동일한 평가를 실시했다.
D1에서, 6mm×6mm×두께 170㎛의 자립 기판을 제작할 수 있는 것을 확인했다. D2에서는, 에치 피트 밀도를 측정하였고, 3×104cm-2였다. D3에서 얻어진 실리콘 농도는 8×1019cm-3, 산소 및 탄소 농도는 각각 5×1017cm-3, 1×1017cm-3 (금회의 측정에서 검출 하한치) 이하였다. D4에서는 실온 (23℃)에서의 전자 농도 2×1013cm-3가 얻어지고, 실리콘 농도에 대한 전자 농도의 비는 0.00000025였다. 또한, 전자 농도의 온도 의존성으로부터 추산되는 억셉터 농도는 6×1019cm-3이었다.
실시예 2
서셉터 위에 설치하는 석영 편의 개수를 2개로 한 것 이외에는, 실시예 1과 동일한 조건에서 n형 질화 알루미늄 단결정층을 성장시키고, 동일한 평가를 실시했다. 포토루미네센스 측정에서 얻어진 피크 강도의 비(I1/I2)는 0.42이었다. 기판 두께로부터 추산한 n형 질화 알루미늄 단결정층의 성장 속도는 20㎛/h였다. 실시예 1과 동일하게, 7mm 각 정도의 정사각형 형상 E1∼E4로 절단하고, 동일한 평가를 실시했다.
E1에서, 6mm×6mm×두께 40㎛의 자립 기판을 제작할 수 있는 것을 확인했다. E2에서는, 에치 피트 밀도를 측정하였고, 4.2×104cm- 2이였다. E3에서 얻어진 실리콘 농도는 1×1018cm-3, 산소 농도는 3×1017cm-3이며, 탄소 농도는 1×1017cm-3(금회의 측정에서 검출 하한치) 이하였다. E4에서는, 실온(23℃)에서의 전자 농도 7×1014cm-3가 얻어지고, 실리콘 농도에 대한 전자 농도의 비는 0.0007이었다. 또한, 전자 농도의 온도 의존성으로부터 추산되는 억셉터 농도는 3×1017cm-3이었다.
비교예 4
성장 온도를 1450℃, 염화 알루미늄 가스의 부피 유량비를 0.05부피%로 한 것 이외는, 실시예 1과 동일한 조건에서 n형 질화 알루미늄 단결정층을 성장시키고, 동일한 평가를 실시했다. 여기서, V/Ⅲ비는 10이다. 포토루미네센스 측정에서 얻어진 피크 강도의 비(I1/I2)는 0.37이었다. 기판 두께로부터 추산한 n형 질화 알루미늄 단결정층의 성장 속도는 32㎛/h였다. 실시예 1과 동일하게, 7mm 각 정도의 정사각형 형상 F1∼F4로 절단하고, 동일한 평가를 실시했다.
F1에서, 6mm×6mm×두께 40㎛의 자립 기판을 제작할 수 있는 것을 확인했다. F2에서는, 에치 피트 밀도를 측정하였고, 1×105cm-2였다. F3에서 얻어진 실리콘 농도는 2×1017cm-3, 산소 농도 및 탄소 농도는 1×1017cm-3 (금회의 측정에서 검출 하한치) 이하였다. F4에서는, 실온(23℃)에서의 전자 농도 8×1013cm-3가 얻어지고, 실리콘 농도에 대한 전자 농도의 비는 0.0004이었다. 또한, 전자 농도의 온도 의존성으로부터 추산되는 억셉터 농도는, 1.1×1017cm-3이었다.
참고예
시판되는 승화법에 의해 제작된 질화 알루미늄 기판에서, 동일한 평가를 실시했다. 에치 피트 밀도는 9×103cm-2였다. 실리콘 농도는 5×1018cm-3, 산소 농도는 2×1019cm-3이며, 탄소 농도는 3×1019cm-3이었다. 또한, 홀 효과 측정을 실시한 결과, 저항값이 높기 때문에 정확한 측정 결과는 얻지 못했다. 이 결과로부터, 승화법에 의해 제작된 질화 알루미늄 기판은 절연체이며, 비저항 값은 106Ωcm 이상으로 추산되었다. 포토루미네센스 측정에서 얻어진 피크 강도의 비(I1/I2)는 10 이상이었다.
Figure pct00001

Claims (6)

  1. 실리콘이 도핑된 n형 질화 알루미늄 단결정 기판으로서,
    23℃에서의 포토루미네센스 측정에서, 370∼390nm에 피크를 갖는 발광 스펙트럼 강도(I1)와 질화 알루미늄의 밴드 단의 발광 피크 강도(I2)의 비(I1/I2)가 0.5 이하이고,
    두께가 25∼500㎛이며,
    23℃에서의 전자 농도와 실리콘 농도의 비(전자 농도/실리콘 농도)가 0.0005∼0.001인 n형 질화 알루미늄 단결정 기판.
  2. 제1항에 있어서,
    억셉터 농도가 1018cm-3 이하이고, 또한 실리콘 농도를 초과하지 않는 n형 질화 알루미늄 단결정 기판.
  3. 제1항 또는 제2항에 있어서,
    전위 밀도가 106cm-2 이하인 n형 질화 알루미늄 단결정 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    23℃에서의 전자 농도가 1×1013∼1×1017cm-3인 n형 질화 알루미늄 단결정 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 n형 질화 알루미늄 단결정 기판의 상하의 주면에 전극층을 구비한 수직형 질화물 반도체 디바이스.
  6. 제5항에 기재된 수직형 질화물 반도체 디바이스에서, 한쪽의 주면 측에 오믹 전극층을 가지고, 다른 쪽의 주면에 쇼트키 전극층을 갖는 수직형 쇼트키 배리어 다이오드.
KR1020177002061A 2014-08-01 2015-07-21 n형 질화 알루미늄 단결정 기판 KR102361371B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014158035 2014-08-01
JPJP-P-2014-158035 2014-08-01
PCT/JP2015/070723 WO2016017480A1 (ja) 2014-08-01 2015-07-21 ｎ型窒化アルミニウム単結晶基板

Publications (2)

Publication Number Publication Date
KR20170038801A true KR20170038801A (ko) 2017-04-07
KR102361371B1 KR102361371B1 (ko) 2022-02-10

Family

ID=55217381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177002061A KR102361371B1 (ko) 2014-08-01 2015-07-21 n형 질화 알루미늄 단결정 기판

Country Status (6)

Country Link
US (1) US9806205B2 (ko)
JP (1) JP6625536B2 (ko)
KR (1) KR102361371B1 (ko)
CN (1) CN106574399B (ko)
DE (1) DE112015003542B4 (ko)
WO (1) WO2016017480A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039116A1 (ja) 2014-09-11 2016-03-17 株式会社トクヤマ 窒化アルミニウム単結晶基板の洗浄方法および積層体
US10411108B2 (en) * 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
JP6835019B2 (ja) * 2018-03-14 2021-02-24 株式会社豊田中央研究所 半導体装置及びその製造方法
WO2019189377A1 (ja) * 2018-03-27 2019-10-03 日本碍子株式会社 窒化アルミニウム板

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091234A (ja) 1998-09-07 2000-03-31 Nec Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP2003273398A (ja) 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
KR20030086816A (ko) 2002-05-07 2003-11-12 주식회사 금홍팬시 발성 및 회화연습용 헬멧
JP2006016294A (ja) * 2004-05-31 2006-01-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法、ｉｉｉ族窒化物結晶基板および半導体デバイス
KR20060100801A (ko) 2005-03-18 2006-09-21 삼성전자주식회사 귀 밑 착용형 이어셋
WO2007111219A1 (ja) 2006-03-29 2007-10-04 Sumitomo Electric Industries, Ltd. Ｉｉｉ族窒化物単結晶の成長方法
WO2008096884A1 (ja) 2007-02-07 2008-08-14 National University Corporation Tokyo University Of Agriculture And Technology ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法
KR20090052279A (ko) * 2007-11-20 2009-05-25 스미토모덴키고교가부시키가이샤 Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
KR20090059912A (ko) 2007-12-07 2009-06-11 현대자동차주식회사 다이캐스팅 금형 냉각용 보어 핀
JP2010089971A (ja) * 2008-10-03 2010-04-22 Tokyo Univ Of Agriculture & Technology 窒化アルミニウム単結晶基板、積層体、およびこれらの製造方法
JP2014051423A (ja) * 2012-09-10 2014-03-20 Hitachi Metals Ltd Ｉｉｉ族窒化物系半導体結晶、ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体自立基板、窒化物半導体デバイス、及び整流ダイオード
JP2014073918A (ja) * 2012-10-03 2014-04-24 Tokuyama Corp Ｎ型ｉｉｉ族窒化物半導体及びその製造方法
WO2015056714A1 (ja) 2013-10-15 2015-04-23 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463448B2 (ja) 2001-09-07 2010-05-19 パナソニック株式会社 ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
JP2003168820A (ja) 2001-12-03 2003-06-13 Sony Corp 剥離方法、レーザー光の照射方法及びこれらを用いた素子の製造方法
JP2006100801A (ja) 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
EP1954857B1 (en) * 2005-12-02 2018-09-26 Crystal Is, Inc. Doped aluminum nitride crystals and methods of making them
JP5273635B2 (ja) * 2006-08-25 2013-08-28 独立行政法人産業技術総合研究所 高効率間接遷移型半導体紫外線発光素子
JP2009059912A (ja) 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP5170030B2 (ja) * 2009-08-11 2013-03-27 日立電線株式会社 窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイス

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091234A (ja) 1998-09-07 2000-03-31 Nec Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP2003273398A (ja) 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
KR20030086816A (ko) 2002-05-07 2003-11-12 주식회사 금홍팬시 발성 및 회화연습용 헬멧
JP2006016294A (ja) * 2004-05-31 2006-01-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法、ｉｉｉ族窒化物結晶基板および半導体デバイス
KR20060100801A (ko) 2005-03-18 2006-09-21 삼성전자주식회사 귀 밑 착용형 이어셋
WO2007111219A1 (ja) 2006-03-29 2007-10-04 Sumitomo Electric Industries, Ltd. Ｉｉｉ族窒化物単結晶の成長方法
WO2008096884A1 (ja) 2007-02-07 2008-08-14 National University Corporation Tokyo University Of Agriculture And Technology ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法
KR20090106386A (ko) * 2007-02-07 2009-10-08 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 ｎ형 도전성 질화알루미늄 반도체 결정 및 그 제조 방법
KR20090052279A (ko) * 2007-11-20 2009-05-25 스미토모덴키고교가부시키가이샤 Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
KR20090059912A (ko) 2007-12-07 2009-06-11 현대자동차주식회사 다이캐스팅 금형 냉각용 보어 핀
JP2010089971A (ja) * 2008-10-03 2010-04-22 Tokyo Univ Of Agriculture & Technology 窒化アルミニウム単結晶基板、積層体、およびこれらの製造方法
JP2014051423A (ja) * 2012-09-10 2014-03-20 Hitachi Metals Ltd Ｉｉｉ族窒化物系半導体結晶、ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体自立基板、窒化物半導体デバイス、及び整流ダイオード
JP2014073918A (ja) * 2012-10-03 2014-04-24 Tokuyama Corp Ｎ型ｉｉｉ族窒化物半導体及びその製造方法
WO2015056714A1 (ja) 2013-10-15 2015-04-23 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
[비특허문헌 1] Appl. Phys. Express. 5 (2012) 055504
[비특허문헌 2] Appl. Phys. Express. 5 (2012) 125501

Also Published As

Publication number Publication date
KR102361371B1 (ko) 2022-02-10
WO2016017480A1 (ja) 2016-02-04
US20170222064A1 (en) 2017-08-03
CN106574399A (zh) 2017-04-19
DE112015003542B4 (de) 2022-09-15
DE112015003542T5 (de) 2017-04-13
US9806205B2 (en) 2017-10-31
JPWO2016017480A1 (ja) 2017-06-29
CN106574399B (zh) 2019-05-07
JP6625536B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
Gogova et al. Homo-and heteroepitaxial growth of Sn-doped β-Ga 2 O 3 layers by MOVPE
CN108352306B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
KR101669259B1 (ko) 적층체의 제조방법
US8663802B2 (en) Substrate and method for fabricating the same
JP6099346B2 (ja) Ｎ型ｉｉｉ族窒化物半導体層を有する積層体及びその製造方法
KR20150009965A (ko) 에피택셜 기판, 반도체 장치 및 반도체 장치의 제조방법
KR102361371B1 (ko) n형 질화 알루미늄 단결정 기판
WO2020171147A1 (ja) ＧａＮ結晶および基板
CN101636853B (zh) P型ⅲ族氮化物半导体以及ⅲ族氮化物半导体元件
JP6535204B2 (ja) Ｇａ２Ｏ３系結晶膜の形成方法
KR20230054418A (ko) GaN 결정 및 GaN 기판
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
EP2797108A1 (en) Nitride semiconductor substrate
JP5426315B2 (ja) ＺｎＯ系化合物半導体素子
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP2018154553A (ja) ＧａＮ基板
JP2014179544A (ja) ＡｌＮ薄膜の製造方法及びＡｌＮ薄膜
CN117043400A (zh) 层叠膜结构体及其制造方法
TW202419693A (zh) 複合基板及13族元素氮化物磊晶成長用基板
JP5547989B2 (ja) ＺｎＯ系半導体素子の製造方法
JP2013028519A (ja) 窒素ドープ酸化亜鉛系薄膜の製造方法
KR20130025629A (ko) 박막 성장방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant