KR20090106386A - ｎ형 도전성 질화알루미늄 반도체 결정 및 그 제조 방법 - Google Patents

ｎ형 도전성 질화알루미늄 반도체 결정 및 그 제조 방법 Download PDF

Info

Publication number
KR20090106386A
KR20090106386A KR1020097010130A KR20097010130A KR20090106386A KR 20090106386 A KR20090106386 A KR 20090106386A KR 1020097010130 A KR1020097010130 A KR 1020097010130A KR 20097010130 A KR20097010130 A KR 20097010130A KR 20090106386 A KR20090106386 A KR 20090106386A
Authority
KR
South Korea
Prior art keywords
aluminum nitride
substrate
nitride semiconductor
type conductive
semiconductor crystal
Prior art date
Application number
KR1020097010130A
Other languages
English (en)
Other versions
KR101075513B1 (ko
Inventor
아키노리 고우키츠
요시나오 구마가이
도루 나가시마
가즈야 다카다
히로유키 야나기
Original Assignee
고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠
가부시끼가이샤 도꾸야마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠, 가부시끼가이샤 도꾸야마 filed Critical 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠
Publication of KR20090106386A publication Critical patent/KR20090106386A/ko
Application granted granted Critical
Publication of KR101075513B1 publication Critical patent/KR101075513B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

사파이어 등의 단결정 기판 위에, HVPE법에 의해 AlN 결정층을 형성한 후에 기판 온도를 1,200℃ 이상으로 하고 나서, HVPE법에 의해 Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 할로겐 원자를 실질적으로 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층을 고속 형성하여 적층체를 얻고, 얻어진 적층체로부터 상기 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층을 분리하여 자립성 기판을 얻는다. 수직 도전형의 AlN계의 반도체 소자를 제작하기 위해서 유용한 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 자립성 기판을 제공한다.
Figure P1020097010130
자립성 기판, n형 도전성 질화알루미늄 반도체 결정

Description

ｎ형 도전성 질화알루미늄 반도체 결정 및 그 제조 방법{N-TYPE CONDUCTIVE ALUMINUM NITRIDE SEMICONDUCTOR CRYSTAL AND METHOD FOR PRODUCING THE SAME}
본 발명은, Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정 및 그 제조 방법에 관한 것이다.
질화알루미늄(AlN)은 그 금제대폭(禁制帶幅)이 6.2eV로 크고, 또한 직접 전이형의 반도체이므로, 자외광 발광 소자 재료로서 기대되고 있다.
발광 소자 등의 반도체 소자를 형성하기 위해서는, n전극에 전기적으로 접합한 n형 반도체층과 p전극에 전기적으로 접합한 p형 반도체층과의 사이에 클래드층(clad layer), 활성층 등을 포함하는 적층 구조를 형성할 필요가 있으며, 발광 효율의 점에서 어느 층에서도 높은 결정성, 즉, 결정의 전위나 점(点)결함이 적은 것이나, 적층 구조를 형성하는 질화알루미늄갈륨(AlGaN)과의 격자정수차나 열팽창계수차가 작은 것, 또한, 소자의 열화를 방지하는 관점에서 열전도율이 높은 것이 요구된다. 그 때문에, AlN계의 반도체 소자를 제작하기 위해서는 AlN 단결정 기판 위에 상기 층 구조를 형성하는 것이 유리하다.
AlN에 대해서는 호모에피택셜(homo-epitaxial) 기판의 제작이 곤란하므로, 통상은 사파이어 등의 단결정 기판 위에 AlN 단결정을 기상 성장시키는 방법이 채 용되고 있다. 기상 성장법 중에서도 성막 속도가 빠른 방법으로서, 하이드라이드 기상 에피택시(HVPE : Hydride Vapor Phase Epitaxy)법이 알려져 있다. HVPE법은 분자선 에피택시(MBE : Molecular Beam Epitaxy)법, 유기 금속 기상 에피택시(MOVPE : Metalorganic Vapor Phase Epitaxy)법에 비해 막두께를 정밀하게 제어하는 것이 비교적 곤란하기 때문에, 반도체 발광 소자의 결정층 형성에는 바람직하지 않지만, 결정성이 양호한 단결정을 빠른 성막 속도로 얻는 것이 가능하다. 이 때문에, HVPE법에 의해 사파이어 등의 기판 위에 AlN 단결정층을 후막 형성하여, 그것을 분리함으로써 AlN 단결정만으로 이루어지는 기판(AlN 자립성 기판)을 제조하는 것도 가능하다(일본 특개2005-252248호 공보 참조).
AlN계 반도체 소자를 제조하는 경우에는, 우선, 기판 위에 n형 도전성 질화알루미늄 반도체 결정층을 형성할 필요가 있고, n형 도전성 질화알루미늄 반도체 결정을 형성하는 방법으로서는 MOVPE법에 의해 Si가 도핑된 n형 도전성 AlN 결정층을 형성하는 방법이 알려져 있다(일본 특개2003-273398호 공보 참조). 또한, InGaN계, AlGaN계, 및 AlInGaN계 결정에 대해서는 HVPE에서 Si가 도핑된 n형 도전성 결정층을 형성하는 방법이 알려져 있다(일본 특개2000-91234호 공보).
[발명의 개시]
AlN 자립성 기판 위에 n형 도전성 질화알루미늄 반도체 결정층을 형성하는 경우에 있어서도 상기 일본 특개2003-273389호 공보나 특개2000-91234호 공보에 기재된 방법을 적용할 수 있다고 생각된다. 이들 방법을 이용하여 n형 도전성 질화알루미늄 반도체 결정층을 형성하고, 또한 그 위에 각종 결정층을 형성하여 AlN계 반도체 소자를 제조한 경우에는, AlN 자립성 기판 자체는 절연성이기 때문에, 드라이 에칭 등에 의해 성장층의 일부를 n형 도전성 질화알루미늄 반도체 결정층까지 에칭하여 그 위에 n전극을 형성할 필요가 있다. 이와 같은 n형 전극 구조에서는, 전류 패쓰가 n형 도전성 질화알루미늄 반도체 결정층을 횡단하는 구조로 되어 있기 때문에, 횡방향으로 길어진 만큼 저항 성분이 증가하여, 발열 등을 일으켜, 디바이스 특성을 악화시키는 원인이 된다.
HVPE법을 이용하여 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 자립성 기판을 얻을 수 있으면, 그 기판의 이면에 직접 n전극을 형성하는 것이 가능하게 되어, 상기 문제를 해결할 수 있다고 생각된다. 그러나, 상기 일본 특개2000-91234호 공보에 개시되어 있는 방법을 AlN계에 적용해본 바, 알루미늄 원료로 사용한 할로겐화알루미늄과 질소원으로 사용한 암모니아 가스의 반응이 할로겐화갈륨과의 반응과 비교하여 매우 빠르기 때문에, 기판 위에 성장하는 AlN의 균일성이 현저하게 악화하는 것이 판명했다. 또한, AlN에 대해 상기 일본 특개2000-91234호 공보에 기재되어 있는 1,100℃라는 온도에서 막 형성을 행한 경우에는, 단결정이 얻어지는 결정 성장 속도는 가장 빠른 경우라도 수㎛/h 정도이며, 자립성 기판이 되는 두께의 막을 효율적으로 제조하는 것은 불가능한 것이 명백해졌다. 또한, 얻어진 결정층에는 할로겐 불순물이 함유되어 있는 것도 판명했다. 할로겐 불순물이 함유되는 경우에는 전기적 특성이 저하할 뿐만 아니라 내구성이 저하하는 것이 우려된다.
본 발명자들은, HVPE법에 의해, 할로겐 불순물의 함유량이 적고, 양호한 전 기적 특성을 갖는 n형 도전성 질화알루미늄 반도체 결정을 얻는 것을 목적으로 예의 검토를 행했다. 그 결과, 기판 위에 직접 n형 도전성 질화알루미늄 반도체 결정을 형성하는 것이 아니라, 일단 AlN 결정층을 형성하고 나서 그 위에 n형 도전성 질화알루미늄 반도체 결정층을 형성하도록 함과 함께, 그 결정층을 형성할 때의 기판 온도를 1,200℃ 이상으로 했을 때에는 성장 속도를 높이는 효과가 보여질 뿐만 아니라, 결정 품질, 즉 결정 중에 포함되는 전위 밀도가 감소하고, 또한 할로겐 불순물의 함유량도 현저하게 저하하는 것을 알아냈다. 그리고, 이와 같이 하여 얻어진 n형 도전성 질화알루미늄 반도체 결정의 물성에 대해 검토를 행한 바, 그 n형 도전성 질화알루미늄 반도체 결정은, 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는다는 특징이 있는 것을 알아내어, 본 발명을 완성하기에 이르렀다.
즉, 본 발명이 제공하는 상기 과제를 해결하기 위한 수단은 이하와 같다.
(1) 단결정 기판(단, 질화알루미늄 단결정 기판을 제외한다) 위에, 질화알루미늄 결정층, 및 Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 실질적으로 할로겐 원자를 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층이, 이 순번으로 적층되어 이루어지는 적층체.
(2) 질화알루미늄 단결정 기판 위에, Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 할로겐 원자를 실질적으로 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층이 적층되어 이루어지는 적층체.
(3) 상기 (1)의 적층체를 제조하는 방법으로서, (A) 가열된 단결정 기판(단, 질화알루미늄 단결정 기판을 제외한다)과, Al의 할로겐화물 및 질소 원자를 함유하는 화합물을 포함하는 가스를 접촉시켜 그 단결정 기판 위에 AlN 결정을 기상 성장시켜 0.5nm 이상의 두께를 갖는 AlN 결정층을 형성하는 공정, 및 (B) 상기 공정에서 얻어진, 표면에 질화알루미늄 결정층을 갖는 기판을 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물, 및 식 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스와 접촉시켜 당해 기판의 질화알루미늄 결정층 위에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정을 기상 성장시키는 공정을 포함하는 것을 특징으로 하는 방법.
(4) 상기 (2)의 적층체를 제조하는 방법으로서, 질화알루미늄 단결정 기판을 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물, 및 식 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스와 접촉시켜 당해 기판 위에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정을 기상 성장시키는 공정
을 포함하는 것을 특징으로 하는 방법.
(5) Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 실질적으로 할로겐 원자를 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 자립성 기판.
(6) 상기 (5)의 자립성 기판을 제조하는 방법으로서, (A) 가열된 단결정 기판(단, 질화알루미늄 단결정 기판을 제외한다)과, Al의 할로겐화물 및 질소 원자를 함유하는 화합물을 포함하는 가스를 접촉시켜 그 기판 위에 AlN 결정을 기상 성장시켜 0.5nm 이상의 두께를 갖는 질화알루미늄 결정층을 형성하는 공정, (B') 상기 공정에서 얻어진, 표면에 질화알루미늄 결정층을 갖는 기판을 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물, 및 식 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스를 접촉시켜 당해 기판의 질화알루미늄 결정층 위에 Si 원자가 도핑된, 2㎛ 이상의 두께를 갖는 n형 도전성 질화알루미늄 반도체 결정층을 형성하는 공정, 및 (C) 상기 공정에서 얻어진, 표면에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정층을 갖는 기판으로부터 당해 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정층을 분리하는 공정을 포함하는 것을 특징으로 하는 방법.
(7) 상기 (5)의 자립성 기판을 제조하는 방법으로서, (B') 질화알루미늄 단결정 기판을, 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물 및 식 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스와 접촉시켜 당해 기판 위에 Si 원자가 도핑된, 2㎛ 이상의 두께를 갖는 n형 도전성 질화알루미늄 반도체 결정층을 형성하는 공정, 및
(C) 상기 공정에서 얻어진, 표면에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정층을 갖는 기판으로부터 당해 Si 원자가 도핑된 n형 도전성 질화알 루미늄 반도체 결정층을 분리하는 공정
을 포함하는 것을 특징으로 하는 방법.
(8) Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 실질적으로 할로겐 원자를 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층을 포함하는 반도체 소자.
(9) 상기 (8)의 반도체 소자를 제조하는 방법으로서, 상기 (5)의 자립성 기판의 한쪽의 면 위에 반도체 소자 구조를 형성하는 공정을 포함하는 것을 특징으로 하는 방법.
또, 상기 (3) 및 (6)의 방법에서는, 양호한 n형 도전성 질화알루미늄 반도체 결정층을 확실하게 얻을 수 있다는 관점에서, 상기 공정(A)에서의 기판 온도를 1,000∼1,150℃로 하는 것이 바람직하다.
도 1은, 본 발명에서 사용되는 대표적인 기상 성장 장치의 개략도이다.
[발명을 실시하기 위한 최량의 형태]
본 발명의 적층체는, 단결정 기판(단, 질화알루미늄 단결정 기판을 제외한다) 위에, 질화알루미늄 결정층, 및 Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 실질적으로 할로겐 원자를 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층이, 이 순번으로 적층되어 이루어진다.
상기 단결정 기판으로서는, 예를 들면 사파이어, 질화규소, 질화갈륨, 산화아연, 실리콘, 붕화지르코늄을 사용할 수 있다. 이들 중에서도 열안정성이 좋고, 자외 영역에서의 투과성이 양호하다는 이유에서 사파이어를 사용하는 것이 바람직하다.
본 발명의 적층체는, 상기 단결정 기판과 「Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 실질적으로 할로겐 원자를 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정」(이하, 본 n형 도전성 질화알루미늄 반도체 결정이라고도 한다)으로 이루어지는 층(이하, 본 n형 도전성 질화알루미늄 반도체 결정층이라고도 한다)과의 사이에 「질화알루미늄 결정층」(이하, 중간층이라고도 한다)을 갖는다. 그 중간층은, 그 위에 n형 도전성 질화알루미늄 반도체 결정을 고속 성장하는 경우에 있어서, 얻어진 당해 결정을 본 n형 도전성 질화알루미늄 반도체 결정으로서 얻기 위해서 필요하다. 이와 같은 중간층을 형성하지 않는 경우에는, HVPE법에 의해 본 n형 도전성 질화알루미늄 반도체 결정층을 형성하는 것이 곤란하게 된다.
중간층을 구성하는 결정은, 1,000∼1,150℃의 온도 범위에서 HVPE법에 의해 성장시키는 것이 바람직하다. 이 온도 영역에서, 원료인 할로겐화알루미늄과 질소원 가스의 공급량을 적절히 조정하여 성장 속도를 2∼50㎛/h로 조정하고, 또한, 성장 시간을 조절함으로써, 기판 표면에, 질화알루미늄의 단위 격자 1층분 이상의 막두께를 갖는 중간층을 성장시킬 수 있다. 중간층의 막두께는, 바람직하게는 0.5∼ 200nm, 특히 바람직하게는 5∼150nm의 범위이다. 본 발명자들이 확인한 바에 따르면, 이와 같이 하여 형성한 중간층은 주상(柱狀)의 결정 형태를 갖고 있다. 결정 형태는 원자간력(原子間力) 현미경을 사용하여 관찰하는 것이 가능하다. 결정 형태와의 인과 관계는 명확하지 않지만, 주상의 결정 형태를 갖는 중간층을 형성함으로써, 혹은 동일한 HVPE에 의해 중간층을 형성한 직후에 n형 도전성 AlN층을 형성함으로써, 중간층 위에 형성하는 n형 도전성 AlN층의 결정성과 표면의 평활성이 향상하는 효과가 확인되어 있다. 중간층에는 상층의 본 n형 도전성 질화알루미늄 반도체 결정층 혹은 단결정 기판으로서 실리콘 기판을 사용한 경우에 있어서의 당해 실리콘 기판으로부터 규소 원자가 확산해가는 경우가 있기 때문에, 규소 원자를 함유하는 경우가 있지만, 그 농도는 통상, 본 n형 도전성 질화알루미늄 반도체 결정층에서의 규소 농도보다는 낮다.
본 발명의 적층체는, 또한, 상기 중간층을 갖지 않고, 질화알루미늄 단결정 기판 위에 본 n형 도전성 질화알루미늄 반도체 결정층을 적층하여 이루어지는 것일 수 있다.
상기 질화알루미늄 단결정 기판은, 기판 그 자체가 질화알루미늄 결정으로 이루어지는 것은 물론, 질화알루미늄 이외의 소재로 이루어지는 기판 위에 질화알루미늄 단결정층을 갖는 것이어도 좋고, 질화알루미늄 다결정 기판 위에 질화알루미늄 단결정층을 갖는 것이어도 좋다. 그러나, n형 도전성 AlN층의 결정성과 표면의 평활성의 관점에서, 질화알루미늄 단결정 기판을 사용하는 경우이어도, 1,000∼1,150℃의 온도 범위에서 HVPE법에 의해 성장시킨 중간층을 형성하는 것이 바람직 하다.
본 n형 도전성 질화알루미늄 반도체 결정은, Si 원자가 도핑된 질화알루미늄 결정으로서, Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 할로겐 원자를 실질적으로 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 결정으로 이루어진다.
본 n형 도전성 질화알루미늄 반도체 결정은, 다결정이어도 단결정이어도 좋지만, 다결정체의 경우, 결정립계가 캐리어인 전자의 보상 사이트로서 작용하여 도전성을 저해하기 때문에, 반도체 소자 제조용의 기판으로서의 유용성이란 점에서 단결정인 것이 바람직하다. 또한, 단결정이어도, 단결정 중에 전위가 존재하면, 전위가 캐리어인 전자의 보상 사이트로서 작용하여 도전성을 저해하기 때문에, 그 결정에 포함되는 전위 밀도는, 바람직하게는 2×1010cm-2 이하, 특히 바람직하게는 5×109cm-2 이하이다.
본 n형 도전성 질화알루미늄 반도체 결정에 함유되는 Si 원자의 함유량은 1×1018∼5×1020cm-3이다. 이와 같은 양의 Si 원자를 함유함으로써, n형 반도체로서 뛰어난 특성을 나타내는 것이 가능하게 된다. 이것은, 상기와 같은 함유량이면 Si 원자가 Al 사이트를 차지하는 형태로 도핑되고, Si의 치환에 의해 생성되는 전자가 캐리어로서 유효하게 도전에 기여할 수 있기 때문이라고 생각된다. 전기 전도성의 관점에서 Si 원자의 함유량은, 1×1018∼5×1020cm-3, 특히 5×1018∼1×1020cm-3인 것 이 바람직하다. 또, Si 원자의 함유량은 2차 이온 질량 분석법(SIMS : Secondary ion mass spectrometry)에 의해 측정하는 것이 가능하다. 이 방법은 고(高)진공 중에서 피측정물에 1차 이온인 세슘 이온을 조사하여, 세슘 이온에 의해 스퍼터링되어 피측정물로부터 비래(飛來)한 이온종(2차 이온)을 질량 분석계에 의해 정량하여, 피측정물에 함유되는 원소의 조성과 농도 프로파일을 측정하는 것이다.
본 n형 도전성 질화알루미늄 반도체 결정은, 염소 원자 등의 할로겐 원자 불순물을 실질적으로 함유하지 않는다는 특징을 갖는다. 여기서, 할로겐 원자를 실질적으로 함유하지 않는다 함은, 할로겐 원자 불순물의 함유량이 5×1018cm-3 이하인 것을 의미한다. 할로겐 원자 함유량을 억제함으로써 전기적 특성이 향상함과 함께 내구성도 높아진다. 이들 효과의 관점에서 할로겐 원자 불순물의 함유량은 1×1018cm-3 이하인 것이 바람직하다. 본 발명에서는 일본 특개2005-252248호 공보에 기재되는 장치를 사용하여 기판을 국소적으로 가열함으로써 1,200℃ 이상의 성장 온도를 실현하여 있다. 이것은 고품질의 질화알루미늄 단결정을 성장시키기 위해서는 1,200℃ 이상의 고온도가 필요하기 때문이다.
한편, 일본 특개2000-91234호 공보에 기재된 방법에서는 반응관을 외부로부터 가열함으로써 기판을 1,100℃로 가열하고 있지만, 이 방법이면, 반응관으로 사용하고 있는 석영 유리의 내열 온도 1,100∼1,200℃로 성장 온도가 제한되버리기 때문에, 고품질의 질화알루미늄 단결정을 얻는 것은 실질적으로는 어렵다. 이것은, 알루미늄 원료로 사용한 할로겐화알루미늄과 질소원으로 사용한 암모니아 가스 의 반응이 할로겐화갈륨과의 반응과 비교하여 매우 빠르기 때문에, 기판 표면에 흡착한 알루미늄 화학종의 확산이 불충분한 상태에서 기판 위에 AlN이 성장하기 때문이며, 결과로서 전위 밀도가 1010cm-2 오더로 함유되게 되어, 할로겐 불순물이 혼입하는 원인으로도 된다. 또한, 원료 가스의 반응이 빠름에 기인하여, 성장하는 AlN의 균일성이 현저하게 악화한다. 또한, 단결정이 얻어지는 결정 성장 속도가 AlN의 경우에는 가장 빠른 경우라도 수㎛/h 정도로서 자립성 기판의 제조를 위해서는 불충분하다.
1,200℃ 이상의 온도에서 질화알루미늄 반도체 결정을 성장시킴으로써, 기판 표면에 흡착한 알루미늄 화학종의 확산이 촉진되어 결정 품질이 개선되는 이외에, 기판 표면에서의 할로겐화알루미늄 가스와 질소원 가스의 반응이 충분히 진행하기 때문에, 반도체 결정 내에 잔류하는 할로겐 원자를 실질적으로 함유하지 않게 되는 것이라고 생각된다. 또, 할로겐 원자 불순물의 함유량은 Si 농도와 같이 2차 이온 질량 분석법에 의해 측정할 수 있다.
또한, 본 n형 도전성 질화알루미늄 반도체 결정은, 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는다는, InGaN계, AlGaN계, 및 AlInGaN계의 결정에 Si를 도핑했을 때에는 얻어지지 않는, 뛰어난 특성을 갖는다. 이 때문에, 본 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 자립 기판 위에 각종 결정층을 형성하여 AlN계 반도체 소자를 제조한 경우에는, 소자의 저면(底面)으로부터 발하는 광을 흡수하지 않으므로, 이것을 반사시키는 등의 수단을 강구함으로써 광강 도를 높게 하는 것이 가능하게 된다.
여기서, 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는다 함은, 기판 위에 성장한 n형 도전성 질화알루미늄 반도체 결정 또는 n형 도전성 질화알루미늄 반도체 결정 자립성 기판에 대해 가시 영역 및 자외 영역 즉 1.59∼5.9eV 범위의 흡수 스펙트럼을 투과법에 의해 측정하고, 또한 측정값을 사용하여, 식 : I/I0=EXP(-αL), (단, 백그라운드 측정에 의해 백그라운드를 제거한 경우)에 따라, 흡수 계수를 산출했을 때의, 1.59eV 이상 5.9eV 이하의 에너지를 갖는 광에 대한 흡수 계수가 5,000cm-1 이하, 바람직하게는 2,000cm-1 이하인 것을 의미한다. 여기서 I0는 입사광의 강도, I는 투과광의 강도, L은 n형 도전성 질화알루미늄 반도체 결정 혹은 그 자립성 기판의 두께, α는 흡수 계수를 나타낸다. 측정시에는, 백그라운드 측정을 행하여 피측정물 표면의 반사의 영향을 제거하는 것이 바람직하고, 또한, AlN의 표면에서의 난반사가 일어나는 경우에는, 미리 표면 연마를 행하는 것이나, 연마가 곤란한 경우, 굴절률이 근접한 용매 내에 피측정물을 설치하여 난반사의 영향을 저감하는 것이 가능하다.
또한, 본 발명의 n형 도전성 질화알루미늄 반도체 결정은, 비접촉 저항률 측정법에 의해 측정되는 저항률이 2,000Ω·cm 이하, 특히 100Ω·cm 이하인 것이 바람직하다. 비접촉 저항률 측정법은, 피측정물에 프로브를 거쳐 고주파를 인가했을 때에, 고주파를 인가된 것에 기인하여 도전성의 피측정물의 표면에 발생한 유도 전류에 의해, 프로브로 돌아오는 고주파에 변조가 발생하는 것을 이용한 측정 방법이 다. 물론, n형 도전성 질화알루미늄 반도체 결정에 전극을 형성하여, 전류-전압 측정(I-V 측정)을 행함으로써 저항률을 구해도 좋다.
본 n형 도전성 질화알루미늄 반도체 결정층의 두께는, 본 발명의 적층체를 그대로 발광 소자용의 기판에 사용하여, 횡방향 도전형의 발광 소자 구조(플립칩(flip-chip) 타입이라고도 한다)를 사용하는 것이면, 바람직하게는 2㎛ 이상, 특히 바람직하게는 3㎛ 이상인 것이 요망되고, 자립성 기판을 제조하는 관점에서는, 더욱 후막으로 성장시켜 예를 들면 20㎛ 이상, 특히 50㎛ 이상으로 하는 것이 바람직하다.
본 발명의 적층체는, 다음과 같은 방법에 의해 호적하게 제조할 수 있다. (A) 가열된 단결정 기판(단, 질화알루미늄 단결정 기판을 제외한다)과, Al의 할로겐화물 및 질소 원자를 함유하는 화합물을 포함하는 가스를 접촉시켜 그 단결정 기판 위에 AlN 결정을 기상 성장시켜 0.5nm 이상의 두께를 갖는 질화알루미늄 결정층(중간층)을 형성하는 공정, 및 (B) 상기 공정에서 얻어진, 표면에 AlN 결정층을 갖는 기판을 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물, 및 식 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스와 접촉시켜 당해 기판의 질화알루미늄 결정층 위에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정을 기상 성장시키는 공정을 포함하는 방법(이하, 본 발명의 제1 방법이라 한다)에 의해 호적하게 제조할 수 있다.
상기 공정(A) 및 (B)은, 어느 것도 HVPE법에 의해 행할 수 있고, 종래로부터 알려져 있는 HVPE 장치를 사용하여, 시료를 장치 밖으로 빼내지 않고 연속하여 행할 수 있다. HVPE 장치로서는 상기 일본 특개2005-252248호 공보의 도 1에 나타내는 기판부를 900℃∼1,700℃로 가열할 수 있는 장치를 호적하게 사용할 수 있다. 상기 공정(A) 및 (B)을 동일 장치 내에서 연속하여 행한 경우에는, 아마 (A) 공정에서 형성된 중간층 표면의 활성 상태가 유지된 상태에서 공정(B)의 성장이 일어나기 때문이라고 생각되지만, 전위 밀도가 낮은 양호한 결정성을 갖고, 표면 평활성이 뛰어난 본 n형 도전성 질화알루미늄 반도체 결정층을 형성할 수 있다. 이와 같은 이유에서, 상기 공정(A) 및 (B)을 동일 장치 내에서 연속하여 행하는 것이 바람직하다.
또한, 본 발명의 적층체는 하기 별법(別法)에 의해 제조할 수도 있다. (B') 질화알루미늄 단결정 기판을, 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물 및 식 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스와 접촉시켜 당해 기판 위에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정을 기상 성장시키는 공정을 포함하는 것을 특징으로 하는 방법(이하, 본 발명의 제2 방법이라 한다).
본 발명의 제2 방법에서는, 본 발명의 제1 방법의 (A) 공정을 행하지 않고, 기판으로서 질화알루미늄 단결정 기판을 사용하여, 상기 공정(B')를 행한다.
이하, 도 1에 나타내는 장치를 사용하여 본 발명의 제1 방법에 의한 적층체의 제조예에 대해 설명한다.
도 1에 나타내는 장치는, 원통상의 석영 유리 반응관(11)으로 이루어지는 반응기 본체와, 그 반응관(11)의 외부에 배치되는 외부 가열 수단(12)과, 그 반응관(11)의 내부에 배치되는 서셉터(susceptor)(13)를 구비한다. 그리고, 반응관(11)의 한쪽의 단부로부터 캐리어 가스 및 원료 가스를 공급하고, 다른 쪽의 단부 근방의 측벽에 마련된 개구부로부터 캐리어 가스 및 미반응의 반응 가스를 배출하는 구조로 되어 있다. 또, 상기 외부 가열 수단(12)은, 기판(14)의 가열을 목적으로 하지 않고, 주로 반응역의 반응 가스의 온도를 소정 온도로 유지하는 목적에서 사용되는 것이며, 반드시 필요하지는 않다. 이 외부 가열 수단(12)으로서는, 예를 들면 저항 가열식 히터, 고주파 가열 장치, 고주파 유도 가열 장치, 램프 히터 등을 사용할 수 있다. 또한, 상기 서셉터(13)는, 그 상면에 기판(14)을 유지할 수 있도록 되어 있다.
도 1에 나타내는 장치에서의 원료 가스 공급측의 반응관에서, 노즐(15)로부터 캐리어 가스로 희석된 할로겐화알루미늄 가스가 공급되고, 노즐(16)로부터 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 함유하는 실리콘원 가스를 캐리어 가스로 희석하여 공급한다. 또한, 노즐(15)과 노즐(16) 사이의 공간을 유로로 하여 캐리어 가스로 희석된 질소원 가스가 공급된다.
상기 할로겐화알루미늄 가스의 유로는, 배관을 통해 도시하지 않는 "할로겐화알루미늄 가스 공급원"과 접속되어 있다. 할로겐화알루미늄 가스는, 알루미늄 금속과 할로겐화수소를 반응시킴으로써 얻을 수 있다. 예를 들면 일본 특개2003- 303774호 공보에 기재되어 있는 바와 같이, 이와 같은 반응을 행하는 반응기를 "할로겐화알루미늄 가스 공급원"으로 할 수도 있다. 또한, 할로겐화알루미늄 가스는, 할로겐화알루미늄 고체 그 자체를 가열, 기화시킴으로써 얻을 수도 있다. 이 경우, 할로겐화알루미늄으로는 무수 결정이며, 또한 불순물이 적은 것을 사용하는 것이 바람직하다. 원료 가스에 불순물이 혼입하면 형성되는 결정에 결함이 발생할 뿐만 아니라, 전기적 특성의 저하를 가져오기 때문에, 가스의 원료가 되는 물질은 고순도품을 사용할 필요가 있다.
실리콘원 가스에 대해서도 배관을 통해 도시하고 있지 않는 실리콘원 가스 공급원과 접속되어 있다. 실리콘원 가스로서는 본 발명에서는 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스를 사용하는 것이 가능하다. SiCl4를 실리콘원 가스로서 사용하는 경우, SiCl4는 상온에서 액체이기 때문에 버블러(bubbler)라 불리는 금속 용기 내에 SiCl4를 저장해 두고, 금속 용기를 외부로부터 소정의 온도로 유지하여, 내부의 SiCl4의 온도를 제어한 상태에서 금속 용기 내의 액체에 캐리어 가스를 버블링하면서 유통함으로써, 유지 온도의 포화 증기압과 유통한 체적의 곱에 상당하는 SiCl4 가스가 캐리어 가스와 함께 수송된다. 한편, SiHxCl4-x(식 중, x는 1∼3의 정수이다)에 관해서는 상온에서 가스이기 때문에, 매스플로우 컨트롤러에 의해 직접 유량을 조절함으로써 수송된다. SiHxCl4-x(식 중, x는 1∼3의 정수이다)를 사용하는 경우, 공급하는 가스 농도가 높은 경우는, 질소나 아 르곤, 헬륨 등의 불활성 가스나 수소 가스를 베이스 가스로 하여 희석한 것을 미리 봄베에 충전한 것을 유량 조절기에 의해 공급량을 제어해도 좋다.
한편, 질소원 가스 유로는, 배관에 의해 유량 조절 수단을 거쳐 도시하지 않는 "질소원 가스 공급원"과 접속하여 있음과 함께, 그 유량 조절 수단보다 하류측의 배관에는 유량 조절 수단을 거쳐 캐리어 가스 공급원에 접속하는 배관이 접속되어, 질소원 가스를 캐리어 가스로 원하는 희석 배율로 희석할 수 있도록 되어 있다. 질소원 가스로서는, 질소를 함유하는 반응성 가스가 채용되지만, 비용과 취급 용이성의 점에서, 암모니아 가스가 바람직하다. 어느 원료 가스에 있어서도 같은 이유에 의해 고순도품을 사용할 필요가 있다.
캐리어 가스로서는, 예를 들면 수소, 질소, 헬륨, 또는 아르곤의 단체 가스, 혹은 그들의 혼합 가스가 사용 가능하며, 미리 정제기를 사용하여 산소, 수증기, 일산화탄소 혹은 이산화탄소 등의 불순 가스 성분을 제거해 두는 것이 바람직하다.
도 1에 나타내는 장치에 있어서는, 서셉터(13)로서 카본 발열체를 열분해 질화붕소로 코팅한 복합체 히터를 사용하여, 서셉터(13) 위에 설치한 기판(14)을 가열했다. 히터의 단면에는 전극 부분을 갖고 있어, 당해 서셉터에는 전극을 거쳐 외부로부터 전력을 인가한다. 당해 서셉터는, 발열체를 코팅하고 있는 열분해 질화붕소가 수소 가스나 할로겐화알루미늄 가스, 암모니아 가스, 실리콘원 가스에 대한 내식성이 양호하기 때문에, 본 발명의 사용 온도 영역인 실온∼1,700℃ 이하의 온도에서 안정적으로 사용할 수 있다. 본 발명에서는, 당해 서셉터를 사용했지만, 일본 특개2005-252248호 공보에 기재되는 바와 같이 기판 부분이 국소적으로 1,200 ℃ 이상으로 가열할 수 있는 것이면 가열 수단은 이에 한정되지 않는다.
본 발명의 방법에서는, 도 1에 나타내는 장치를 사용하여, 기판(14)의 온도를 원료 가스의 반응 영역에서의 반응 용기 벽의 온도보다 고온으로 유지하여 질화알루미늄 반도체 결정의 성장을 행한다. 결정의 성장은, 다음과 같은 수순으로 호적(好適)하게 행할 수 있다.
즉, 반응기 내의 서셉터 위에 기판을 셋팅한 후에 반응기 내에 캐리어 가스를 유통시켜 반응기 내의 분위기를 캐리어 가스 분위기로 한다. 그 후, 기판 표면에 부착하여 있는 유기물을 제거하는 목적에서, 서셉터에 전력을 공급하여 서셉터를 가열하거나, 또는 외부 가열 수단을 사용하여 기판을 가열함으로써 기판을 1,000∼1,100℃ 정도의 고온 상태로 10분간 정도 유지한다(이하, 이 처리를 써멀클리닝(thermal-cleaning)이라고도 한다). 써멀클리닝 종료 후에 기판 온도를 제1층째의 층, 즉 중간층의 성장 온도인 1,000∼1,150℃로 조정하고 나서 원료 가스인 할로겐화알루미늄 및 질소원 가스를 반응기 내에 도입하여 반응을 개시하는 수순에 따라, 기판 위에 중간층의 질화알루미늄 결정을 성장시킬 수 있다.
소정 시간 반응을 행하여, 소기의 두께의 중간층이 얻어지면, 할로겐화알루미늄 가스의 공급을 정지하여, 성장을 중단하고, 제2 단계째의 층, 즉 n형 도전성 질화알루미늄 반도체 결정의 성장 온도인 1,200℃ 이상의 온도, 바람직하게는 1,200∼1,700℃의 온도로 조정하고 나서, 다시 할로겐화알루미늄 가스의 공급을 재개하여, 제2 단계째의 n형 도전성 질화알루미늄 반도체 결정을 성장시킨다. 이 때에 실리콘원 가스를 동시에 공급함으로써, 실리콘이 도핑되어 n형 도전성 질화알루 미늄 반도체 결정을 성장시킬 수 있다. 제2 단계째의 성장을 상기 고온도 영역에서 행함으로써, 성장 표면에 흡착한 원료 가스의 확산이 촉진되는 것이지만, 특히 제1 단계째에서 성장한 중간층은 제2 단계째에 성장할 때의 양질의 종결정(種結晶)(성장핵이라고도 한다)으로서 작용하기 때문에, 전위 저감이나 표면 평활성의 향상 등의 효과가 나타나 고품질의 n형 도전성 질화알루미늄 단결정을 성장시키는 것이 가능하게 되는 것이라고 생각되고 있다. 제2 단계째의 성장이 종료하면, 할로겐화알루미늄 가스의 공급을 정지하여 성장을 종료시키고, 냉각하여 기판을 취출하면 된다. 중간층의 성장막 두께로서는 상기와 같이, 0.5nm 이상, 바람직하게는 0.5∼200nm, 보다 바람직하게는 5∼150nm의 범위의 막두께를 갖는 중간층을 성장시킨다. 또, 기판으로서 질화갈륨 기판이나 질화알루미늄 기판을 사용하는 경우에는 상기 써멀클리닝이나 승온 과정에서, 기판 재료가 열분해하는 것을 방지하는 목적에서 반응기에 암모니아 가스를 공급하여, 승온 도중에서의 분위기 중의 암모니아 가스 분압을 0.0001atm 이상으로 유지하면 좋다.
중간층을 성장시키지 않고, n형 도전성 질화알루미늄 반도체 결정의 성장을 질화알루미늄 단결정 기판 이외 위에 직접 행하는 경우에는, n형 도전성 질화알루미늄 반도체 결정의 성장 전에 고온에 노출됨으로써 기판 표면이 거칠어지는 것이 원인으로, 성장층에 도메인이 발생하거나, 표면의 평활성이 소실될 뿐만 아니라, 실리콘원의 도핑도 양호하게 행해지지 않기 때문에 도전성이 현저하게 저하한다.
반응시에서의 각종 반응 가스, 캐리어 가스의 분압이나 유속 등의 조건에 관해서는 반응기의 크기나 형상에 따라 적절히 설정하면 좋다. 일반적으로, 할로겐 화알루미늄 가스의 공급량은 기판 위에서의 질화알루미늄 반도체 결정의 성장 속도를 감안하여 결정한다. 기판 위에 공급되는 전 가스(캐리어 가스, 할로겐화알루미늄 가스, 질소원 가스, 실리콘원 가스)의 표준 상태에서의 체적의 합계에 대한 할로겐화알루미늄 가스의 표준 상태에서의 체적의 비율을 할로겐화알루미늄 가스의 공급 분압으로서 정의하면, 1×10-6atm∼1×10-1atm의 범위가 통상 선택된다. n형 도전성 질화알루미늄 반도체 결정에 취입(取入)되는 실리콘 농도는, 실리콘원의 공급량에 대략 비례하는 것이 확인되어 있고, 따라서, 실리콘원 가스의 공급량에 의해 컨트롤하는 것이 가능하다. 일반적으로는 할로겐화알루미늄 가스의 0.000001∼0.1배, 특히 0.00005∼0.005배의 공급량이 호적하게 선택되지만, 리액터의 형상이나 가스 플로우의 속도나 압력에 의해 영향을 받으므로 이에 한정되는 것은 아니다. 또한, 질소원 가스의 공급량은, 일반적으로 공급하는 상기 할로겐화알루미늄 가스의 1∼100배, 특히 1∼20배의 공급량이 호적하게 선택되지만 이에 한정되는 것은 아니다. 또한 계내의 압력은 감압 상태, 상압 상태, 가압 상태 중 어느 것이어도 좋다.
또한, 본 발명의 제2 방법은, 상기 제1 방법의 (B) 공정과 같은 여러 조건에서 실시할 수 있다고 이해할 수 있다.
본 발명에서, 성장한 n형 도전성 질화알루미늄 반도체 결정의 평가는 다음과 같이 행했다. 즉, 저항률에 대해서는 비접촉 방식 저항률 측정기(Lehighton Electronics Inc.제 LEI-1510B)를 사용하여 행했다. 막두께에 대해서는, 기판 면 적, 성장 전후의 기판의 중량 변화와 질화알루미늄의 밀도로부터 산출했다. 전위 밀도에 관해서는 전계 방사형 투과형 전자 현미경(Philips Electoron Optics사제 Tecnai F20)에 의해, 200kV의 가속 전압으로 샘플의 상방으로부터 평면 관찰을 행하고, 관찰된 전위를 계측하여, 관찰 시야에서 제함으로써 산출했다. 또한 표면의 형상 관찰을 원자간력 현미경을 사용하여 행했다. 불순물 농도에 대해서는 세슘 이온을 1차 이온으로 사용한 2차 이온 질량 분석법을 이용하여, 실리콘 및 산소의 불순물량을 정량했다. 또한, 가시·자외 영역에서의 투과·흡수 스펙트럼을 니뽄분코사제 V-7300을 사용하여 측정했다.
본 발명의 제1 방법 및 제2 방법에 의해 얻어진 본 발명의 적층체는, 그대로 반도체 소자용의 기판으로서 사용할 수도 있지만, 그 적층체로부터 본 n형 도전성 질화알루미늄 반도체 결정층을 분리하여, 본 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 자립성 기판으로 할 수도 있다.
본 발명의 적층체로부터 본 n형 도전성 질화알루미늄 반도체 결정층을 분리하는 방법으로서는, 예를 들면 후막 형성 후에 레이저에 의해 박리하는 방법이나 성장용의 하지 기판을 반응성 이온 에칭으로 제거하는 방법, 계면에 ZnO나 GaN층 등의 열분해성 물질을 삽입하여 성장 중에 기판층으로부터 박리하는 방법 등을 호적하게 채용할 수 있다.
이와 같이 하여 얻어지는 자립성 기판은, 그 자체가 n형 도전성을 갖기 때문에, 그 자립성 기판 위에 반도체층을 적층하여 반도체 소자로 할 수 있다. 본 발명의 자립성 기판을 사용하여 반도체 발광 소자를 제조하는 경우에는, 그 자립성 기판 위에, n형 클래드층, 활성층, p형 클래드층, p형 전극을 순차 적층하면 좋다. 이들 층의 형성은, 종래법과 특별히 다른 점은 없고, 예를 들면 Japanese Journal of Applied Physics, Vol. 44, No. 10, 2005, pp. 7191-7206에 기재되어 있는 방법에 의해 행할 수 있다.
본 발명의 자립성 기판을 사용하여 반도체 발광 소자를 제조한 경우에는, 자립성 기판 자체의 이면측에 직접 n전극을 형성하여, 수직 도전형 소자로 할 수 있다. 또한, 본 발명의 자립성 기판은 5.9eV 이하의 에너지를 갖는 광을 투과하므로, 이면으로부터 광을 취출하는 것도 가능하게 된다. 이 경우에 있어서는, n전극은 투명 전극으로 하는 것이 바람직하다. 또한, n형 전극 자체를 반사막으로서 이용함으로써 소자 부분으로부터의 발광을 표면측에 효율좋게 취출하는 것도 가능하게 된다.
이상과 같이, 본 발명의 방법에 의하면, 할로겐 불순물의 함유량이 극히 적고, 전기적 특성 및 내구성이 높은 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층을 기판 위에 고속으로 성장시킬 수 있다. 그 결과, 이와 같이 하여 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층이 형성된 기판으로부터, 당해 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층만을 분리하여 자립성 기판을 얻는 것도 가능하게 된다. 그리고, 그 자립성 기판을 사용하여 반도체 소자를 제조한 경우에는, 그 자립성 기판의 이면에 직접 n전극을 형성하여, n전극과 p전극이 대향하도록 형성된 소위 수직 도전형의 소자로 할 수도 있다. 이와 같은 수직 도전형의 소자에서는, n형 전극 구조에서 전류 패쓰가 n형 도전성 질화알루미 늄 반도체 결정층을 횡단하는 경우가 없기 때문에, 저항을 낮게 할 수 있어, 발열 등에 의해 디바이스 특성을 악화시키는 경우가 없다. 또한, 상기 자립성 기판을 구성하는 n형 도전성 질화알루미늄 반도체 결정은 5.9eV 이하의 에너지를 갖는 광에 대해 투명하기 때문에, 상기 수직 도전형 소자에서는 이면으로부터 광을 취출하는 것이 가능하게 되는 이외에, n형 전극 자체를 반사막으로서 이용함으로써 소자 부분으로부터의 발광을 표면측에 효율좋게 취출하는 것도 가능하게 된다. 또한, 수직 도전형으로 함으로써, 횡방향 도전형의 경우에 필수인 드라이 에칭이 불필요하기 때문에 발광 소자의 제조 비용을 저감하는 것이 가능하다.
이하, 실시예에 의해 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
[실시예1]
본 실시예는, 도 1에 나타내는 반응관을 사용하여 n형 도전성 질화알루미늄 반도체 결정을 성장시킨 실시예이다. 또, 본 실시예에서는 반응관의 상류에 설치한 금속 알루미늄과 염화수소 가스를 500℃에서 반응시킴으로써 삼염화알루미늄 가스를 발생시켰다. 또한, 외부 가열 장치로서 저항 가열로를 사용한 이외에, 반응관 내에 카본 발열체를 갖는 열분해 질화붕소로 이루어지는 서셉터를 사용하여, 카본 발열체에 외부로부터 전력을 공급함으로써 서셉터 위에 설치한 사파이어(0001) 기판을 1,200℃ 이상으로 가열할 수 있는 것으로 했다. 또한, 알루미늄원 가스로서 삼염화알루미늄 가스를 사용하고, 질소원 가스로서 암모니아 가스를 사용하여, 양자를 반응시켜 질화알루미늄을 성장시켰다. 또한, 실리콘원으로서 SiCl4를 사용했다.
우선, 반응관 내의 서셉터 위에 사파이어(0001) 기판을 설치하고, 상압 상태에서 노즐(15)로부터 수소 가스를 300sccm, 노즐(16)로부터 질소 가스를 600sccm, 노즐(15)과 노즐(16) 사이의 공간으로부터 수소 가스를 1,700sccm, 합계 유량 2,600sccm를 캐리어 가스로서 유통했다. 이어서 외부 가열 장치를 사용하여 반응관을 외부로부터 500℃로 가열한 후, 서셉터에 전력을 인가하여 1,065℃로 가열했다. 1,065℃에 도달한 상태로 10분간 유지하여 기판의 써멀클리닝을 행했다. 이어서 총유량에 대해 5×10-4atm의 공급 분압이 되도록 삼염화알루미늄 가스를 공급하고, 또한, 삼염화알루미늄 가스의 공급 분압에 대해 2.5배가 되는 공급 분장이 되도록 암모니아 가스를 공급하고, 이 상태로 5초간 유지함으로써, 중간층인 질화알루미늄 결정을 성장시켰다. 또, 본 실시예에서 성장한 중간층에 대해, 별도 중간층만을 성장시킨 실험을 행하여, 막두께가 22nm인 것을 단면 SEM에 의해 확인했다. 또한, 원자간력 현미경을 사용한 관찰의 결과, 결정이 주상인 것을 확인했다.
중간층을 성장시킨 후, 삼염화알루미늄 가스만 공급을 정지하고, 암모니아 가스를 공급한 상태로 서셉터를 1,300℃까지 7분간으로 승온했다. 암모니아 가스의 공급량은 중간층 성장시의 공급량과 동일하게 했다. 1,300℃에 도달 후, 삼염화알루미늄 가스의 공급을 재개하고, 또한 SiCl4 가스를 공급했다. 삼염화알루미늄 가스의 공급량은 총유량에 대해 5×10-4atm의 공급 분압으로 하고, 삼염화알루미늄 가스의 공급 분압에 대해 암모니아 가스는 2.5배, SiCl4 가스는 0.0005배가 되도록 공급하고, 이 상태로 30분간 유지하여 n형 도전성 질화알루미늄 반도체 결정을 성장시켰다.
30분간 성장을 행한 후, 삼염화알루미늄 가스 및 SiCl4 가스의 공급을 정지하고, 서셉터에 인가한 전력을 떨어뜨림으로써 강온하고, 계속해서, 외부 가열 장치를 강온했다. 이 때, 기판 위에 성장한 n형 도전성 질화알루미늄 반도체 결정의 분해를 방지하기 위해서, 가열 장치가 500℃의 온도로 내리기까지 암모니아 가스를 반응관으로 유통했다. 가열 장치가 실온 부근까지 내려간 것을 확인하고, 반응기로부터 기판을 취출했다.
성장한 n형 도전성 질화알루미늄 반도체 결정의 막두께는 3.9㎛이며, 성장 속도는 7.8㎛/h이었다. 2차 이온 질량 분석법에 의해 측정한 실리콘 농도는 1×1019cm-3, 산소 농도는 1×1019cm-3이며, 염소 농도는 1×1018cm-3 이하이었다. 투과형 전자 현미경으로부터 전위 밀도는 3.4×109cm-2로 산출되었다. 비접촉률 저항률 측정기에 의해 측정한 저항률은 63Ω·cm이었다. 원자간력 현미경에 의해 표면을 관찰한 바 원자 스텝이 보일 정도로 평탄화되어 있었다. 또한, 가시·자외역에서의 흡수 스펙트럼으로부터는, 1.59∼5.9eV에서의 흡수 계수가 1,700cm-1이었으므로, 5.9eV 이하의 에너지에서 실질적으로 투과함을 알 수 있었다.
[실시예2]
제2 단계째의 성장, 즉 n형 도전성 질화알루미늄 반도체 결정의 성장시에 공급한 SiCl4의 공급량을, 삼염화알루미늄 가스의 공급 분압에 대해 0.005배로 한 이외는 모두 동일한 수순, 동일한 조건으로 n형 도전성 질화알루미늄 반도체 결정의 성장을 행한 실시예이다.
성장한 n형 도전성 질화알루미늄 반도체 결정의 막두께는 5.7㎛이며, 성장 속도는 11.4㎛/h이었다. 2차 이온 질량 분석법에 의해 측정한 실리콘 농도는 1×1020cm-3, 산소 농도는 1×1019cm-3이며, 염소 농도는 1×1018cm-3 이하이었다. 투과형 전자 현미경으로부터 전위 밀도는 1×1010cm-2로 산출되었다. 비접촉률 저항률 측정기에 의해 측정한 저항률은 38Ω·cm이었다. 원자간력 현미경에 의해 표면을 관찰한 바 원자 스텝이 보일 정도로 평탄화되어 있었다. 또한, 가시·자외역에서의 흡수 스펙트럼으로부터는, 1.59∼5.9eV에서의 흡수 계수가 2,100cm-1이었으므로, 5.9eV 이하의 에너지에서 실질적으로 투과함을 알 수 있었다.
[실시예3]
일본 특개2005-252248의 「실시 형태1」에서 개시된 방법에 의거하여, 도 1에 나타내는 반응관을 사용하여 실리콘 기판 위에 두께가 130㎛의 질화알루미늄 에피택셜층을 적층한 후, 50% 불산, 진한 질산, 98% 아세트산 및 순수를 체적비로 1:2:1:4로서 제조한 에천트에 침지하여 초기 기판인 실리콘 기판만을 용해하여, 질 화알루미늄 자립 기판을 얻었다.
계속해서, 실시예1에서 사용한 사파이어(0001) 기판 대신에 상기 질화알루미늄 자립 기판을 사용한 이외는 모두 동일한 수순, 동일한 조건으로 n형 도전성 질화알루미늄 반도체 결정의 성장을 행했다.
성장한 n형 도전성 질화알루미늄 반도체 결정의 막두께는 5.2㎛이며, 성장 속도는 10.4㎛/h이었다. 2차 이온 질량 분석법에 의해 측정한 실리콘 농도는 7×1019cm-3, 산소 농도는 1×1019cm-3이며, 염소 농도는 1×1018cm-3 이하이었다. 투과형 전자 현미경으로부터 전위 밀도는 4.8×109cm-2로 산출되었다. 비접촉률 저항률 측정기에 의해 측정한 저항률은 53Ω·cm이었다. 원자간력 현미경에 의해 표면을 관찰한 바 원자 스텝이 보일 정도로 평탄화되어 있었다. 또한, 가시·자외역에서의 흡수 스펙트럼으로부터는, 1.59∼5.9eV에서의 흡수 계수가 1,800cm-1이었으므로, 5.9eV 이하의 에너지에서 실질적으로 투과함을 알 수 있었다.
[실시예4]
실시예3에 있어서 중간층을 형성하지 않고 질화알루미늄 자립 기판 위에 직접 n형 도전성 질화알루미늄 반도체 결정을 성장시킨 이외는 마찬가지로 하여 n형 도전성 질화알루미늄 반도체 결정층의 형성을 행했다. 얻어진 n형 도전성 질화알루미늄 반도체 결정에 대해 실시예3과 같은 평가를 행한 바, 다음과 같은 결과가 되었다. n형 도전성 질화알루미늄 반도체 결정의 막두께는 4.7㎛이며, 성장 속도 : 9.4㎛/h이었다. 또한, 막 중의 불순물 농도는 각각, 실리콘이 1×1020cm-3, 산소 농도가 1×1019cm-3, 염소 농도가 1×1018cm-3 이하이었다. 마찬가지로, 전위 밀도는 5.8×109cm-2이었다. 또한, 저항률은 86Ω·cm이었다. 한편, 표면 평활성으로서 AFM을 관찰했지만, 원자 스텝은 관측되지 않고, RMS로서 1.2nm이며, 1.59∼5.9eV에서의 흡수 계수는 2,050cm-1이었다.
[비교예1]
사파이어 기판을 써멀클리닝한 후, 중간층을 형성하지 않고 직접 n형 도전성 질화알루미늄 반도체 결정의 성장을 시도한 비교예이다. 써멀클리닝 조건 및 n형 도전성 질화알루미늄 반도체 결정의 성장 조건은 실시예1과 마찬가지로 했다. 그 결과, n형 도전성 질화알루미늄 반도체 결정의 막두께는 4.2㎛이며, 성장 속도는 8.4㎛/h이었다. 그러나, 막 중의 불순물 농도는 각각, 실리콘이 5×1019cm-3, 염소 농도가 1×1018cm-3 이하이었지만, 산소 농도가 1×1020cm-3으로 중간층을 삽입하지 않은 경우에 비해 다량으로 함유되어 있어, 산소가 캐리어를 보상했기 때문이라고 생각되지만, 저항률이 107Ω·cm이며, 도전성을 나타내지 않았다. 또한, 기판의 외관은 경면이었지만, 전자 현미경에 의해 표면에 다수의 피트의 존재가 확인되었다.

Claims (13)

  1. 단결정 기판(단, 질화알루미늄 단결정 기판을 제외한다) 위에, 질화알루미늄 결정층, 및 Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 할로겐 원자를 실질적으로 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층이, 이 순번으로 적층되어 이루어지는 적층체.
  2. 질화알루미늄 단결정 기판 위에, Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 할로겐 원자를 실질적으로 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층이 적층되어 이루어지는 적층체.
  3. 제1항 또는 제2항에 있어서,
    상기 n형 도전성 질화알루미늄 반도체 결정의 저항률이 2,000Ω·cm 이하인 적층체.
  4. (A) 가열된 단결정 기판(단, 질화알루미늄 단결정 기판을 제외한다)과, Al의 할로겐화물 및 질소 원자를 함유하는 화합물을 포함하는 가스를 접촉시켜 그 단결 정 기판 위에 AlN 결정을 기상 성장시켜 0.5nm 이상의 두께를 갖는 질화알루미늄 결정층을 형성하는 공정, 및
    (B) 상기 공정에서 얻어진, 표면에 질화알루미늄 결정층을 갖는 기판을, 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물, 및 식 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스와 접촉시켜 당해 기판의 질화알루미늄 결정층 위에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정을 기상 성장시키는 공정
    을 포함하는 것을 특징으로 하는 제1항에 기재된 적층체를 제조하는 방법.
  5. 제4항에 있어서,
    상기 공정(A)에서의 단결정 기판의 온도를 1,000∼1,150℃로 하는 방법.
  6. (B') 질화알루미늄 단결정 기판을, 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물 및 식 SiHxCl4 -x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스와 접촉시켜 당해 기판 위에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정을 기상 성장시키는 공정을 포함하는 것
    을 특징으로 하는 제2항에 기재된 적층체를 제조하는 방법.
  7. Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 할로겐 원자를 실질적으로 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 자립성 기판.
  8. (A) 가열된 단결정 기판(단, 질화알루미늄 단결정 기판을 제외한다)과, Al의 할로겐화물 및 질소 원자를 함유하는 화합물을 포함하는 가스를 접촉시켜 그 기판 위에 AlN 결정을 기상 성장시켜 0.5nm 이상의 두께를 갖는 질화알루미늄 결정층을 형성하는 공정,
    (B') 상기 공정에서 얻어진, 표면에 질화알루미늄 결정층을 갖는 기판을, 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물 및 식 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스와 접촉시켜 당해 기판의 질화알루미늄 결정층 위에 Si 원자가 도핑된, 2㎛ 이상의 두께를 갖는 n형 도전성 질화알루미늄 반도체 결정층을 형성하는 공정, 및
    (C) 상기 공정에서 얻어진, 표면에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정층을 갖는 기판으로부터 당해 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정층을 분리하는 공정
    을 포함하는 것을 특징으로 하는 제7항에 기재된 자립성 기판을 제조하는 방법.
  9. 제8항에 있어서,
    상기 공정(A)에서의 기판의 온도를 1,000∼1,150℃로 하는 방법.
  10. (B') 질화알루미늄 단결정 기판을, 미리 1,200℃ 이상으로 가열한 후, Al의 할로겐화물, 질소 원자를 함유하는 화합물 및 식 SiHxCl4-x(식 중, x는 0∼3의 정수이다)로 표시되는 화합물을 포함하는 가스와 접촉시켜 당해 기판 위에 Si 원자가 도핑된, 2㎛ 이상의 두께를 갖는 n형 도전성 질화알루미늄 반도체 결정층을 형성하는 공정, 및
    (C) 상기 공정에서 얻어진, 표면에 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정층을 갖는 기판으로부터 당해 Si 원자가 도핑된 n형 도전성 질화알루미늄 반도체 결정층을 분리하는 공정
    을 포함하는 것을 특징으로 하는 제7항에 기재된 자립성 기판을 제조하는 방법.
  11. Si 원자의 함유량이 1×1018∼5×1020cm-3이며, 할로겐 원자를 실질적으로 함유하지 않고 5.9eV 이하의 에너지를 갖는 광을 실질적으로 흡수하지 않는 n형 도전성 질화알루미늄 반도체 결정으로 이루어지는 층을 포함하는 반도체 소자.
  12. 제7항에 기재된 자립성 기판의 한쪽의 면 위에 반도체 소자 구조를 형성하는 공정을 포함하는 것을 특징으로 하는 제11항에 기재된 반도체 소자를 제조하는 방법.
  13. 제12항에 있어서,
    제7항에 기재된 자립성 기판의 다른 쪽의 면 위에 전극층을 형성하는 공정을 더 포함하는 방법.
KR1020097010130A 2007-02-07 2008-02-05 ｎ형 도전성 질화알루미늄 반도체 결정 및 그 제조 방법 KR101075513B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-027732 2007-02-07
JP2007027732 2007-02-07
PCT/JP2008/052207 WO2008096884A1 (ja) 2007-02-07 2008-02-05 ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法

Publications (2)

Publication Number Publication Date
KR20090106386A true KR20090106386A (ko) 2009-10-08
KR101075513B1 KR101075513B1 (ko) 2011-10-21

Family

ID=39681780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010130A KR101075513B1 (ko) 2007-02-07 2008-02-05 ｎ형 도전성 질화알루미늄 반도체 결정 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8129208B2 (ko)
EP (2) EP2725124B1 (ko)
JP (1) JP5234968B2 (ko)
KR (1) KR101075513B1 (ko)
CN (1) CN101605930B (ko)
CA (1) CA2677414C (ko)
WO (1) WO2008096884A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170038801A (ko) * 2014-08-01 2017-04-07 가부시키가이샤 도쿠야마 n형 질화 알루미늄 단결정 기판

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5263839B2 (ja) 2007-03-02 2013-08-14 国立大学法人東京農工大学 Ｉｉｉ族窒化物結晶の製造方法
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP2011213557A (ja) * 2010-04-01 2011-10-27 Hitachi Cable Ltd 導電性ｉｉｉ族窒化物単結晶基板の製造方法
KR101081462B1 (ko) * 2010-08-03 2011-11-08 주식회사 야스 유도가열 방식을 적용한 박막형 화합물 반도체 태양광 소자 제작 장치 및 방법
US9646827B1 (en) * 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP6301259B2 (ja) * 2011-11-21 2018-03-28 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
JP5904470B2 (ja) * 2011-12-22 2016-04-13 国立大学法人東京農工大学 窒化アルミニウム単結晶基板、およびこれらの製造方法
JP5943345B2 (ja) * 2012-07-27 2016-07-05 東京エレクトロン株式会社 ＺｎＯ膜の製造装置及び製造方法
FR3005784B1 (fr) * 2013-05-14 2016-10-07 Aledia Dispositif optoelectronique et son procede de fabrication
JP5818853B2 (ja) * 2013-10-15 2015-11-18 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP6934473B2 (ja) * 2016-06-24 2021-09-15 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子
KR102292543B1 (ko) 2016-08-31 2021-08-20 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체, 그 제조 방법 및 질화물 반도체
JP6788302B2 (ja) * 2017-06-01 2020-11-25 国立研究開発法人科学技術振興機構 化合物半導体、コンタクト構造、半導体素子、透明電極、化合物半導体の製造方法及びスパッタガン
CN111364017B (zh) * 2020-04-20 2022-04-22 国家纳米科学中心 一种氮化铝薄膜及其制备方法和用途

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3565704A (en) * 1967-12-19 1971-02-23 Westinghouse Electric Corp Aluminum nitride films and processes for producing the same
JPH11260534A (ja) * 1998-01-09 1999-09-24 Ngk Insulators Ltd 加熱装置およびその製造方法
JP3279528B2 (ja) 1998-09-07 2002-04-30 日本電気株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP2000290767A (ja) * 1999-02-04 2000-10-17 Ngk Insulators Ltd アルミニウム含有部材の製造方法及びアルミニウム含有部材
JP4312357B2 (ja) * 2000-08-02 2009-08-12 日本碍子株式会社 金属アルミニウム含有基体の窒化処理方法
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP4078858B2 (ja) 2002-03-19 2008-04-23 松下電器産業株式会社 光増幅回路
JP2003273398A (ja) 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
JP3803788B2 (ja) * 2002-04-09 2006-08-02 農工大ティー・エル・オー株式会社 Ａｌ系ＩＩＩ−Ｖ族化合物半導体の気相成長方法、Ａｌ系ＩＩＩ−Ｖ族化合物半導体の製造方法ならびに製造装置
EP1709670B1 (en) * 2004-01-26 2012-09-12 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
JP4765025B2 (ja) 2004-02-05 2011-09-07 農工大ティー・エル・オー株式会社 ＡｌＮエピタキシャル層の成長方法及び気相成長装置
US7622200B2 (en) * 2004-05-21 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting element
JP2006240895A (ja) 2005-03-01 2006-09-14 Tokyo Univ Of Agriculture & Technology アルミニウム系窒化物結晶の製造方法および積層基板
JP2006261219A (ja) 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体発光素子
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
JP4476174B2 (ja) 2005-06-02 2010-06-09 国立大学法人東京農工大学 アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
JP5263839B2 (ja) * 2007-03-02 2013-08-14 国立大学法人東京農工大学 Ｉｉｉ族窒化物結晶の製造方法
DE102008017039A1 (de) * 2007-04-05 2008-10-09 Koito Manufacturing Co., Ltd. Leuchtstoff
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
JP2012525718A (ja) * 2009-04-29 2012-10-22 アプライド マテリアルズ インコーポレイテッド ＨＶＰＥにおいてその場プレ−ＧａＮ堆積層を形成する方法
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170038801A (ko) * 2014-08-01 2017-04-07 가부시키가이샤 도쿠야마 n형 질화 알루미늄 단결정 기판

Also Published As

Publication number Publication date
EP2725124B1 (en) 2015-11-04
JPWO2008096884A1 (ja) 2010-05-27
EP2123802A1 (en) 2009-11-25
US20100320462A1 (en) 2010-12-23
EP2123802A4 (en) 2013-09-18
WO2008096884A1 (ja) 2008-08-14
US8129208B2 (en) 2012-03-06
EP2725124A1 (en) 2014-04-30
CN101605930B (zh) 2012-07-04
CA2677414A1 (en) 2008-08-14
CA2677414C (en) 2012-12-18
JP5234968B2 (ja) 2013-07-10
CN101605930A (zh) 2009-12-16
KR101075513B1 (ko) 2011-10-21

Similar Documents

Publication Publication Date Title
KR101075513B1 (ko) ｎ형 도전성 질화알루미늄 반도체 결정 및 그 제조 방법
US9297093B2 (en) Layered body having a single crystal layer
JP5263839B2 (ja) Ｉｉｉ族窒化物結晶の製造方法
EP2500451B1 (en) Method for producing laminate
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
US20110220912A1 (en) Semi-insulating Group III Metal Nitride and Method of Manufacture
US20110018104A1 (en) METHOD FOR PRODUCING A LAMINATED BODY HAVING Al-BASED GROUP-III NITRIDE SINGLE CRYSTAL LAYER, LAMINATED BODY PRODUCED BY THE METHOD, METHOD FOR PRODUCING Al-BASED GROUP-III NITRIDE SINGLE CRYSTAL SUBSTRATE EMPLOYING THE LAMINATED BODY, AND ALUMINUM NITRIDE SINGLE CRYSTAL SUBSTRATE
WO2012042961A1 (ja) ＧａＮ結晶の成長方法およびＧａＮ結晶基板
JP2006335607A (ja) アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
JP4749792B2 (ja) アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
JP2007001855A (ja) ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
CN106574399B (zh) n型氮化铝单晶基板
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
JPH088186A (ja) 半導体発光素子層の形成方法
WO2004051718A1 (ja) ３−５族化合物半導体およびその製造方法
EP4321659A1 (en) Multilayer film structure and production method therefor
KR20000074495A (ko) 질화물 반도체 제조방법
Thapa et al. Heteroepitaxial Growth of GaN on ZnO by MOVPE
JP2016199468A (ja) ＧａＮ結晶基板
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 8